JP5515390B2

JP5515390B2 - スイッチング電源装置

Info

Publication number: JP5515390B2
Application number: JP2009105095A
Authority: JP
Inventors: 耕平山田
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2009-04-23
Filing date: 2009-04-23
Publication date: 2014-06-11
Anticipated expiration: 2029-04-23
Also published as: JP2010259188A

Description

本発明は、ソフトスタート回路およびソフトスタート回路を有するスイッチング電源装置に関する。

スイッチング電源装置においては、電源起動時に電源回路に発生する突入電流防止を目的として、起動時のスイッチング信号のパルス幅をソフトスタート信号により徐々に広げていく制御を行うのが通常である（例えば特許文献１参照）。このようなスイッチング電源装置の構成例を図５に示す。図５は入力電圧Ｖｉｎより出力電圧Ｖｏｕｔを生成して負荷１７に供給するＰＷＭ（パルス幅変調）方式の降圧型ＤＣ／ＤＣコンバータである。このＤＣ／ＤＣコンバータは誤差増幅回路１，ソフトスタート信号Ｖｓを生成するソフトスタート回路２，三角波Ｖｏｓｃを生成する発振器３，ＰＷＭコンパレータ４，スイッチング素子であるＰチャネルＭＯＳトランジスタ５，同期整流方式の転流素子としてのＮチャネルＭＯＳトランジスタ６，ＰＷＭコンパレータ４の出力に従いＰチャネルＭＯＳトランジスタ５およびＮチャネルＭＯＳトランジスタ６を駆動するドライブ回路７，インダクタ８，キャパシタ９，電圧設定用のフィードバック手段となる抵抗１０および１１，基準電圧Ｖｒｅｆを発生する基準電圧源１２，並びに出力端子１３を有している。１４は入力電圧Ｖｉｎが供給される電源供給ラインである。誤差増幅回路１の反転入力端子には出力電圧Ｖｏｕｔを抵抗１０，１１で分圧した信号であるフィードバック信号Ｖｆｂが入力され、出力端子と反転入力端子の間には位相補償素子として抵抗１５およびキャパシタ１６が接続されている。誤差増幅回路１の２つの非反転入力端子には、基準電圧Ｖｒｅｆおよびソフトスタート信号Ｖｓが入力され、両者のうち値の小さい方の信号とフィードバック信号Ｖｆｂとの差が増幅されて、誤差信号Ｖｅｒｒが出力される。

ソフトスタート回路２は定電流源２０，キャパシタＣｓおよびＮチャネルＭＯＳトランジスタのリセットトランジスタＭｓからなっていて、基本的には定電流源２０からの定電流ＩｓをキャパシタＣｓに積分する積分回路である。キャパシタＣｓが定電流Ｉｓにより充電されていくに従い、キャパシタＣｓの両端電圧は時間に対し直線的に上昇し、この信号がソフトスタート信号Ｖｓとして誤差増幅回路１に供給される。キャパシタＣｓの両端電圧、すなわちソフトスタート信号Ｖｓは入力電圧Ｖｉｎで飽和する。また、外部からリセットトランジスタＭｓにリセット信号ＲＥＳＥＴ＝Ｈ（Ｈｉｇｈ）が入力されると、リセットトランジスタＭｓが導通してキャパシタＣｓの電荷を放電して、ソフトスタート信号Ｖｓがゼロにリセットされる。
ソフトスタート信号に関する上記の動作、および誤差増幅回路１における動作について、図６により説明する。リセット信号ＲＥＳＥＴがＨになるとソフトスタート信号Ｖｓはゼロにリセットされ、その後リセット信号ＲＥＳＥＴがＬ（Ｌｏｗ）になるとソフトスタート信号Ｖｓは直線的に増加し、最後は電圧Ｖｉｎで飽和する。一方、基準電圧Ｖｒｅｆは定電圧であり、上記のように誤差増幅回路１は両者のうち小さい方（すなわち最小値）の信号と、フィードバック信号Ｖｆｂとを比較するので、フィードバック信号Ｖｆｂに対する比較相手の信号は、図６の最下段の図のようになる。

ＰＷＭコンパレータ４の反転入力端子には誤差増幅回路１からの誤差信号Ｖｅｒｒが入力され、非反転入力端子には三角波Ｖｏｓｃが入力される。ＰＷＭコンパレータ４は誤差信号Ｖｅｒｒと三角波Ｖｏｓｃを比較し、三角波Ｖｏｓｃの信号レベルの方が小さければＬを、三角波Ｖｏｓｃの信号レベルの方が大きければＨをＰＷＭ信号としてドライブ回路７に出力する。ドライブ回路７は、ＰＷＭ信号を増幅してＰチャネルＭＯＳトランジスタ５およびＮチャネルＭＯＳトランジスタ６を相補的に駆動する。ＰチャネルＭＯＳトランジスタ５およびＮチャネルＭＯＳトランジスタ６のドレインは互いに接続されるとともにインダクタ８の一端に接続されている。またＰチャネルＭＯＳトランジスタ５およびＮチャネルＭＯＳトランジスタ６のソースはそれぞれ電源供給ライン１４および接地電位（ＧＮＤ）に接続されている。インダクタ８の他端は出力端子１３に接続されている。出力端子１３とＧＮＤの間にはキャパシタ９および抵抗１０，１１の直列回路が並列に接続されている。抵抗１０と１１の接続点の電位はフィードバック信号Ｖｆｂとして誤差増幅回路１の反転入力端子へ入力される。またＤＣ／ＤＣコンバータの負荷として出力端子１３には負荷１７が接続されている。

以下、簡単にこのＤＣ／ＤＣコンバータの動作を説明する。まずソフトスタート信号Ｖｓを無視して（Ｖｓが最大値になっている定常状態の場合に相当）、動作を説明する。
誤差増幅回路１は基準電圧Ｖｒｅｆとフィードバック信号Ｖｆｂの差を増幅した誤差信号ＶｅｒｒをＰＷＭコンパレータ４に入力する。ＰＷＭコンパレータ４は誤差信号Ｖｅｒｒと三角波Ｖｏｓｃを比較することにより、周期は一定であるが１周期内のＨとＬの割合が誤差増幅回路１の出力により変化する方形波パルス（ＰＷＭ信号）を、ドライブ回路７を介してＰチャネルＭＯＳトランジスタ５のゲートに出力する。すなわち、（Ｖｒｅｆ−Ｖｆｂ）が大きい（小さい）ほど１周期内のＰチャネルＭＯＳトランジスタ５がオン（導通）する期間が長く（短く）なるような方形波パルスを発生し、インダクタ８に蓄積するエネルギを大きく（小さく）することにより出力電圧Ｖｏｕｔを一定に保つ。ＮチャネルＭＯＳトランジスタ６のゲートにも同様に方形波パルスが出力される。基本的にはＰチャネルＭＯＳトランジスタ５とＮチャネルＭＯＳトランジスタ６のゲートに出力される方形波パルスは同相であるが、ＰチャネルＭＯＳトランジスタ５とＮチャネルＭＯＳトランジスタ６が同時にオンして貫通電流が流れることがないように、両方オフの期間であるデッドタイムを設ける。

次に電源の起動時を考える。スイッチング電源装置の起動直後は出力電圧Ｖｏｕｔがゼロであり、基準電圧Ｖｒｅｆとフィードバック信号Ｖｆｂが大きく乖離しているため、スイッチング素子（図５におけるＰチャネルＭＯＳトランジスタ５に相当）のオンデューティ（１スイッチング周期に対するスイッチング素子がオンしている期間の割合）が最大となる駆動パルスが出力される。しかし、起動直後は出力キャパシタ（図５のキャパシタ９に相当）が未充電であるため、上出力状態が短絡とほぼ等しくなるため、インダクタ（図５のインダクタ８に相当）に流れる電流が際限なく大きくなる。従い、インダクタやスイッチング素子に大電流が流れ、これらの素子が破壊されるおそれがある。そこでソフトスタート機能によりスイッチング素子のオン幅を徐々に広げていくことにより、インダクタに流れる電流を徐々に増加させ、出力キャパシタも徐々に充電されていく方式がとられる。

すなわち、電源の起動時は、図６に示すようにリセット信号ＲＥＳＥＴがソフトスタート回路に入力されて、ゼロを初期値として徐々に上昇していくソフトスタート信号Ｖｓが生成される。これにより、出力電圧Ｖｏｕｔおよびフィードバック信号Ｖｆｂはゼロであるものの、誤差信号Ｖｅｒｒを生成するためにフィードバック信号Ｖｆｂと比較する相手の信号が、大きな乖離をもつ基準電圧Ｖｒｅｆではなくフィードバック信号Ｖｆｂと同じくゼロを初期値とするソフトスタート信号Ｖｓとなる。電源の起動時、スイッチング電源装置は、徐々に大きくなるソフトスタート信号Ｖｓに出力電圧Ｖｏｕｔを追従させるため（フィードバック信号Ｖｆｂがソフトスタート信号Ｖｓに追随するよう動作するため）、スイッチング素子のオンデューティが過大なものになることを避けることができ、インダクタやスイッチング素子に大電流が流れることを防止できる。その後、ソフトスタート信号Ｖｓが基準電圧Ｖｒｅｆより大きくなると、フィードバック信号Ｖｆｂに対する比較相手が基準電圧Ｖｒｅｆに変化する。これにより、フィードバック信号Ｖｆｂが基準電圧Ｖｒｅｆに等しくなるよう、出力電圧Ｖｏｕｔが定電圧制御される。

ソフトスタート回路は、最初に１回だけ動作して終わりというわけではない。一旦スイッチング電源装置の出力電圧Ｖｏｕｔが立ち上がった後でも、条件によっては再びソフトスタート回路を動作させることがある（例えば、特許文献２，３参照。）。この場合、ソフトスタート回路２にリセット信号ＲＥＳＥＴが入力される。

特開平１１−７５３６５号公報特開２００１−１０３７３４号公報特開２００４−１７３４８１号公報

リセット信号ＲＥＳＥＴは、スイッチング電源装置が適用される機器など、スイッチング電源装置の外部から与えられるのが通常である。リセット信号ＲＥＳＥＴのパルス幅に関する外部機器とスイッチング電源装置との不整合や、リセット信号ＲＥＳＥＴの減衰などにより、リセット信号ＲＥＳＥＴのパルス幅が十分でないと不具合が発生することがある。これについて以下説明する。
リセットトランジスタＭｓが導通してもそのオン抵抗はゼロではない。オン抵抗を小さくするためには、リセットトランジスタＭｓのサイズを大きくする必要があるが、コストなどの観点からリセットトランジスタＭｓのサイズを無闇に大きくすることはできない。従いリセットトランジスタＭｓはある程度の大きさのオン抵抗を有していて、リセット信号ＲＥＳＥＴのパルス幅が短いと、このオン抵抗が問題となる。図７は、この問題を説明するためのタイミングチャートである。図７において、時刻ｔ１０でリセット信号ＲＥＳＥＴ＝Ｈが入力されると、リセットトランジスタＭｓが導通してキャパシタＣｓの電荷を放電するが、上記のようにリセットトランジスタＭｓのオン抵抗がゼロではないため、キャパシタＣｓの両端電圧であるソフトスタート信号Ｖｓはある傾きをもって低下していく。そのため、リセット信号ＲＥＳＥＴのパルス幅が小さいと、キャパシタＣｓの電荷を放電しきれない。図７は、キャパシタＣｓを完全に放電させる前の時刻ｔ１２でリセット信号ＲＥＳＥＴがＬに戻ってしまい、キャパシタＣｓの電荷の放電動作が時刻ｔ１２で終了してしまう場合を示している。

ここで、リセット信号ＲＥＳＥＴ＝Ｈが入力されるとスイッチング電源装置がスイッチング動作を停止するようになっていて、かつスイッチング電源装置の出力電流、すなわち負荷１７で消費する負荷電流が大きいと、ソフトスタート信号Ｖｓの低下より出力電圧Ｖｏｕｔの低下が速くなることがある。図７は、そのようなケースで、時刻ｔ１２より前の時刻ｔ１１で出力電圧Ｖｏｕｔがゼロ（ＧＮＤレベル）になる場合を示している。
時刻ｔ１２でリセット信号ＲＥＳＥＴがＬになると、ソフトスタート信号Ｖｓが上昇を開始するとともに、スイッチング電源装置のソフトスタート動作が開始する。ソフトスタート動作は、出力電圧Ｖｏｕｔとソフトスタート信号Ｖｓが共にゼロの状態から開始することを前提とし、これによりソフトスタート動作中はフィードバック信号Ｖｆｂとソフトスタート信号Ｖｓの差が常に小さく、従い、誤差信号Ｖｅｒｒが過大なものにならないようにしている。ところが、キャパシタＣｓの電荷を放電しきれない状態でソフトスタート動作が開始するとこの前提が成り立たず、フィードバック信号Ｖｆｂとソフトスタート信号Ｖｓの差が大きくなり、誤差信号Ｖｅｒｒが過大なものとなってしまう。誤差信号Ｖｅｒｒが過大なものとなると、スイッチング素子のオンデューティも過大なものとなり、出力電圧Ｖｏｕｔが目標値Ｖｏｕｔ０に対しオーバーシュートしてしまう。

出力電圧Ｖｏｕｔのオーバーシュートを防ぐためにはリセット信号ＲＥＳＥＴのパルス幅を十分大きいものにすればよいが、上述のように、リセット信号ＲＥＳＥＴは、スイッチング電源装置が適用される機器など、スイッチング電源装置の外部から与えられるのが通常であるから、これを自由に設定することはできない。
なお、スイッチング電源装置におけるソフトスタート回路の適用については、図５に示す方式の他に図８に示す方式があり、図５の方式がソフトスタート信号Ｖｓを誤差増幅回路１の前段に用いるのに対し、図８の方式はソフトスタート信号Ｖｓを誤差増幅回路１の後段に用いる点が異なっている。図５の方式は基準電圧Ｖｒｅｆを徐々に上げていくことに相当し、これにより誤差信号Ｖｅｒｒの値が過大なものとならないようにして、スイッチング素子のオンデューティおよび出力電圧Ｖｏｕｔが過大なものにならないようにするものである。これに対して図８の方式は、誤差増幅回路１の出力が過大なものになっても、ソフトスタート信号Ｖｓが実質の誤差信号Ｖｅｒｒであるようにして、スイッチング素子のオンデューティおよび出力電圧Ｖｏｕｔが過大なものとならないようにするものである。図８の方式においても、キャパシタＣｓの電荷を放電しきれずソフトスタート信号Ｖｓがゼロでない値からソフトスタート動作が開始すると、スイッチング素子のオンデューティを抑制できず、出力電圧Ｖｏｕｔがオーバーシュートしてしまい、図５の方式と共通の課題を有している。なお、これ以外は、図８に示すスイッチング電源装置は図５のものと同じであり、共通する部位は同じ符号を付してある。

本発明は上記の点に鑑みてなされたものであり、その目的は上記の課題を解決して、外部から入力されるリセット信号のパルス幅が小さくても、その後のソフトスタート動作における出力電圧のオーバーシュートを対策することのできるソフトスタート回路およびスイッチング電源装置を提供することにある。

そこで、上記課題を解決するために、請求項１に係る発明は、発振信号を発振する発振器と、基準電圧信号を発生する基準電圧発生回路と、出力電圧を検出してフィードバック電圧を出力する出力電圧検出手段と、前記出力電圧の立ち上げ時に徐々に上昇するソフトスタート信号を出力するソフトスタート回路と、前記ソフトスタート信号あるいは前記基準電圧信号のうちの低レベル信号と前記フィードバック電圧との差を増幅して誤差信号として出力する誤差増幅回路と、前記誤差信号と前記発振信号とを比較してパルス幅変調信号をスイッチング素子へ供給するパルス幅変調比較器と、を備えるスイッチング電源装置であって、前記ソフトスタート回路は、キャパシタおよび電流源が直列に接続され、前記キャパシタと前記電流源の接続点の電位を前記ソフトスタート信号とする積分回路と、前記キャパシタと前記電流源の接続点に一端が接続された放電用スイッチ素子と、前記ソフトスタート信号と放電判定電位とを比較する放電検出回路と、前記放電検出回路の出力とリセット信号を入力とし、前記放電用スイッチ素子のオンオフを制御する放電制御回路と、を備え、前記放電制御回路は前記リセット信号が入力されると前記放電用スイッチ素子をオンし、前記放電用スイッチ素子がオンすると、少なくとも前記ソフトスタート信号が放電判定電位以下になることを前記放電検出回路が検出するまでは前記放電用スイッチ素子をオフしないことを特徴とする。

請求項２に係る発明は、発振信号を発振する発振器と、基準電圧信号を発生する基準電圧発生回路と、出力電圧を検出してフィードバック電圧を出力する出力電圧検出手段と、前記出力電圧の立ち上げ時に徐々に上昇するソフトスタート信号を出力するソフトスタート回路と、前記基準電圧信号と前記フィードバック電圧との差を増幅して誤差信号として出力する誤差増幅回路と、前記ソフトスタート信号あるいは前記誤差信号のうちの低レベル信号と前記発振信号とを比較してパルス幅変調信号をスイッチング素子へ供給するパルス幅変調比較器と、を備えるスイッチング電源装置であって、前記ソフトスタート回路は、キャパシタおよび電流源が直列に接続され、前記キャパシタと前記電流源の接続点の電位を前記ソフトスタート信号とする積分回路と、前記キャパシタと前記電流源の接続点に一端が接続された放電用スイッチ素子と、前記ソフトスタート信号と放電判定電位とを比較する放電検出回路と、前記放電検出回路の出力とリセット信号を入力とし、前記放電用スイッチ素子のオンオフを制御する放電制御回路と、を備え、前記放電制御回路は前記リセット信号が入力されると前記放電用スイッチ素子をオンし、前記放電用スイッチ素子がオンすると、少なくとも前記ソフトスタート信号が放電判定電位以下になることを前記放電検出回路が検出するまでは前記放電用スイッチ素子をオフしないことを特徴とする。

請求項３に係る発明は、請求項１または２に係る発明において、前記放電制御回路はフリップフロップ回路からなり、前記放電検出回路の出力により前記フリップフロップ回路をセットまたはリセットし、前記リセット信号により前記フリップフロップ回路をリセットまたはセットし、前記フリップフロップ回路の出力を前記放電用スイッチ素子の制御端子に入力したことを特徴とする。
請求項４に係る発明は、請求項３に係る発明において、前記フリップフロップ回路は、前記放電用スイッチ素子がＮ型半導体素子であるときは、前記リセット信号が入力されると出力を高電位とし、前記放電検出回路の出力が入力されたときは出力を低電位とし、前記放電用スイッチ素子がＰ型半導体素子であるときは、前記リセット信号が入力されると出力を低電位とし、前記放電検出回路の出力が入力されたときは出力を高電位とすることを特徴とする。

この発明のスイッチング電源装置は、キャパシタおよび電流源が直列に接続され、キャパシタと電流源の接続点の電位をソフトスタート信号とする積分回路と、キャパシタと電流源の接続点に一端が接続された放電用スイッチ素子とを備えたソフトスタート回路に関し、外部からのリセット信号により放電用スイッチ素子をオンさせてキャパシタの放電を開始させ、ソフトスタート信号が放電判定電位以下になるまで放電を続けさせるから、キャパシタの電荷を放電しきれないことに起因する出力電圧のオーバーシュートを防止することができる。

本発明に係るソフトスタート回路およびスイッチング電源装置の第１の実施例の構成図である。リセット優先のフリップフロップＦＦの構成例である。図１に示す第１の実施例の動作を説明するためのタイミングチャートである。本発明に係るスイッチング電源装置の第２の実施例の構成図である。従来のソフトスタート回路およびスイッチング電源装置の例を示す構成図である。ソフトスタート信号および誤差増幅回路の動作について説明するための図である。従来のソフトスタート回路およびスイッチング電源装置において、リセット信号ＲＥＳＥＴのパルス幅が短いときの問題について説明するためのタイミングチャートである。従来のソフトスタート回路およびスイッチング電源装置の別の例を示す構成図である。

本発明の実施の形態に関し、図１に本発明に係るソフトスタート回路およびスイッチング電源装置の第１の実施例の構成図を、図３にその動作を説明するためのタイミングチャートを示す。図１に示すスイッチング電源装置は図５に示す従来のスイッチング電源装置に対応するものであり、ソフトスタート信号を誤差増幅回路の前段に受けるタイプのＤＣ／ＤＣコンバータである。図１のＤＣ／ＤＣコンバータは、図５のＤＣ／ＤＣコンバータのソフトスタート回路２をソフトスタート回路２ａに置き換えたものであり、ソフトスタート回路２ａはソフトスタート回路２にフリップフロップＦＦ，放電判定電位△Ｖを出力する基準電圧源２１および放電検出回路２２を付加したものになっている。
放電判定電位△Ｖは接地電位より少しだけ高い値であり、放電検出回路２２は放電判定電位△Ｖとソフトスタート信号Ｖｓを比較するコンパレータである。フリップフロップＦＦはリセット優先のフリップフロップであり、セット入力ＳへのみＨの場合は出力Ｑ＝Ｈ，反転出力ＱＢ＝Ｌとし、リセット入力ＲのみＨの場合は出力Ｑ＝Ｌ，反転出力ＱＢ＝Ｈとし、セット入力Ｓとリセット入力Ｒが同時にＨの場合は出力Ｑ＝Ｌ，反転出力ＱＢ＝Ｈとする。リセット優先のフリップフロップＦＦは、例えば２つのＮＯＲゲートと１つのインバータを用いて図２のように構成する。

リセット信号ＲＥＳＥＴはリセットトランジスタＭｓのゲートではなく、フリップフロップのリセット入力に入力され、リセットトランジスタＭｓのゲートにはフリップフロップＦＦの反転出力ＱＢが入力される。放電検出回路２２の反転入力端子にはソフトスタート信号Ｖｓが入力され、非反転入力端子には放電判定電位△Ｖが入力され、放電検出回路２２の出力端子はフリップフロップＦＦのセット入力に接続されている。
このソフトスタート回路２ａの動作について、図３を参照しながら説明する。時刻ｔ１で、スイッチング電源装置の外部より入力されるリセット信号ＲＥＳＥＴがＨになるとフリップフロップＦＦがリセットされ、リセットトランジスタＭｓのゲート制御信号ＶｇとしてリセットトランジスタＭｓのゲートに入力されているフリップフロップＦＦの反転出力ＱＢがＨとなる。このとき、以前のソフトスタート動作が終了しているのでソフトスタート信号Ｖｓは入力電圧Ｖｉｎで飽和している。Ｖｉｎ＞△Ｖであるから、このときコンパレータである放電検出回路２２の出力はＬとなっていて、フリップフロップＦＦにセット入力が入力されていない状態となっている。リセットトランジスタＭｓはＮチャネルＭＯＳトランジスタなので、ゲート制御信号ＶｇがＨであるとオンしてキャパシタＣｓの電荷の放電を開始する。上述のように、リセットトランジスタＭｓのオン抵抗がゼロでないためにソフトスタート信号Ｖｓは即座にはゼロにならずに、傾きをもって減少していく。そして、ソフトスタート信号Ｖｓが接地電位ＧＮＤまで減少する前の時刻ｔ２でリセット信号ＲＥＳＥＴがＬになると、従来のスイッチング電源装置ではここでキャパシタＣｓの電荷の放電が終了してしまったが、本実施例ではリセットトランジスタＭｓのゲート制御信号ＶｇとしてリセットトランジスタＭｓのゲートに入力されているフリップフロップＦＦの反転出力ＱＢがＨのままなので、放電を続ける。そのまま放電を続け、時刻ｔ３でソフトスタート信号Ｖｓが放電判定電位△Ｖに達すると放電検出回路２２の出力がＨとなり、フリップフロップＦＦがセットされてその反転出力ＱＢ、すなわちリセットトランジスタＭｓのゲート制御信号ＶｇがＬとなってリセットトランジスタＭｓがオフし、定電流源２０の定電流によるキャパシタＣｓの充電が開始される。すなわち時刻ｔ３でソフトスタート動作が開始される。Ｃｓの充電が開始してＶｓ＞△Ｖとなると放電検出回路２２の出力はＬになるので、放電検出回路２２のＨ出力は瞬間的なパルス出力となる。

上述の動作により、△Ｖをソフトスタート信号Ｖｓの初期値としてソフトスタート動作が開始するが、放電判定電位△Ｖは微小な正電圧とするので、以後のソフトスタート動作で誤差信号Ｖｅｒｒが過大な値になることを防ぐことができる。なお、△Ｖをゼロではない微小な正電圧にするのは、定電流源２０からの定電流およびリセットトランジスタＭｓのオン抵抗で生じる電圧降下と、放電検出回路２２の入力オフセット電圧ばらつきとの兼ね合いで、キャパシタＣｓが完全に放電しているにも関わらず、放電したと判定されず、スイッチがオフしない現象が起きることを防止するためである。
本実施例は、リセット信号ＲＥＳＥＴのパルス幅が十分大きい場合も問題なく適用することができる。図３の時刻ｔ４以降にその場合の動作を示す。時刻ｔ４でリセット信号ＲＥＳＥＴがＨになるとキャパシタＣｓの電荷の放電が開始し、時刻ｔ５でソフトスタート信号Ｖｓが放電判定電位△Ｖに達してフリップフロップＦＦのセット入力ＳがＨになってもフリップフロップＦＦのリセット入力Ｒであるリセット信号ＲＥＳＥＴはＨのままである。フリップフロップＦＦに対するセット入力Ｓとリセット入力Ｒが共にＨとなるが、フリップフロップＦＦはリセット優先であるので、リセット信号ＲＥＳＥＴがＬとなる時刻ｔ６までリセットトランジスタＭｓのゲート制御信号Ｖｇの出力はＨのままである。時刻ｔ６を過ぎてリセット信号ＲＥＳＥＴがＬとなるとフリップフロップＦＦに対するセット信号が有効となり、リセットトランジスタＭｓのゲート制御信号Ｖｇの出力がＬとなってソフトスタート動作が開始される。なお、時刻ｔ５以降もリセットトランジスタＭｓがオンしているので、時刻ｔ６ではキャパシタＣｓは最後まで放電されていて、ソフトスタート信号Ｖｓは接地電位となっている。時刻ｔ６以降、ソフトスタート信号Ｖｓは増加を続け、時刻ｔ７で放電判定電位△Ｖに達すると、フリップフロップＦＦに対するセット入力ＳはＨからＬに反転する。

なお、フリップフロップＦＦにおいて入力Ｓと出力Ｒの関係、および出力Ｑと反転出力ＱＢの関係を逆と見てもよい。すなわち、図１においてリセット信号ＲＥＳＥＴが入力されるほうの端子をセット入力とみなし、リセットトランジスタＭｓのゲートに接続される側の出力をＱ出力とみなしてもよい。要は、ＮチャネルＭＯＳトランジスタのリセットトランジスタＭｓのゲートに、リセット信号ＲＥＳＥＴ信号が入力されたときにＨとなる側の出力端子を接続すればよい。また、リセットトランジスタがＰチャネルＭＯＳトランジスタであるときは、リセット信号ＲＥＳＥＴ信号が入力されたときにＬとなる側の出力端子をそのゲートに接続すればよい。例えば、図１において、スイッチングトランジスタＭｓがＰチャネルＭＯＳトランジスタであれば、フリップフロップＦＦの出力Ｑをゲートに接続すればよい。

上述のように、本実施例は、リセット信号ＲＥＳＥＴのパルス幅がどのようなものであってもソフトスタート信号を十分小さなものにしてからソフトスタート動作を開始するので、出力電圧Ｖｏｕｔのオーバーシュートを抑制することができる。
図４に本発明に係るスイッチング電源装置の第２の実施例の構成図を示す。図４に示すスイッチング電源装置は図８に示す従来のスイッチング電源装置に対応するものであり、ソフトスタート信号を誤差増幅回路の後段に受けるタイプのＤＣ／ＤＣコンバータである。図４のＤＣ／ＤＣコンバータは、図５のＤＣ／ＤＣコンバータに対し、そのソフトスタート回路２を図１に示すソフトスタート回路２ａに置き換えたものである。図４のソフトスタート回路２ａの構成・動作は図１のものと同じであるので、その説明は省略するが、この実施例においても、ソフトスタート信号Ｖｓの初期値を△Ｖ以下としてソフトスタート動作を開始するので、出力電圧Ｖｏｕｔのオーバーシュートを抑制することができる。

１誤差増幅回路
２，２ａソフトスタート回路
３発振器
４ＰＷＭコンパレータ
５ＮチャネルＭＯＳトランジスタ
６ＮチャネルＭＯＳトランジスタ
７ドライブ回路
８インダクタ
９，１６キャパシタ
１０，１１，１５抵抗
１２基準電圧源
１３出力端子
１４入力電圧Ｖｉｎが供給される電源供給ライン
１７負荷
２０定電流源
２１基準電圧源
２２放電検出回路
Ｃｓキャパシタ
ＦＦフリップフロップ
Ｍｓリセットトランジスタ
ＱフリップフロップＦＦの出力
ＱＢフリップフロップＦＦの反転出力
ＲフリップフロップＦＦのリセット入力
ＳフリップフロップＦＦのセット入力
Ｖｆｂフィードバック信号
ＶｇリセットトランジスタＭｓのゲート制御信号
Ｖｓソフトスタート信号
△Ｖ放電判定電位

Claims

発振信号を発振する発振器と、
基準電圧信号を発生する基準電圧発生回路と、
出力電圧を検出してフィードバック電圧を出力する出力電圧検出手段と、
前記出力電圧の立ち上げ時に徐々に上昇するソフトスタート信号を出力するソフトスタート回路と、
前記ソフトスタート信号あるいは前記基準電圧信号のうちの低レベル信号と前記フィードバック電圧との差を増幅して誤差信号として出力する誤差増幅回路と、
前記誤差信号と前記発振信号とを比較してパルス幅変調信号をスイッチング素子へ供給するパルス幅変調比較器と、
を備えるスイッチング電源装置であって、
前記ソフトスタート回路は、
キャパシタおよび電流源が直列に接続され、前記キャパシタと前記電流源の接続点の電位を前記ソフトスタート信号とする積分回路と、
前記キャパシタと前記電流源の接続点に一端が接続された放電用スイッチ素子と、
前記ソフトスタート信号と放電判定電位とを比較する放電検出回路と、
前記放電検出回路の出力とリセット信号を入力とし、前記放電用スイッチ素子のオンオフを制御する放電制御回路と、
を備え、
前記放電制御回路は前記リセット信号が入力されると前記放電用スイッチ素子をオンし、前記放電用スイッチ素子がオンすると、少なくとも前記ソフトスタート信号が放電判定電位以下になることを前記放電検出回路が検出するまでは前記放電用スイッチ素子をオフしないことを特徴とするスイッチング電源装置。
発振信号を発振する発振器と、
基準電圧信号を発生する基準電圧発生回路と、
出力電圧を検出してフィードバック電圧を出力する出力電圧検出手段と、
前記出力電圧の立ち上げ時に徐々に上昇するソフトスタート信号を出力するソフトスタート回路と、
前記基準電圧信号と前記フィードバック電圧との差を増幅して誤差信号として出力する誤差増幅回路と、
前記ソフトスタート信号あるいは前記誤差信号のうちの低レベル信号と前記発振信号とを比較してパルス幅変調信号をスイッチング素子へ供給するパルス幅変調比較器と、
を備えるスイッチング電源装置であって、
前記ソフトスタート回路は、
キャパシタおよび電流源が直列に接続され、前記キャパシタと前記電流源の接続点の電位を前記ソフトスタート信号とする積分回路と、
前記キャパシタと前記電流源の接続点に一端が接続された放電用スイッチ素子と、
前記ソフトスタート信号と放電判定電位とを比較する放電検出回路と、
前記放電検出回路の出力とリセット信号を入力とし、前記放電用スイッチ素子のオンオフを制御する放電制御回路と、
を備え、
前記放電制御回路は前記リセット信号が入力されると前記放電用スイッチ素子をオンし、前記放電用スイッチ素子がオンすると、少なくとも前記ソフトスタート信号が放電判定電位以下になることを前記放電検出回路が検出するまでは前記放電用スイッチ素子をオフしないことを特徴とするスイッチング電源装置。
前記放電制御回路はフリップフロップ回路からなり、前記放電検出回路の出力により前記フリップフロップ回路をセットまたはリセットし、前記リセット信号により前記フリップフロップ回路をリセットまたはセットし、前記フリップフロップ回路の出力を前記放電用スイッチ素子の制御端子に入力したことを特徴とする請求項１または２に記載のスイッチング電源装置。
前記フリップフロップ回路は、
前記放電用スイッチ素子がＮ型半導体素子であるときは、前記リセット信号が入力されると出力を高電位とし、前記放電検出回路の出力が入力されたときは出力を低電位とし、
前記放電用スイッチ素子がＰ型半導体素子であるときは、前記リセット信号が入力されると出力を低電位とし、前記放電検出回路の出力が入力されたときは出力を高電位とすることを特徴とする請求項３に記載のスイッチング電源装置。