JP4111109B2 - スイッチングレギュレータ及び電源装置 - Google Patents

Description

本発明は、スイッチングレギュレータと、これを備えた電源装置とに関する。

従来より、外部電源からの入力を降圧し、所望の安定した定電圧にて電源供給を行う電源装置として、スイッチングレギュレータやシリーズレギュレータが知られている（例えば、特許文献１参照。）。

このうち、スイッチングレギュレータは、必要な電力のみを平滑回路に供給するように外部電源からの通電経路にシリーズ接続されたトランジスタをＯＮ・ＯＦＦ（スイッチング）制御して、一定電圧を得るようにされているため、出力電圧の精度では劣るが電力損失は小さい。

一方、シリーズレギュレータは、通電経路にシリーズ接続されたトランジスタの駆動力を増減することでトランジスタの両端電圧を細かく制御して、一定電圧を得るようにされており、不要な電力がトランジスタにて消費（熱に変換）されるため、スイッチングレギュレータとは逆に、電力損失は大きいが出力電圧の精度は優れている。

そこで、これらスイッチングレギュレータとシリーズレギュレータとを共に通電経路上にシリーズ接続し、スイッチングレギュレータが、所望電圧より高い電圧を有する外部電源からの入力を、所望電圧に近い中間電圧まで小さな電力損失にて降圧し、シリーズレギュレータが、その中間電圧を所望電圧まで精度よく降圧するように構成された電源装置が提案されている（例えば、特許文献２参照。）。このように構成された電源装置では、シリーズレギュレータにて必要以上に電力を損失してしまうことがなく、電圧精度に優れた出力を小さな電力損失にて得ることができる。

ここで、図７は、スイッチングレギュレータとシリーズレギュレータとを共に通電経路上にシリーズ接続してなる電源装置の一例を示す回路図である。
図７に示すように、電源装置１０１は、コイルＬ１及びコンデンサＣ１にて構成された周知のローパスフィルタからなり、外部電源からの通電経路に重畳された高周波のノイズ成分を除去する入力フィルタ２と、入力フィルタ２を介して外部電源から入力される入力電圧Ｖ１を降圧して一定電圧の中間出力Ｖ３を生成するスイッチングレギュレータ６０と、スイッチングレギュレータ６０の出力（中間出力Ｖ３）を降圧して一定電圧の供給出力Ｖ４（電源装置１０１の出力）を生成するシリーズレギュレータ４０とからなる。

そして、スイッチングレギュレータ３０は、通電経路にシリーズ接続されたＭＯＳ型電界効果トランジスタ（以下単に「ＦＥＴ」という。）４と、ＦＥＴ４の出力を平滑化する平滑回路５と、平滑回路５の出力（即ち中間出力Ｖ３）が一定電圧となるようにＦＥＴ４をＯＮ・ＯＦＦ動作させるレギュレートＩＣ６１とからなる。

一方、シリーズレギュレータ４０は、スイッチングレギュレータ３０を介してシリーズレギュレータ４０に流れ込む電流Ｉ１の大きさを検出するための電流検出用抵抗器Ｒ２と、電流検出用抵抗器Ｒ２が挿入された通電経路にシリーズ接続されたバイポーラトランジスタ（以下単に「トランジスタ」という。）７と、トランジスタ７の出力（即ち供給出力Ｖ４）が一定電圧となるようにトランジスタ７のベース電流を増減制御すると共に、トランジスタ７への入力電圧（即ち中間出力Ｖ３）や、電流検出用抵抗器Ｒ２にて発生する電圧からトランジスタ７に流入する電流を検出し、過大な電圧が印加されていたり過大な電流が流れている時には、トランジスタ７をオフするなどの保護動作を行うレギュレートＩＣ４１とからなる。

このうち平滑回路５は、コイルＬ２及びコンデンサＣ２からなるローパスフィルタと、ＦＥＴ４のＯＦＦ時に導通して還流電流を流すことで、ＦＥＴ４のＯＮ時にコイルＬ２及びコンデンサＣ２に蓄積された電磁エネルギーを放出させるフライホイールダイオードＤ２とからなる周知のものである。

又、スイッチングレギュレータ６０を構成するレギュレートＩＣ６１は、平滑回路５の出力電圧（中間出力Ｖ３）を分圧する分圧回路３２と、分圧回路３２により分圧されたフィードバック電圧に基づいて、後述する比較信号を生成する比較信号生成回路３３と、比較信号生成回路３３にて生成された比較信号の信号レベルに応じたデューティ比（ＯＮ・ＯＦＦ制御の１周期中におけるＯＮ時間の割合）を有するＰＷＭ（Pulse Width Modulation）信号を生成するＰＷＭ回路３４と、電源投入時に比較信号生成回路３３が生成する比較信号の信号レベルを変化させ、デューティ比が抑制されたＰＷＭ信号をＰＷＭ回路３４に生成させることでソフトスタートを行うソフトスタート回路３７とを備えている。

更に、レギュレートＩＣ６１は、一定時間毎に入力フィルタ２とＦＥＴ４との間の通電経路から電力を取り込み、ＰＷＭ信号のハイレベル時の電圧（つまり、ＰＷＭ信号の振幅）を、ＦＥＴ４をＯＮ状態に維持可能な大きさ（つまり、ＦＥＴ４のＯＮ時におけるソース電圧とＦＥＴ４の閾値電圧とを足し合わせたものよりも大きな電圧）に昇圧するための電圧を生成するチャージポンプ３５と、チャージポンプ３５から供給される電圧を用いて、ＰＷＭ回路３４から供給されるＰＷＭ信号のハイレベル時の電圧を昇圧（つまり、ＰＷＭ信号の振幅を増幅）し、出力電圧Ｖ２ としてＦＥＴ４のゲートに供給するプリドライブ回路３６とを備えている。

このうち、チャージポンプ３５は、通電経路から取り込んだ電力を当該チャージポンプ３５に具備された複数のコンデンサに蓄積させ、これらコンデンサを直列に接続することにより、プリドライブ回路３６に供給すべき電圧を生成するように構成されている。

又、比較信号生成回路３３は、電源装置１０１への入力電圧Ｖ１が所定値（ここでは４．５Ｖ）以上である場合に、一定の基準電圧を発生させる電圧発生回路３３１と、分圧回路３２から供給されるフィードバック電圧と電圧発生回路３３１からの供給電圧Ｖref との差分を増幅することで比較信号を生成する演算増幅器３３３とからなる。

但し、演算増幅器３３３が生成する比較信号の信号レベルは、フィードバック電圧が供給電圧Ｖref より大きい場合には正、フィードバック電圧が供給電圧Ｖref より小さい場合には負、両者が等しい場合には０Ｖとなるように設定されている。

又、ＰＷＭ回路３４は、０Ｖを中心にして正方向及び負方向に振動する三角波を生成する基準波形生成回路３４１と、基準波形生成回路３４１が生成する三角波の電圧と比較信号生成回路３３から供給される比較信号の電圧とを大小比較することによりＰＷＭ信号を生成する演算増幅器３４２とからなる。但し、演算増幅器３４２は、比較信号の電圧が小さいほど、即ち、供給電圧Ｖref に対してフィードバック電圧が小さいほど、デューティ比の大きなＰＷＭ信号を生成するように設定されている。

又、ソフトスタート回路３７は、一端が演算増幅器３３３の供給電圧Ｖref の入力端に接続され、他端が接地されたコンデンサＣ３からなり、また、電圧発生回路３３１の出力を比較信号生成回路３３に供給する供給経路には、抵抗Ｒ３が介挿されている。

そして、電源装置１０１が起動し、電圧発生回路３３１が基準電圧を発生させると、抵抗Ｒ３を介してコンデンサＣ３が充電されることにより、演算増幅器３３３への供給電圧Ｖref は、時間の経過に伴って増大し、最終的に基準電圧に等しくなる。

つまり、ソフトスタート回路３７は、電源装置１０１の起動から一定時間が経過するまでの間は、ＰＷＭ信号のデューティ比が時間の経過に伴って徐々に大きくなるような比較信号を、比較信号生成回路３３に生成させることで、過渡状態のトランジスタ７に突入電流が流れ込むことを防止するように構成されている（ソフトスタート回路については、例えば、特許文献３参照。）。
特開平９−３７５４５号公報（段落［０００２］〜［０００４］、図２，図３） 特開平６−３３５２３８号公報（段落［０００２］〜［０００５］、図３） 特開平６−２５０７４７号公報（段落［００１６］〜［００１７］、図１）

ところで、突入電流は、電源投入時の急激な電圧変化に、ＰＷＭ信号を生成するフィードバック系の制御が追従できず、制御遅れによって過剰な制御が行われることにより発生する。このため、電源装置１０１の動作状態が一端安定した後（ソフトスタート回路３７の動作終了後）であっても、何らかの原因で一時的に入力電圧Ｖ１（ひいては中間電圧Ｖ３）が大きく低下した時には、その後、入力電圧Ｖ１が元の大きさに復帰する際にも、突入電流が発生する可能性がある（図８参照）。

しかし、上述の電源装置１０１において、ソフトスタート回路３７を構成するコンデンサＣ３は、一時的な入力電圧Ｖ１の低下では、ほとんど電荷が放電されないため、ソフトスタートを再び機能させることができず、起動後の一時的な電圧低下によって生じる突入電流を防止することができないという問題点があった。

そこで、本発明は、上記問題点を解決するために、必要なときに確実にソフトスタートが機能するスイッチングレギュレータ、及びこれを備えた電源装置を提供することを目的とする。

上記目的を達成するためになされた本発明のスイッチングレギュレータでは、電力供給元から電気負荷に至る通電経路上に介挿されるスイッチング素子からの出力を、平滑手段が平滑化し、制御信号生成手段が、その平滑電圧が一定となるようにスイッチング素子をデューティ制御するための制御信号を生成する。

そして、電源投入時に、通電経路上に設定された参照点での参照電圧が、該参照電圧の規定値より低く設定された上昇基準値を超えて上昇すると、ソフトスタート手段が、予め設定された抑制期間の間、デューティ比を抑制した抑制制御信号をスイッチング素子に供給する。なお、ここで言う規定値とは、電力供給元からの供給状態が安定している時に得られる参照電圧のことである。

また、ソフトスタート手段の動作停止後に、上昇基準値以下に設定された下降基準値を超えて前記参照電圧が下降すると、回復手段が、スイッチング素子を介した電気負荷への電力供給を維持すると共に、ソフトスタート手段を再動作可能な状態に設定する。

このように、本発明のスイッチングレギュレータでは、動作状態が一端安定した後であっても、参照電圧が下降基準値を超えて大きく下降した時には、その後、参照電圧が元の電圧に復帰する際に、ソフトスタート手段が確実に動作するため、電源投入時と同様に突入電流の発生を防止することができる。

ここで、制御信号生成手段は、例えば、参照電圧が上昇基準値以上である場合に、一定の基準電圧を発生させる基準電圧発生手段と、平滑電圧に応じて変化する検出電圧と基準電圧との差に応じた比較信号を生成する比較信号生成手段とを備え、この比較信号の信号レベルに応じたデューティ比を有する制御信号を生成するように構成してもよい。

この場合、ソフトスタート手段は、例えば、抑制期間の間、デューティ比の抑制量が時間の経過と共に減少するように信号レベルが変化する比較信号を比較信号生成手段に生成させることで、制御信号生成手段に抑制制御信号を生成させるように構成すればよい。

より具体的には、ソフトスタート手段は、例えば、基準電圧発生手段の出力にて充電され、電荷が放電された状態から基準電圧に達するまでに抑制期間を要するように設定されたコンデンサからなり、抑制期間の間、基準電圧の代わりにコンデンサの充電電圧を比較信号生成手段に供給するように構成すればよい。

そして、このようにソフトスタート手段がコンデンサからなる場合、回復手段は、コンデンサの電荷を放電するように構成すれば、コンデンサは電源投入時と同じ状態となるため、ソフトスタート手段を再動作させることができる。

このように構成された本発明のスイッチングレギュレータによれば、ソフトスタート手段及び回復手段が、簡易なアナログ回路で構成されるため、簡単かつ安価に実現することができる。

また、ソフトスタート手段は、抑制期間の間、パルス信号列を発生させるパルス発生手段と、パルス発生手段が発生させたパルス信号に基づいて、抑制制御信号を生成する抑制制御信号生成手段とにより構成し、回復手段は、パルス発生手段をリセットするように構成してもよい。

この場合、抑制制御信号生成手段は、例えば、パルス発生手段が発生させたパルス信号に従って、制御信号生成手段が生成する制御信号の信号レベルを、スイッチング素子をオフ状態にする信号レベルに強制的に変化させるオフ駆動手段により構成し、このオフ駆動手段の動作によって、スイッチング素子をＯＮにする信号レベルの割合（即ち、デューティ比）が抑制された制御信号を、抑制制御信号としてスイッチング素子に供給すればよい。

なお、具体的には、パルス発生手段は、例えば、フリップフロップ回路やカウンタ回路等を用いて構成することができ、また、オフ駆動手段は、例えば、制御信号の伝送線路に、スイッチング素子をＯＦＦにする信号レベルに強制的に印加するトランジスタにより構成してもよいし、パルス信号及び制御信号を入力とする論理積（ＡＮＤ）回路により構成してもよい。

このように構成された本発明のスイッチングレギュレータによれば、ソフトスタート手段及び回復手段が、簡易なデジタル回路で構成されるため、簡単かつ安価に実現することができ、また、集積回路化にも適している。

ところで、回復手段は、参照電圧をローパスフィルタを介して検出するように構成することが望ましい。
この場合、参照電圧に重畳されたスパイク状のノイズが、ローパスフィルタにより除去されるため、ノイズによる電源電圧の瞬時的な低下に対して回復手段が作動してしまうこと、即ち、動作する必要のないタイミングでソフトスタート手段が動作をしてしまうことを防止できる。

また、参照電圧は、通電経路上のどこから取得してもよいが、具体的には、電力供給元からの入力電圧、平滑手段からの平滑電圧、スイッチングレギュレータから電気負荷に至る通電経路上に接続された他のレギュレータの出力電圧等が考えられる。

特に、平滑電圧、後段に接続された他のレギュレータの出力電圧を用いた場合、負荷での消費電力が小さければ、電力供給元で電圧低下が生じても、これらの電圧に低下が生じないことがあるため、このような状況の時に、ソフトスタート手段が、無駄に動作してしまうことを防止できる。

なお、本発明のスイッチングレギュレータは、少なくとも、抑制期間，上昇基準値，下降基準値の設定に関わる素子及びスイッチング素子以外の部分が、１チップの半導体集積回路として構成されていてもよい。即ち、発熱量の大きいスイッチング素子を除いて半導体集積回路を構成した場合には、半導体集積回路に耐熱のための特別な対策を施す必要がないため、半導体集積回路を安価に構成できる。また、各種パラメータの設定に関わる素子を除いて半導体集積回路を構成した場合には、これらの素子を適宜選択することで、各種設定を簡単に変更することができる。

ところで、上述した本発明のスイッチングレギュレータを用いて、該スイッチングレギュレータから電気負荷に至る通電経路上に接続された１乃至複数の二次レギュレータを備えた電源装置を構成してもよい。

特に、二次レギュレータとしてシリーズレギュレータを用いた場合には、シリーズレギュレータにて必要以上に電力を損失してしまうことなく、シリーズレギュレータにて電圧精度に優れた出力を小さな電力損失にて得ることができるため、小さな電力損失にて電圧精度の優れた電源装置を提供することができる。

この場合、下降基準値は、スイッチングレギュレータ及び二次レギュレータの中のいずれかが、通電を遮断する電圧より大きく設定されていることが望ましい。
このように下降基準値を設定した場合、いずれかのレギュレータで通電が遮断された時には、確実にソフトスタート手段を再動作させることができる。

なお、車両においては、スタータを動作させた場合に、電源供給元となるバッテリの電圧が大幅に低下する場合があり、電源電圧の低下が比較的頻繁に発生するため、本発明の電源装置は、車両に搭載する各種電子制御装置の電源装置として好適である。

以下に本発明の実施形態を図面と共に説明する。
［第１実施形態］
まず、図１は、本実施形態における電源装置の回路図、図２は、この電源装置を搭載する車載電子制御装置の概略構成図である。尚、本実施形態の電源装置は、従来装置である電源装置１０１とスイッチングレギュレータの構成が一部異なるだけであるので、ここでは、電源装置１０１と共通する構成要素については同一の符号を付して、その説明を省略し、構成の異なる部分を中心に説明する。

図２に示すように、車載電子制御装置５０は、フィルタやＡ／Ｄ変換器などで構成され、装置外部に設置された各種センサ（図示せず）からの検出信号などを入力するための入力回路５１と、外部電源Ｇから電源供給を受けて動作する電子負荷ＬＤ１〜ＬＤｎを駆動制御する駆動回路５３（ＤＲ１〜ＤＲｎ）と、入力回路５１を介して入力された検出信号に基づいて各種演算処理を実行し、駆動回路５３を動作させるための指令値（制御値）を求めるマイクロコンピュータ（マイコン）５５と、外部電源Ｇからの電源供給を受けて装置内部の各部５１〜５５に所望電圧にて電源供給を行う電源装置１とを備える。

尚、外部電源Ｇは、電源電圧が高く（本実施形態では１２Ｖ）、しかも比較的大きな電圧変動があるため、これを降圧して電圧変動のない安定した一定電圧（本実施形態では２．５Ｖ）での電源供給を行うために、電源装置１は設けられている。

図１に示すように、電源装置１のスイッチングレギュレータ３０は、従来装置のものと同様に構成されたＦＥＴ４，平滑回路５、従来装置のものとは一部構成が異なるレギュレートＩＣ３１に加えて、ＦＥＴ４がターンオンする際に、入力電圧Ｖ１より高い電圧（以下「ブート電圧」と称する。）を発生させるブートストラップ回路３を備えている。

このブートストラップ回路３は、直列接続されたダイオードＤ４，コンデンサＣ４からなり、ＦＥＴ４のドレイン，ソース間に接続され、ダイオードＤ４，コンデンサＣ４の接続点からブート電圧を取り出すように構成されている。なお、ダイオードＤ４のアノードがＦＥＴ４のドレイン側、カソードがコンデンサＣ４の一端に接続され、コンデンサＣ４の他端がＦＥＴのソース側に接続されている。

つまり、ブートストラップ回路３では、ＦＥＴ４のオフ時に、そのソース電位がほぼ接地電位となることにより、コンデンサＣ４が入力電圧Ｖ１にて充電され、その後、ＦＥＴ４がターンオンすると、ソース電位が入力電圧Ｖ１にほぼ等しくなることにより、ＦＥＴ４のソース電位にコンデンサＣ４の充電電圧を加算した電圧値を有するブート電圧が発生するのである。

また、レギュレートＩＣ３１は、従来装置のものと同様に構成された分圧回路３２，比較信号生成回路３３，ＰＷＭ回路３４，チャージポンプ３５，プリドライブ回路３６，ソフトスタート回路３７に加えて、チャージポンプ３５が生成する電圧であるチャージ電圧、及びブートストラップ回路３が生成する電圧であるブート電圧をそれぞれ取り込み、これら電圧のうち、いずれか大きい方をプリドライブ回路３６へ供給する供給電圧選択回路３８と、電源投入時に機能した後、その機能を停止しているソフトスタート回路３７を、再び機能させるための機能回復回路３９とを備えている。

但し、プリドライブ回路３６は、ＰＷＭ回路３４から供給されるＰＷＭ信号のハイレベル時の電圧を昇圧するだけでなく、ＰＷＭ信号のデューティ比が予め設定された基準デューティ比（本実施形態では９５％）よりも大きくなると、ＦＥＴ４がＯＮ固定されるように、昇圧したＰＷＭ信号（出力電圧Ｖ２）のデューティ比を１００％に設定するように構成されている。

また、供給電圧選択回路３８は、アノードにブート電圧が印加されるダイオードＤ５と、アノードにチャージ電圧が印加されるダイオードＤ６とからなり、両ダイオードＤ５，Ｄ６のカソードは、互いに接続され、且つをプリドライブ回路３６に接続されている。

なお、ブート電圧は、ＦＥＴ４のターンオン時に、入力電圧Ｖ１の約２倍となり、その後、コンデンサＣ４の放電に従って徐々に低下するため、ＦＥＴ４のＯＮ・ＯＦＦ動作時には、ブート電圧の方がチャージ電圧よりも大きくなる。一方、ＦＥＴ４のＯＮ固定時には、ブート電圧は入力電圧Ｖ１にほぼ等しくなるため、チャージ電圧の方がブート電圧よりも大きくなる。つまり、ＦＥＴ４がＯＮ・ＯＦＦ動作している時にはブート電圧、ＦＥＴ４がＯＮ固定されている時にはチャージ電圧が、供給電圧選択回路３８を介してプリドライブ回路３６に供給される。

次に、機能回復回路３９は、入力フィルタ２の出力端を参照点として、この参照点の電圧（以下「参照電圧」と称する。）に基づいて、後述する駆動信号を生成する電圧検出回路３９１と、電圧検出回路３９１が生成する駆動信号に従って、ソフトスタート回路３７を構成するコンデンサＣ３の両端を導通させて放電するトランジスタ３９３とからなる。

そして、電圧検出回路３９１では、参照電圧Ｖｓが予め設定された上昇基準値（本実施形態では、４．５Ｖ）を超えて上昇したか否か、及び上昇基準値より低く設定された下降基準値を超えて下降したか否かを検出する。但し、下降基準値は、出力すべき電圧（本実施形態では２．５Ｖ）をシリーズレギュレータ４０に確保させることが可能な中間出力Ｖ３の値（本実施形態では３．０Ｖ）よりも大きく設定されている。

また、電圧検出回路３９１は、これら上昇基準値及び下降基準値に基づく検出結果から、電源投入時には、その直後から参照電圧Ｖｓが上昇基準値を超えるまでの間、その後は、下降基準値を超える電圧降下が発生した時点から、上昇基準値を超える電圧に復帰するまでの間だけ、信号レベルがアクティブレベル（ここではハイレベル）となる駆動信号を生成するように構成されている。

つまり、トランジスタ３９３は、この駆動信号がアクティブレベルの時にＯＮして、コンデンサＣ３の充電電荷を放電するように構成されている。
以上のように構成された電源装置１では、図３に示すように、車両のイグニッションＳＷがＯＮ（つまり、電源装置１が外部電源Ｇに電気的に接続）された電源投入時には、参照電圧Ｖｓが上昇基準値に達したことを電圧検出回路３９１が検出すると、電圧検出回路３９１は、駆動信号をアクティブレベルから非アクティブレベルに変化させ、トランジスタ３９３をターンオフする。これにより、コンデンサＣ３の充電が開始され、ＰＷＭ回路３４は、コンデンサＣ３が完全に充電されるまでの間、時間の経過に伴ってＰＷＭ信号のデューティ比を徐々に大きくしながら（換言すればデューティ比が抑制されたＰＷＭ信号にて）ＦＥＴ４をＯＮ・ＯＦＦ制御し、電源装置１をソフトスタートする。

そして、コンデンサＣ３の充電が開始されてから一定時間（抑制期間）が経過し、コンデンサＣ３の充電電圧、即ち、演算増幅器３３３への供給電圧Ｖref が基準電圧に達すると、ＦＥＴ４がソフトスタートから定常のスイッチング（ＯＮ・ＯＦＦ）動作に移行する。

その後、参照電圧Ｖｓがエンジンの始動等により低下すると、ＰＷＭ回路３４は、中間出力Ｖ３を一定電圧に維持するためにデューティ比の大きなＰＷＭ信号を生成し、プリドライブ回路３６に供給する。ここで、ＰＷＭ信号のデューティ比が基準デューティ比を越えると、プリドライブ回路３６は、出力電圧Ｖ２のデューティ比を１００％に設定し、ＦＥＴ４をＯＮ固定する。

このとき、参照電圧Ｖｓが下降基準値を越えて下降していなければ、参照電圧Ｖｓが復帰して、ＰＷＭ回路３４からのＰＷＭ信号のデューティ比が基準デューティ比を下回った際に、プリドライブ回路３６はＯＮ固定を解除する（図中１回目のエンジン始動期間を参照。）。

一方、参照電圧Ｖｓが下降基準値を越えて下降していれば、電圧検出回路３９１は、駆動信号をアクティブレベルに設定してトランジスタ３９３をＯＮし、コンデンサＣ３を放電させる。その後、参照電圧Ｖｓが上昇基準値を越えて上昇した際に、電圧検出回路３９１は、駆動信号を非アクティブレベルに設定してトランジスタ３９３をＯＦＦし、コンデンサＣ３を充電させる。これにより、電源装置１は、イグニッションＳＷがＯＮされた時（電源投入時）と同様にソフトスタートする（図中２回目のエンジン始動期間を参照。）。

このように、本実施形態の電源装置１によれば、電源投入後のソフトスタートが終了し、動作状態が一端安定した後であっても、参照電圧Ｖｓが下降基準値を超えて下降した時には、その後、参照電圧Ｖｓが元の電圧に復帰する際に、ソフトスタートが確実に行われるため、電源投入時と同様に突入電流の発生を防止することができる。

また、本実施形態の電源装置１では、プリドライブ回路３６に供給する高電圧として、ＦＥＴ４のＯＮ・ＯＦＦ動作時には、ブートストラップ回路３からのブート電圧を供給しており、チャージポンプ３５は、ＦＥＴ４のＯＮ固定時にのみチャージ電圧を供給できればよいため、比較的小規模なチャージポンプを用いることができ、装置を小型化できる。

尚、本実施形態では、平滑回路５が本発明の平滑手段、ＰＷＭ回路３４が制御信号生成手段、ソフトスタート回路３７がソフトスタート手段、機能回復回路３９が回復手段、電圧発生回路３３１が基準電圧発生手段、分圧回路３２及び比較信号生成回路３３が比較信号生成手段に相当する。

また、本実施形態において、電圧検出回路３９１は、参照電圧Ｖｓを直接取り込んでいるが、図４に示す電源装置１ａのように、機能回復回路３９ａに、抵抗Ｒ５，コンデンサＣ５からなる周知のローパスフィルタ３９５を設け、電圧検出回路３９１は、このローパスフィルタ３９５を介して参照電圧Ｖｓを取り込むように構成してもよい。

この場合、スパイク状のノイズによる参照電圧Ｖｓの瞬時的な電圧降下に対して機能回復回路３９が作動し、不要なソフトスタートが行われてしまうことを防止できる。
又、本実施形態では、ソフトスタート回路３７を構成するコンデンサＣ３を放電するのにトランジスタ３９３を用いたが、トランジスタに代えて、ＦＥＴやリレーを用いても良い。
［第２実施形態］
次に、第２実施形態について説明する。

図５は、本実施形態の電源装置１ｂの構成を示す回路図である。
尚、本実施形態の電源装置１ｂは、第１実施形態における電源装置１とは、スイッチングレギュレータを構成するレギュレートＩＣ３１の構成が一部異なるだけであるため、ここでは、第１実施形態の電源装置１と共通する構成要素については同一の符号を付して、その説明を省略し、構成の異なる部分を中心に説明する。

図５に示すように、本実施形態の電源装置１ｂを構成するスイッチングレギュレータ３０ｂにおいて、レギュレートＩＣ３１ｂは、第１実施形態のものと同様に構成された分圧回路３２，比較信号生成回路３３，ＰＷＭ回路３４，チャージポンプ３５，プリドライブ回路３６，供給電圧選択回路３８に加えて、第１実施形態のものとは構成の異なるソフトスタート回路３７ｂ、機能回復回路３９ｂを備えている。

このうち、ソフトスタート回路３７ｂは、電源装置１ｂへの電源投入後、予め設定された期間の間、パルス信号列を発生させるパルス発生回路３７１と、パルス発生回路３７１が発生させたパルス信号列に従ってＯＮ・ＯＦＦ動作し、ＰＷＭ回路３４がプリドライブ回路３６にＰＷＭ信号を供給する信号経路に、ＦＥＴ４をＯＦＦする信号レベル（ここではローレベル）を強制的に印加するトランジスタ３７３とからなる。

なお、ＰＷＭ回路３４を構成する演算増幅器３４２の出力とトランジスタの接続点との間には、トランジスタがＯＮした時に信号線に流れる電流を制限するための抵抗Ｒ６が接続されている。

また、パルス発生回路３７１は、カウンタ回路等からなり、電源装置１ｂへの入力電圧Ｖ１が安定するまでに要する時間以上に設定された抑制期間の間、パルス信号を発生させて停止するように構成されている。但し、機能回復回路３９ｂからのリセット信号が入力された時には、これと同様の動作を、再び実行するように構成されている。

一方、機能回復回路３９ｂは、入力フィルタ２の出力端を参照点として、この参照点の電圧（参照電圧）を取り込み、その取り込んだ参照電圧Ｖｓからスパイク状のノイズを除去するローパスフィルタ３９５と、ローパスフィルタ３９５を介して取り込んだ参照電圧に基づいて、パルス発生回路３７１をリセットするためのリセット信号を生成する電圧検出回路３９２とからなる。

そして、電圧検出回路３９２は、参照電圧Ｖｓが上昇基準値を超えて上昇したか否か、及び下降基準値を超えて下降したか否かを検出し、これら上昇基準値及び下降基準値に基づく検出結果から、電源投入時には、その直後から参照電圧Ｖｓが上昇基準値を超えるまでの間、その後は、下降基準値を超える電圧降下が発生した時点から、上昇基準値を超える電圧に復帰するまでの間だけ、信号レベルがアクティブレベル（ここではローレベル）となるリセット信号を生成するように構成されている。

このように構成された本実施形態の電源装置１ｂでは、図６に示すように、車両のイグニッションＳＷがＯＮされて、参照電圧Ｖｓが上昇基準値に達したことを電圧検出回路３９２が検出すると、電圧検出回路３９２は、リセット信号をアクティブレベルから非アクティブレベルに変化させ、パルス発生回路３７１を起動する。

これにより、一定時間（抑制期間）の間、パルス信号列が出力され、これに応じて、トランジスタ３７３がＯＮ・ＯＦＦ動作する。
このとき、ＰＷＭ回路３４で生成されるＰＷＭ信号は、フィードバック電圧（中間電圧Ｖ３）が小さいため、デューティ比が非常に大きなものとなる。しかし、トランジスタ３７３のＯＮ期間では、信号レベルが強制的にローレベルにされるため、結局、パルス信号を反転させたものとＰＷＭ信号との論理積をとったような波形となり、ＯＮ期間が抑制された制御信号（抑制制御信号）がプリドライブ回路３６に供給されることになる。

なお、パルス信号を反転させた信号のデューティ比は、少なくとも、プリドライブ回路３６によってＦＥＴ４がＯＮ固定される値より小さくする必要があり、５０％以下であることが望ましい。

そして、一定時間（抑制期間）が経過して、パルス発生回路３７１が動作を停止すると、ＰＷＭ回路３４で生成されたＰＷＭ信号が、そのままプリドライブ回路３６に供給されるようになり、ＦＥＴ４がソフトスタートから定常のスイッチング（ＯＮ・ＯＦＦ）動作に移行する。

その後、参照電圧Ｖｓがエンジンの始動等により低下すると、ＰＷＭ回路３４は、中間出力Ｖ３を一定電圧に維持するためにデューティ比の大きなＰＷＭ信号を生成し、プリドライブ回路３６に供給する。ここで、ＰＷＭ信号のデューティ比が基準デューティ比を越えると、プリドライブ回路３６は、出力電圧Ｖ２のデューティ比を１００％に設定し、ＦＥＴ４をＯＮ固定する。

このとき、参照電圧Ｖｓが下降基準値を越えて下降していなければ、参照電圧Ｖｓが復帰して、ＰＷＭ回路３４からのＰＷＭ信号のデューティ比が基準デューティ比を下回った際に、プリドライブ回路３６はＯＮ固定を解除する（図中１回目のエンジン始動期間を参照。）。

一方、参照電圧Ｖｓが下降基準値を越えて下降していれば、電圧検出回路３９２は、リセット信号をアクティブレベルに設定して、パルス発生回路３７１をリセットする。その後、参照電圧Ｖｓが上昇基準値を越えて上昇した際に、電圧検出回路３９２は、リセット信号を非アクティブレベルに変化させてパルス発生回路３７１を起動する。これにより、電源装置１は、イグニッションＳＷがＯＮされた時（電源投入時）と同様にソフトスタートする（図中２回目のエンジン始動期間を参照。）。

このように、本実施形態の電源装置１ｂによれば、第１実施形態の電源装置１と同様に、電源投入後のソフトスタートが終了し、動作状態が一端安定した後であっても、参照電圧Ｖｓが下降基準値を超えて下降した時には、その後、参照電圧Ｖｓが元の電圧に復帰する際に、ソフトスタートが確実に行われるため、電源投入時と同様に突入電流の発生を防止することができる。

また、本実施形態では、参照電圧Ｖｓをローパスフィルタ３９５を介して取り込んでいるため、スパイク状のノイズによる瞬時的な電圧降下に対して機能回復回路３９ｂが作動し、不要なソフトスタートが行われてしまうことを防止できる。

以上、本発明の実施の形態について説明したが、本発明は、上記実施形態に何ら限定されることはなく、本発明の技術的範囲に属する限り種々の形態をとり得ることはいうまでもない。

例えば、上記実施形態では、入力フィルタ２とＦＥＴ４との間の通電経路からチャージポンプ３５のコンデンサ、及びブートストラップ回路３のコンデンサＣ４へ電力を供給していたが、外部電源Ｇから別途、これらチャージポンプ３５やブートストラップ回路３へ至る通電経路を設けても良い。又、他の外部電源が存在する場合には、他の外部電源からこれらチャージポンプ３５やブートストラップ回路３へ至る通電経路を設けても良い。尚、これらの場合、チャージポンプ３５とブートストラップ回路３とは別の通電経路からそれぞれ電力を供給されるように設定されていても勿論良い。

又、上記実施形態において、電圧検出回路３９１，３９２は、参照電圧Ｖｓとして、入力フィルタ２の出力端（スイッチングレギュレータ３０，３０ａ，３０ｂの入力端）を参照点として参照電圧Ｖｓを取り込んでいるが、入力フィルタ２の入力端や、スイッチングレギュレータ３０，３０ａ，３０ｂの出力端（即ちシリーズレギュレータ４０の入力端）や、シリーズレギュレータ４０の出力端を参照点として、参照電圧Ｖｓを取り込んでもよい。

特に、スイッチングレギュレータ３０，３０ａ，３０ｂの出力端や、シリーズレギュレータ４０の出力端を参照点とした場合には、負荷での消費電力が小さければ、電力供給元で電圧低下が生じても、これらの参照点では電圧低下が生じないことがあるため、このような状況の時に、ソフトスタートが無駄に行われてしまうことを防止できる。

又、上記実施形態において、ＰＷＭ回路３４の基準波形生成回路３４１は、三角波を生成しているが、ノコギリ波や正弦波を生成するように構成してもよい。
又、上記実施形態では、ＦＥＴ４にＭＯＳ型のＦＥＴを用いたが、スイッチング素子であれば、どのようなものを用いてもよい。

又、上記実施形態では、本発明を車両に搭載された電源装置に用いたが、航空機や船舶などの他の移動体や、移動体以外に用いられる電源装置に適用しても良い。
又、上記実施形態では、スイッチングレギュレータの後段に接続する二次レギュレータとして、シリーズレギュレータが一つだけ接続されているが、このシリーズレギュレータは省略されていてもよい。

更に、この二次レギュレータとして、シリーズレギュレータの代わりに、スイッチングレギュレータを設けてもよい。更に、二次レギュレータは、並列に複数個設けたり、スイッチングレギュレータの後段に、直列に２段以上のレギュレータを接続してもよい。

又、レギュレートＩＣ３１，３１ａ，３１ｂから、ソフトスタートの実行期間（抑制期間）を決定する素子（コンデンサＣ３，抵抗Ｒ３）、比較信号の信号レベルを決定する素子（分圧回路３２）、電圧検出回路３９１，３９２の中の上昇基準値及び下降基準値の設定に関する素子については、レギュレートＩＣから除外して、外付けするように構成してもよい。

更に、レギュレートＩＣ３１，３１ａ，３１ｂのいずれかと、レギュレートＩＣ４１とは単一のＩＣとして構成してもよい。

第１実施形態における電源装置の回路図である。 第１実施形態の電源装置を搭載する車載電子制御装置の概略構成図である。 第１実施形態の電源装置の各部の動作と車両の動作とを示すタイミングチャートである。 第１実施形態の変形例である電源装置の回路図である。 第２実施形態における電源装置の回路図である。 第２実施形態の電源装置の各部の動作と車両の動作とを示すタイミングチャートである。 従来の電源装置の一例を示す回路図である。 従来の電源装置の各部の動作と車両の動作とを示すタイミングチャートである。

符号の説明

１，１ａ，１ｂ…電源装置、２…入力フィルタ、３…ブートストラップ回路、４…電界効果トランジスタ（ＦＥＴ）、５…平滑回路、７…トランジスタ、３０，３０ａ，３０ｂ…スイッチングレギュレータ、３１，３１ａ，３１ｂ，４１…レギュレートＩＣ、３２…分圧回路、３３…比較信号生成回路、３４…ＰＷＭ回路、３５…チャージポンプ、３６…プリドライブ回路、３７，３７ｂ…ソフトスタート回路、３８…供給電圧選択回路、３９，３９ａ，３９ｂ…機能回復回路、４０…シリーズレギュレータ、３３１…電圧発生回路、３３３…演算増幅器、３４１…基準波形生成回路、３４２…演算増幅器、３７１…パルス発生回路、３７３、３９３…トランジスタ、３９１，３９２…電圧検出回路、３９５…ローパスフィルタ。

Claims (13)

1. 電力供給元から電気負荷に至る通電経路上に介挿されるスイッチング素子と、
   該スイッチング素子からの出力を平滑化する平滑手段と、
   該平滑手段から出力される平滑電圧が一定となるように前記スイッチング素子をデューティ制御するための制御信号を生成する制御信号生成手段と、
   電源投入時に、前記通電経路上に設定された参照点での参照電圧が、該参照電圧の規定値より低く設定された上昇基準値を超えて上昇すると、予め設定された抑制期間の間、デューティ比を抑制した抑制制御信号を前記スイッチング素子に供給するソフトスタート手段と、
   を備えたスイッチングレギュレータにおいて、
   前記ソフトスタート手段の動作停止後に、前記上昇基準値以下に設定された下降基準値を超えて前記参照電圧が下降した場合、前記スイッチング素子を介した前記電気負荷への電力供給を維持すると共に、前記ソフトスタート手段を再動作可能な状態に設定する回復手段を備えることを特徴とするスイッチングレギュレータ。
2. 前記制御信号生成手段は、
   前記参照電圧が前記上昇基準値以上である場合に、一定の基準電圧を発生させる基準電圧発生手段と、前記平滑電圧に応じて変化する検出電圧と前記基準電圧との差に応じた比較信号を生成する比較信号生成手段とを備え、該比較信号の信号レベルに応じたデューティ比を有する制御信号を生成し、
   前記ソフトスタート手段は、
   前記抑制期間の間、デューティ比の抑制量が時間の経過と共に減少するように信号レベルが変化する比較信号を前記比較信号生成手段に生成させることで、前記制御信号生成手段に前記抑制制御信号を生成させる
   ことを特徴とする請求項１記載のスイッチングレギュレータ。
3. 前記ソフトスタート手段は、
   前記基準電圧発生手段の出力にて充電され、電荷が放電された状態から基準電圧に達するまでに前記抑制期間を要するように設定されたコンデンサからなり、前記抑制期間の間、前記基準電圧の代わりに前記コンデンサの充電電圧を前記比較信号生成手段に供給し、
   前記回復手段は、
   前記コンデンサの電荷を放電することで、前記ソフトスタート手段を再動作可能な状態に設定する
   ことを特徴とする請求項２記載のスイッチングレギュレータ。
4. 前記ソフトスタート手段は、
   前記抑制期間の間、パルス信号列を発生させるパルス発生手段と、
   該パルス発生手段が発生させたパルス信号に基づいて、前記抑制制御信号を生成する抑制制御信号生成手段と、
   からなり、
   前記回復手段は、
   前記パルス発生手段をリセットすることで、前記ソフトスタート手段を再動作可能な状態に設定する
   ことを特徴とする請求項１記載のスイッチングレギュレータ。
5. 前記抑制制御信号生成手段は、
   前記パルス発生手段が発生させたパルス信号に従って、前記制御信号生成手段が生成する制御信号の信号レベルを、前記スイッチング素子をオフ状態にする信号レベルに強制的に変化させるオフ駆動手段からなり、該オフ駆動手段の動作により、前記スイッチング素子をオン状態にする信号レベルの割合が抑制された制御信号を、前記抑制制御信号として前記スイッチング素子に供給する
   ことを特徴とする請求項４記載のスイッチングレギュレータ。
6. 前記回復手段は、前記参照電圧をローパスフィルタを介して検出することを特徴とする請求項１乃至請求項５いずれか記載のスイッチングレギュレータ。
7. 前記参照電圧は、前記電力供給元からの入力電圧であることを特徴とする請求項１乃至請求項６いずれか記載のスイッチングレギュレータ。
8. 前記参照電圧は、前記平滑電圧であることを特徴とする請求項１乃至請求項６いずれか記載のスイッチングレギュレータ。
9. 前記参照電圧は、当該スイッチングレギュレータから前記電気負荷に至る前記通電経路上に接続された他のレギュレータの出力電圧であることを特徴とする請求項１乃至請求項６いずれか記載のスイッチングレギュレータ。
10. 少なくとも、前記抑制期間，上昇基準値，下降基準値の設定に関わる素子及び前記スイッチング素子以外の部分が、１チップの半導体集積回路として構成されることを特徴とする請求項１乃至請求項９いずれか記載のスイッチングレギュレータ。
11. 請求項１乃至請求項１０いずれか記載のスイッチングレギュレータと、
    該スイッチングレギュレータから前記電気負荷に至る前記通電経路上に接続された１乃至複数の二次レギュレータと、
    を備えることを特徴とする電源装置。
12. 前記下降基準値は、前記スイッチングレギュレータ及び前記二次レギュレータの中のいずれかが、通電を遮断する電圧より大きく設定されていることを特徴とする請求項１１記載の電源装置。
13. 車両に搭載されることを特徴とする請求項１１又は請求項１２記載の電源装置。

Images