KR100865852B1 - 레귤레이터 및 고전압 발생기 - Google Patents

레귤레이터 및 고전압 발생기 Download PDF

Info

Publication number
KR100865852B1
KR100865852B1 KR1020070079483A KR20070079483A KR100865852B1 KR 100865852 B1 KR100865852 B1 KR 100865852B1 KR 1020070079483 A KR1020070079483 A KR 1020070079483A KR 20070079483 A KR20070079483 A KR 20070079483A KR 100865852 B1 KR100865852 B1 KR 100865852B1
Authority
KR
South Korea
Prior art keywords
voltage
regulator
terminal
comparator
power supply
Prior art date
Application number
KR1020070079483A
Other languages
English (en)
Inventor
이석주
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070079483A priority Critical patent/KR100865852B1/ko
Priority to US11/965,990 priority patent/US7936154B2/en
Priority to CN2008100027507A priority patent/CN101364118B/zh
Priority to JP2008049936A priority patent/JP2009044948A/ja
Application granted granted Critical
Publication of KR100865852B1 publication Critical patent/KR100865852B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/14Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/14Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Read Only Memory (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)

Abstract

본원 발명은 반도체 메모리 장치 등에 고전압을 공급하는 고전압 발생기와 그에 포함되는 레귤레이터에 관한 것이다.
본원 발명의 레귤레이터는 차지 펌프의 출력전압을 분배하는 전압 분배부와, 기준전압과 상기 전압 분배부의 분배 전압의 크기를 비교하는 비교부와, 상기 전압 분배부와 접지단자를 선택적으로 접속시키는 레귤레이터 구동부와, 전원전압의 공급 차단시에 상기 비교부에 인가되는 분배전압을 방전시키는 고전압 방전부를 포함하는 것을 특징으로 한다.
레귤레이터, 고전압 발생기

Description

레귤레이터 및 고전압 발생기{Regulator and high voltage generator}
본원 발명은 반도체 메모리 장치 등에 고전압을 공급하는 고전압 발생기와 그에 포함되는 레귤레이터에 관한 것이다.
통상적인 메모리, IC 칩등의 내부에는 전원 전압 이상의 전압을 필요로 하는 회로들이 존재한다. 전원 전압 이상의 전압을 공급하는 고전압 발생기는 대부분의 경우 차지 펌프를 이용하여 생성하고, 상기 차지 펌프는 발진기에 의해 발생된 클럭 신호에 따라 구동된다.
이러한 차지 펌프의 출력 전압을 일정하게 유지하기 위해 레귤레이터(regulator)를 필요로 한다. 일반적인 레귤레이션 방법의 하나로 차지 펌프의 출력 전압과 기준 전압을 비교하여 출력 전압이 기준 전압보다 낮으면 발진기에 의해 클럭 신호가 생성되어 차지 펌프를 구동시키고, 레귤레이터의 출력 전압이 기준 전압보다 높으면 클럭 신호의 생성을 차단하는 방식을 이용하고 있다.
다만, 이러한 고전압 발생기의 동작 중에 갑자기 전원 공급이 중단되는 경우 차지 펌프에서 출력된 고전압이 방전되지 못하고 레귤레이터에 포함된 비교부에 입력단으로 입력되어 트랜지스터가 열화되는 문제점이 있다.
전술한 문제점을 해결하기 위하여, 전원전압의 공급 차단시에 차지 펌프에서 출력된 고전압을 방전시킬 수 있는 고전압 방전부를 포함하는 레귤레이터를 제공하는 것을 목적으로 한다.
또한, 상기 레귤레이터를 포함하여 구성되는 고전압 발생기를 제공하는 것을 목적으로 한다.
전술한 목적을 달성하기 위한 본원 발명의 레귤레이터는 차지 펌프의 출력전압을 분배하는 전압 분배부와, 기준전압과 상기 전압 분배부의 분배 전압의 크기를 비교하는 비교부와, 상기 전압 분배부와 접지단자를 선택적으로 접속시키는 레귤레이터 구동부와, 전원전압의 공급 차단시에 상기 비교부에 인가되는 분배전압을 방전시키는 고전압 방전부를 포함하는 것을 특징으로 한다.
또한, 전술한 목적을 달성하기 위한 본원 발명의 고전압 발생기는 차지 펌프의 출력전압을 일정레벨의 전압으로 안정화시켜 출력하는 레귤레이터를 포함하는 고전압 발생기에 있어서, 상기 레귤레이터는 차지 펌프의 출력전압을 분배하는 전압 분배부와, 기준전압과 상기 전압 분배부의 분배 전압의 크기를 비교하여 클럭 구동부를 동작시키는 제어신호를 출력하는 비교부와, 상기 전압 분배부와 접지단자를 선택적으로 접속시키는 레귤레이터 구동부와, 전원전압의 공급 차단시에 상기 비교부에 인가되는 분배전압을 방전시키는 고전압 방전부를 포함하는 것을 특징으로 한다.
또한, 전술한 목적을 달성하기 위한 본원 발명의 고전압 발생기는 차지 펌프의 출력전압을 일정레벨의 전압으로 안정화시켜 출력하는 제1 레귤레이터 및 상기 제1 레귤레이션 전압을 일정레벨의 전압으로 변환하여 출력하는 제2 레귤레이터를 포함하는 고전압 발생기에 있어서, 상기 제1 레귤레이터는 차지 펌프의 출력전압을 분배하여 제1 분배 전압을 출력하는 제1 전압 분배부와, 기준전압과 상기 제1 분배 전압의 크기를 비교하여 클럭 구동부를 동작시키는 제어신호를 출력하는 제1 비교부와, 상기 제1 전압 분배부와 접지단자를 선택적으로 접속시키는 제1 레귤레이터 구동부와, 전원전압의 공급 차단시에 상기 제1 비교부에 인가되는 분배전압을 방전시키는 제1 고전압 방전부를 포함하는 것을 특징으로 한다.
전술한 본원 발명의 구성에 따라 고전압 발생기의 동작중 전원전압의 공급 차단시에 고전압이 비교부에 인가되는 것을 차단할 수 있다. 그에 따라, 비교부를 구성하는 트랜지스터의 열화를 방지할 수 있으며, 고전압 발생기의 오동작을 방지하는 효과가 있다.
이하, 첨부된 도면들을 참조하여 본원 발명의 바람직한 실시예를 상세히 살펴보기로 한다.
도 1은 통상적으로 사용되는 고전압 발생기를 도시한 회로도이다.
상기 고전압 발생기(100)는 발진기(110), 클럭구동부(120), 차지 펌프(130), 및 레귤레이터(140)를 포함한다.
상기 발진기(110)는 특정 주기의 클럭 신호(CLK1)를 생성하여 클럭구동부(120)로 전달한다.
상기 클럭 구동부(120)는 레귤레이터에 포함된 비교부(142)의 출력 신호에 따라 상기 클럭 신호(CLK1)를 지연시켜 상반된 레벨의 두 클럭 신호(CLK2 및 CLK2b)를 출력한다. 이를 위해, n개의 인버터가 직렬 접속된 제1 인버터 그룹과, n+1개의 인버터가 직렬 접속된 제2 인버터 그룹을 포함한다(미도시 됨).
상기 차지 펌프(130)는 클럭 구동부(120)로부터 출력된 레벨이 다른 두 클럭 신호(CLK2 및 CLK2b)에 따라 펌핑 동작을 실시하여 소정의 펌핑 전압(VPP)을 출력한다.
상기 레귤레이터(140)는 차지 펌프의 출력 전압을 일정레벨의 전압으로 안정화시킨다.
상기 레귤레이터(140)는 상기 차지 펌프의 출력전압을 분배하여 분배 전압(VDIV)을 출력하는 전압 분배부(144)와, 상기 분배전압(VDIV)과 기준 전압(VREF)을 비교하여 상기 클럭 구동부(120)의 동작을 제어하는 비교부(142), 레귤레이터의 동작 여부를 제어하는 레귤레이터 구동부(146)를 포함한다.
상기 전압 분배부(144)는 직렬로 연결된 다수의 저항(R0, R1)을 포함하며, 이들 저항의 비에 따라 상기 비교부(142)로 입력되는 분배전압(VDIV)을 출력한다. 이를 위해 펌핑 전압 출력단(VPP)과 접지사이에 직렬로 연결된 다수의 제1 및 제2 저항(R0, R1)을 포함하며, 이들 저항의 비에 따라 상기 비교부(142)로 입력되는 분배전압(VDIV)을 출력한다.
상기 레귤레이터 구동부(146)는 상기 전압 분배부의 제2 저항과 접지사이에 접속된 NMOS 트랜지스터(N146)를 포함한다. 상기 레귤레이터 구동부(146)는 NMOS 트랜지스터의 게이트에 인가되는 하이 레벨의 제어신호(REG_ON)에 응답하여 상기 전압 분배부와 접지를 접속시켜 레귤레이터가 정상적으로 동작하게 한다.
상기 비교부(142)는 기준 전압(VREF)과 분배 전압(VDIV)을 비교하여 기준 전압이 더 큰 경우 하이 레벨 신호를 상기 클럭 구동부(120)로 출력시킨다.
상기 비교부의 구성을 좀더 상세히 살펴보기로 한다.
도 2는 통상적인 고전압 발생기에 포함된 비교부를 상세히 도시한 회로도이다.
상기 비교부는 양의 단자로 입력되는 제1 전압(V+)이 인가되는 제1 NMOS 트랜지스터(N210)와 음의 단자로 입력되는 제2 전압(V-)이 인가되는 제2 NMOS 트랜지스터(N220)를 포함한다. 또한, 상기 제1 및 제2 NMOS 트랜지스터의 소스 접속단자와 접지 단자 사이에 접속된 정전류원(230)을 포함한다.
또한, 상기 제1 NMOS 트랜지스터와 전원 전압 단자 사이에 접속된 제1 PMOS 트랜지스터(P210)와, 상기 제2 NMOS 트랜지스터와 전원 전압 단자 사이에 접속된 제2 PMOS 트랜지스터(P220)를 포함한다. 이때, 상기 제1 및 제2 PMOS 트랜지스터의 소스 및 게이트는 서로 접속되어 있으며, 상기 제1 PMOS 트랜지스터는 게이트와 드레인이 접속된다.
이때, 상기 제2 NMOS 트랜지스터와 제2 PMOS 트랜지스터의 접속단자의 전압이 출력전압(Vout)이 된다.
동작을 살펴보면, 상기 제1 전압(V+)이 제2 전압(V-)보다 더 큰 경우에는 상기 제1 NMOS 트랜지스터를 통하여 흐르는 전류가 더 커지게되고 제2 NMOS 트랜지스터를 통하여 흐르는 전류는 더 작아지게 되며 출력전압(Vout)으로 하이레벨 전압이 출력된다.
그러나, 상기 제1 전압(V+)이 제2 전압(V-)보다 더 작은 경우에는 상기 제1 NMOS 트랜지스터를 통하여 흐르는 전류가 더 작아지게되고 제2 NMOS 트랜지스터를 통하여 흐르는 전류는 더 커지게 되며 출력전압(Vout)으로 로우레벨 전압이 출력된다.
이와 같은 비교부(142)의 특성을 이용하여 제1 전압과 제2 전압의 크기를 비교하게 된다.
이를 이용하여, 상기 기준 전압(VREF)으로는 분배전압(VDIV)과 동일한 전압을 인가함으로써, 실제로 입력되는 분배전압과 기준 전압의 크기를 비교하게 된다.
이와 같은 구성에 따라 최종 펌핑 전압(VPP)의 값은 다음과 같은 수식을 갖게 되며, 이 전압이 상기 고전압 발생기의 출력 전압이 된다.
Figure 112007057504710-pat00001
도 3은 통상적인 고전압 발생기에 공급되는 전원전압의 공급 중단시에 나타나는 문제점을 설명하기 위한 도면이다.
도시된 바와 같이 전원전압의 공급이 중단되면, 상기 구동부(146)에 인가되는 제어신호가 로우레벨로 천이되어 해당 트랜지스터가 턴온되지 않는다. 따라서, 전압 분배부와 접지사이의 접속을 차단하게 된다.
이와 같이 전압 분배부와 접지사이의 접속이 차단됨에 따라 상기 차지펌프에 의해 출력되는 고전압이 접지로 흘러가지 못하고 상기 비교부의 음의 단자로 인가된다. 한편, 앞서 살펴본 바와 같이 비교부의 음의 단자에 입력되는 전압은 NMOS 트랜지스터의 게이트에 직접 인가되는데, 통상적으로 차지펌프에서 출력되는 전압은 대략 20V 정도의 고전압이므로 이와 같은 전압이 상기 NMOS 트랜지스터의 게이트에 직접 인가될 경우 해당 트랜지스터가 열화되어 오동작을 일으킬 우려가 있다.
따라서, 전원전압의 공급이 중단되는 경우에도 차지펌프의 고전압이 방전될 수 있도록 하는 장치를 제공할 필요성이 있다.
도 4는 본원 발명의 일실시예에 따른 고전압 발생기를 도시한 회로도이다.
상기 고전압 발생기(400)는 발진기(410), 클럭구동부(420), 차지 펌프(430), 레귤레이터(440)를 포함한다.
상기 발진기(410)는 특정 주기의 클럭 신호(CLK1)를 생성하여 클럭구동부(420)로 전달한다.
상기 클럭 구동부(420)는 레귤레이터에 포함된 비교부(442)의 출력 신호에 따라 상기 클럭 신호(CLK1)를 지연시켜 상반된 레벨의 두 클럭 신호(CLK2 및 CLK2b)를 출력한다. 이를 위해, n개의 인버터가 직렬 접속된 제1 인버터 그룹과, n+1개의 인버터가 직렬 접속된 제2 인버터 그룹을 포함한다(미도시 됨).
상기 차지 펌프(430)는 클럭 구동부(420)로부터 출력된 레벨이 다른 두 클럭 신호(CLK2 및 CLK2b)에 따라 펌핑 동작을 실시하여 소정의 펌핑 전압(VPP)을 출력한다.
상기 레귤레이터(440)는 펌핑 전압을 일정레벨의 전압으로 안정화시킨다.
상기 레귤레이터(440)는 상기 펌핑전압을 분배하여 분배 전압(VDIV)을 출력하는 전압 분배부(444), 상기 분배전압(VDIV)과 기준 전압(VREF)을 비교하여 상기 클럭 구동부(420)의 동작을 제어하는 비교부(442), 레귤레이터의 동작 여부를 제어하는 레귤레이터 구동부(446) 및 전원전압의 공급 차단시에 상기 분배 전압이 인가되는 비교부의 일측단자에 인가되는 전압을 방전시키는 고전압 방전부(448)를 포함한다.
상기 전압 분배부(444)는 직렬로 연결된 다수의 저항(R0, R1)을 포함하며, 이들 저항의 비에 따라 상기 비교부(442)로 입력되는 분배전압(VDIV)을 출력한다. 이를 위해 펌핑 전압 출력단(VPP)과 접지사이에 직렬로 연결된 다수의 제1 및 제2 저항(R0, R1)을 포함하며, 이들 저항의 비에 따라 상기 비교부(442)로 입력되는 분배전압(VDIV)을 출력한다.
상기 저항의 비는 사용자의 선택에 따라 변경하여 설계할 수 있다.
다만, 상기 저항의 비에 따라 상기 분배전압의 레벨이 달라지며 그에 따라 상기 방전부의 구성도 달라질 수 있다. 이에 대한 상세한 내용은 방전부에 대한 설명부분에서 살펴보기로 한다.
상기 레귤레이터 구동부(446)는 상기 전압 분배부의 제2 저항과 접지사이에 접속된 NMOS 트랜지스터(N446)를 포함한다. 상기 레귤레이터 구동부(446)는 NMOS 트랜지스터의 게이트에 인가되는 하이 레벨의 제어신호(REG_ON)에 응답하여 상기 전압 분배부와 접지를 접속시켜 레귤레이터가 정상적으로 동작하게 한다.
이때, 전원전압의 공급시에는 하이 레벨의 제어신호가 인가되므로 상기 레귤레이터 구동부는 전압 분배부와 접지단자를 접속시킨다. 그러나, 전원전압의 공급 차단시에는 로우 레벨의 제어신호가 인가되므로, 상기 레귤레이터 구동부는 전압 분배부와 접지단자의 접속을 차단시킨다.
상기 비교부(442)는 기준 전압(VREF)과 분배 전압(VDIV)을 비교하여 기준 전압이 더 큰 경우 하이 레벨 신호를 상기 클럭 구동부(420)로 출력시킨다.
상기 비교부의 구성은 도 2의 것과 거의 동일하므로 이에 대한 상세한 설명은 생략하기로 한다.
한편, 상기 고전압 방전부(448)는 상기 전압 분배부의 분배 전압이 인가되는 비교부의 일측 단자(VDIV)와 전원 전압 단자 사이에 접속되는 다이오드(N448)를 포함한다. 이때, 상기 다이오드는 드레인과 게이트가 다이오드 접속된 NMOS 트랜지스터로서 구현된다.
상기 고전압 방전부(448)는 전원전압이 정상적으로 인가되는 경우에는 동작하지 않으며, 전원전압이 인가되지 않는 경우에 한하여 상기 분배 전압이 인가되는 비교부의 일측 단자(VDIV)에 인가되는 전압을 방전시키는 역할을 한다. 즉, 비교부의 일측단자로 인가될 고전압을 다른 경로로 방전시키게 된다.
도면을 통해 상기 고전압 방전부의 동작을 좀더 상세히 살펴보기로 한다.
도 5a는 전원전압 공급시의 고전압 방전부의 동작을 도시한 도면이고, 도 5b는 전원전압 공급 차단시의 고전압 방전부의 동작을 도시한 도면이다.
전원전압 공급시에는 상기 비교부의 일측 단자에 인가되는 전압이 전원전압(VCC)과 다이오드의 문턱전압(Vtn)의 합보다 작아 상기 다이오드가 턴온되지 않는다. 따라서, 고전압 방전부를 통한 방전은 이루어 지지 않는다.
한편, 전원전압 공급 차단시에는 상기 비교부의 일측 단자에 인가되는 전압은 상기 전원전압(VCC)과 다이오드의 문턱전압(Vtn)의 합보다 커서 상기 다이오드 가 턴온된다. 이때, 상기 전원전압은 접지전압 레벨을 갖게된다. 따라서, 고전압 방전부를 통하여 상기 노드에 인가되는 전압이 방전된다.
이때, 상기 비교부의 일측 단자에 인가되는 전압의 크기는 전압분배부의 구성에 따라 달라지는바 이에 대해 살펴보기로 한다.
예를 들어, 상기 전압분배부의 제1 저항(R0)과 제2 저항(R1)의 비가 19:1이고, 차지펌프에서 출력되는 전압이 20V 라면, 제1 저항에 의하여 전압강하되는 양이 19V 이므로 분배전압(VDIV)은 1V가 된다. 이는 전원전압이 인가되고 있는 정상적인 동작에서 나타나는 전압 값이다. 그러나, 전원 전압의 인가가 중단되는 경우에는 앞서 살펴본바와 같이 전압분배부와 접지사이의 접속이 차단되고, 20V의 전압이 그대로 비교부에 인가된다.
이와 같이 전압분배부의 구성에 따라 분배전압(VDIV)의 크기는 달라질 수 있다.
따라서, 그에 따라 다이오드의 문턱전압도 상이하게 설계하여야 한다. 즉, 전원 전압이 공급되는 시점에서는 다이오드가 턴온되지 않도록 전원전압과 다이오드 문턱전압의 합이 분배전압보다 크도록 문턱전압 값을 갖게 한다.
또한, 전원 전압의 공급이 차단되는 시점에서는 다이오드가 턴온되도록 펌프전압이 전원전압과 다이오드 문턱전압의 합보다 크도록 문턱전압 값을 갖게 한다.
이때, 문턱 전압 값의 조절은 문턱 전압값 자체를 다르게 갖는 다이오드를 접속하는 것에 의해서 가능할 수 있다. 또는, 복수 개의 다이오드를 직렬 접속함으로써 가능할 수도 있다.
도 6은 본원 발명의 또 다른 실시예에 따른 고전압 방전부를 도시한 회로도 이다.
도시된 바와 같이 복수의 다이오드(D1,...,Dn-1, Dn)를 직렬 접속시키게 되면 접속된 다이오드의 개수만큼 문턱전압의 값이 커지게 된다. 즉, 총 문턱 전압의 합은 Vth1+Vth2+....+Vthn-1+Vthn 이 된다.
따라서, 전원 전압이 공급되는 시점에서의 분배전압의 값이 커지는 경우에는 다이오드의 접속개수를 증가시켜 문턱전압의 크기를 크게 할 수 있다.
도 7은 본원 발명의 또 다른 실시예에 따른 고전압 발생기를 도시한 회로도 이다.
상기 고전압 발생기(700)는 발진기(710), 클럭구동부(720), 차지 펌프(730), 제1 레귤레이터(740) 및 제2 레귤레이터(760)를 포함한다.
상기 발진기(710)는 특정 주기의 클럭 신호(CLK1)를 생성하여 클럭구동부(120)로 전달한다.
상기 클럭 구동부(720)는 제1 레귤레이터에 포함된 제1 비교부(742)의 출력 신호에 따라 상기 클럭 신호(CLK1)를 지연시켜 상반된 레벨의 두 클럭 신호(CLK2 및 CLK2b)를 출력한다. 이를 위해, n개의 인버터가 직렬 접속된 제1 인버터 그룹 과, n+1개의 인버터가 직렬 접속된 제2 인버터 그룹을 포함한다(미도시 됨).
상기 차지 펌프(730)는 클럭 구동부(720)로부터 출력된 레벨이 다른 두 클럭 신호(CLK2 및 CLK2b)에 따라 펌핑 동작을 실시하여 소정의 펌핑 전압(VPP)을 출력한다.
상기 제1 레귤레이터(740)는 펌핑 전압을 일정레벨의 전압으로 안정화시켜 제1 레귤레이션 전압을 공급한다.
상기 제1 레귤레이터(740)는 상기 펌핑전압을 분배하여 제1 분배 전압(VDIV1)을 출력하는 제1 전압 분배부(744)와, 상기 제1 분배전압(VDIV1)과 제1 기준 전압(VREF1)을 비교하여 상기 클럭 구동부(720)의 동작을 제어하는 제1 비교부(742), 레귤레이터의 동작 여부를 제어하는 제1 레귤레이터 구동부(746) 및 전원전압의 공급 차단시에 상기 제1 분배 전압이 인가되는 제1 비교부의 일측단자에 인가되는 전압을 방전시키는 제1 고전압 방전부(748)를 포함한다.
상기 제1 전압 분배부(744)는 직렬로 연결된 다수의 저항(R0, R1)을 포함하며, 이들 저항의 비에 따라 상기 제1 비교부(742)로 입력되는 제1 분배전압(VDIV1)을 출력한다. 이를 위해 펌핑 전압 출력단(VPP)과 접지사이에 직렬로 연결된 다수의 제1 및 제2 저항(R0, R1)을 포함하며, 이들 저항의 비에 따라 상기 제1 비교부(742)로 입력되는 제1 분배전압(VDIV1)을 출력한다.
상기 제1 비교부(742)는 제1 기준 전압(VREF1)과 제1 분배전압(VDIV1)을 비교하여 제1 기준 전압이 더 큰 경우 하이 레벨 신호를 상기 클럭 구동부(720)로 출력시킨다.
이때, 상기 제1 기준 전압(VREF1)으로는 제1 분배전압(VDIV1)과 동일한 전압을 인가함으로써, 실제로 입력되는 제1 분배전압과 제1 기준 전압의 크기를 비교하게 된다. 한편, 상기 제1 비교부(742)의 구성은 도 2의 비교부와 동일하게 구성하는바 이에 대한 상세한 설명은 생략하기로 한다.
이와 같은 구성에 따라 최종 펌핑 전압(VPP)의 값은 다음과 같은 수식을 갖게 되며, 이 전압이 제1 레귤레이션 전압이 된다.
Figure 112007057504710-pat00002
한편, 상기 제1 고전압 방전부(748)는 상기 제1 전압 분배부의 분배 전압이 인가되는 제1 비교부의 일측 단자(VDIV1)와 전원 전압 단자(VCC) 사이에 접속되는 다이오드를 포함한다. 이때, 상기 다이오드는 다이오드 접속된 NMOS 트랜지스터로서 구현된다. 도면에는 두 개의 다이오드가 직렬접속된 것으로 도시되어 있으나, 설계자의 선택에 따라 하나의 다이오드만으로도 충분히 구성할 수 있으며, 세 개 이상의 다이오드를 직렬접속시킨 것으로 구성할 수도 있다.
상기 제1 고전압 방전부(748)는 전원전압이 정상적으로 인가되는 경우에는 동작하지 않으며, 전원전압이 인가되지 않는 경우에 한하여 상기 분배 전압이 인가되는 비교부의 일측 단자(VDIV1)에 인가되는 전압을 방전시키는 역할을 한다. 즉, 비교부의 일측단자로 인가될 고전압을 다른 경로로 방전시키게 된다.
상기 제1 고전압 방전부(748)의 구체적인 동작은 도 5a 및 5b와 거의 동일하므로, 그에 대한 상세한 설명은 생략하기로 한다.
상기 제1 레귤레이터의 경우 차지 펌프의 동작 여부만을 제어함으로써 제1 레귤레이션 전압을 출력하므로, 출력의 리플(ripple)이 심하다는 단점이 있다. 이를 제거하기 위하여, 전류 제어 방법을 이용한 방식의 제2 레귤레이터를 추가로 구성한다.
상기 제2 레귤레이터(760)는 상기 제1 레귤레이션 전압을 일정레벨의 전압으로 변환하여 상기 제2 레귤레이션 전압을 출력시킨다.
상기 제2 레귤레이터(760)는 상기 제1 레귤레이터의 출력단과 접지단자 사이로 이어지는 전류 경로를 형성하는 전류 차단부(764)와, 제2 레귤레이터의 출력단의 전압을 분배하여 제2 분배 전압을 출력하는 제2 전압 분배부(766)와, 상기 제2 분배전압과 제2 기준 전압을 비교하여 상기 전류 차단부의 동작을 제어하는 제2 비교부(762)와, 상기 전류 경로의 형성 여부에 따라 상기 제1 레귤레이션 전압을 제2 레귤레이터의 출력단에 공급하거나 차단하는 전압 공급부(765)와, 레귤레이터의 동작 여부를 제어하는 제2 레귤레이터 구동부(768) 및 전원전압의 공급 차단시에 상기 제2 분배 전압이 인가되는 제2 비교부의 일측단자에 인가되는 전압을 방전시키는 제2 고전압 방전부(779)를 포함한다.
상기 제2 전압 분배부(766)는 직렬로 연결된 다수의 저항(R2, R3)을 포함하며, 이들 저항의 비에 따라 상기 제2 레귤레이션전압을 분배하여 제2 분배 전압(VDIV2)을 출력한다. 이를 위해 출력단(VREG)과 접지사이에 직렬로 연결된 다수의 제3 및 제4 저항(R2, R3)을 포함하며, 이들 저항의 비에 따라 상기 제2 비교부(762)로 입력되는 제2 분배전압(VDIV2)을 출력한다.
상기 제2 비교부(762)는 상기 제2 분배전압과 제2 기준 전압(VREF2)을 비교하여 전류 차단부(764)의 동작을 제어한다.
이때, 상기 제2 기준 전압(VREF2)으로는 제2 분배전압(VDIV2)과 동일한 전압을 인가함으로써, 실제로 입력되는 제2 분배전압과 제2 기준 전압의 크기를 비교하게 된다. 따라서, 비교 결과에 따라, 제2 분배전압이 제2 기준 전압보다 크면 하이 레벨 전압을 출력하고, 제2 분배전압이 제2 기준 전압보다 작으면 로우 레벨 전압을 출력한다.
한편, 상기 전류 차단부(764)는 상기 제1 레귤레이터의 출력단과 접지단자사이로 이어지는 전류 경로를 형성한다. 이를 위해, 제2 비교부의 출력전압에 응답하여 턴온되는 NMOS 트랜지스터(N764)를 포함한다. 상기 NMOS 트랜지스터(N764)는 전압 공급부(765)와 접지사이에 접속되며, 하이레벨 신호에 응답하여 턴온됨으로서 차지 펌프 출력단으로부터 접지로 이어지는 전류 경로를 형성한다. 상기 NMOS 트랜지스터(N764)와 접지사이에는 전류의 역류를 방지하기 위한 다이오드(D764)를 더 포함할 수 있다.
따라서, 상기 제2 비교부(762)의 비교 결과에 따라, 제2 분배전압이 제2 기준 전압보다 크면 하이 레벨 전압이 출력되므로 상기 전류 차단부(764)를 통하여 전류 경로가 형성된다. 이때, 상기 형성된 전류 경로를 통해 흘러가는 전류의 크기는 제2 분배전압이 제2 기준 전압보다 클수록 더 커지게 된다. 또한, 전류 경로가 형성됨에 따라 제1 레귤레이션 전압(VPP)의 레벨은 낮아지게 된다.
한편, 제2 분배전압이 제2 기준 전압보다 작으면 로우 레벨 전압이 출력되므로 상기 NMOS 트랜지스터(N764)가 턴오프되어 전류 경로가 차단된다.
상기 전압 공급부(765)는 상기 전류 경로의 형성 여부에 따라 상기 제1 레귤레이션 전압(VPP)을 제2 레귤레이터의 출력단(VREG)에 공급하거나 차단한다.
이를 위해, 상기 전압 공급부(765)는 차지 펌프 출력단(VPP)과 전류 차단부(764) 사이에 접속된 저항(R4), 상기 차지 펌프 출력단과 레귤레이터의 출력단(VREG)사이에 접속되고 상기 저항(R4)과 전류 차단부(764)의 접속노드의 전압이 게이트로 인가되는 NMOS 트랜지스터(N765)를 포함한다.
상기 전압 공급부(765)는 상기 전류 경로가 형성되지 않는 경우에는 제1 레귤레이션 전압이 상기 NMOS 트랜지스터(N765)의 게이트에 직접 인가되어 해당 트랜지스터를 턴온시킴으로서 제1 레귤레이션 전압이 제2 레귤레이터의 출력단(VREG)에 공급되도록 한다.
그러나, 상기 전류 경로가 형성된 경우에는 상기 NMOS 트랜지스터(N765)의 게이트에 인가되는 전압레벨이 낮아 해당 트랜지스터를 턴온시키지 못하므로, 제1 레귤레이션 전압이 제2 레귤레이터의 출력단(VREG)에 공급되지 않는다.
이와 같은 레귤레이터의 구성에 의하여 출력되는 전압(VREG)은 다음과 같다.
Figure 112007057504710-pat00003
한편, 상기 제2 고전압 방전부(769)는 상기 제2 전압 분배부의 분배 전압이 인가되는 제2 비교부의 일측 단자(VDIV2)와 전원 전압 단자(VCC) 사이에 접속되는 다이오드를 포함한다. 이때, 상기 다이오드는 다이오드 접속된 NMOS 트랜지스터로서 구현된다. 도면에는 두 개의 다이오드가 직렬접속된 것으로 도시되어 있으나, 설계자의 선택에 따라 하나의 다이오드 만으로도 충분히 구성할 수 있으며, 세 개 이상의 다이오드를 직렬접속시킨 것으로 구성할 수도 있다.
상기 제2 고전압 방전부(769)는 전원전압이 정상적으로 인가되는 경우에는 동작하지 않으며, 전원전압이 인가되지 않는 경우에 한하여 상기 분배 전압이 인가되는 비교부의 일측 단자(VDIV2)에 인가되는 전압을 방전시키는 역할을 한다. 즉, 비교부의 일측단자로 인가될 고전압을 다른 경로로 방전시키게 된다.
상기 제2 고전압 방전부(769)의 구체적인 동작은 도 5a 및 5b와 거의 동일하므로, 그에 대한 상세한 설명은 생략하기로 한다.
도 8은 본원 발명과 종래 발명의 고전압 발생기의 전원전압 공급 여부에 따른 동작변화를 실험한 결과를 도시한 파형도이다.
상기 파형도는 불휘발성 메모리 장치의 프로그램 동작시에 고전압 발생기가 공급하는 전압을 도시하고 있다.
먼저 종래 발명의 경우, 전원전압 공급시점에는 선택된 워드라인에 하이레벨 전압을 공급하고 비선택된 워드라인에 로우 레벨 전압을 공급한다. 그러나, 전원전압이 차단되는 시점에는 상기 차지펌프에 인가되는 전압이 그대로 비교부의 일측단자(VDIV)에 인가되며 이는 비교부에 포함된 트랜지스터의 브레이크 다운 전압을 훨씬 초과하는 전압이 된다.
한편, 본발명의 경우, 전원전압 공급시점에는 선택된 워드라인에 하이레벨 전압을 공급하고 비선택된 워드라인에 로우 레벨 전압을 공급한다는 점은 종래 발명과 같다. 그러나, 전원전압이 차단되는 시점에는 고전압 방전부가 동작하여 상기 차지펌프에 인가되는 고전압이 고전압 방전부를 통해 방전되므로, 비교부의 일측단자(VDIV)에 인가되는 전압은 종래발명에 비하여 훨씬 낮아지게 된다.
도 1은 통상적으로 사용되는 고전압 발생기를 도시한 회로도이다.
도 2는 통상적인 고전압 발생기에 포함된 비교부를 상세히 도시한 회로도이다.
도 3은 통상적인 고전압 발생기에 공급되는 전원전압의 공급 중단시에 나타나는 문제점을 설명하기 위한 도면이다.
도 4는 본원 발명의 일실시예에 따른 고전압 발생기를 도시한 회로도이다.
도 5a는 전원전압 공급시의 고전압 방전부의 동작을 도시한 도면이다.
도 5b는 전원전압 공급 차단시의 고전압 방전부의 동작을 도시한 도면이다.
도 6은 본원 발명의 또 다른 실시예에 따른 고전압 방전부를 도시한 회로도 이다.
도 7은 본원 발명의 또 다른 실시예에 따른 고전압 발생기를 도시한 회로도 이다.
도 8은 본원 발명과 종래 발명의 고전압 발생기의 전원전압 공급 여부에 따른 동작변화를 실험한 결과를 도시한 파형도이다.
<도면의 주요 부분에 대한 설명>
400, 700: 고전압 발생기
410, 710: 발진기
420, 720: 클럭 구동부
430, 730: 차지 펌프
440: 레귤레이터 442: 비교부
444: 전압 분배부 446: 레귤레이터 구동부
448: 고전압 방전부
740: 제1 레귤레이터 742: 제1 비교부
744: 제1 전압 분배부 746: 제1 레귤레이터 구동부
748: 제1 고전압 방전부
760: 제2 레귤레이터 762: 제2 비교부
764: 전류 차단부 765: 전압 공급부
766: 제2 전압 분배부 768: 제2 레귤레이터 구동부
769: 제2 고전압 방전부

Claims (22)

  1. 차지 펌프의 출력전압을 분배하는 전압 분배부와,
    기준전압과 상기 전압 분배부의 분배 전압의 크기를 비교하는 비교부와,
    상기 전압 분배부와 접지단자를 선택적으로 접속시키는 레귤레이터 구동부와,
    전원전압의 공급 차단시에 상기 비교부에 인가되는 분배전압을 방전시키는 고전압 방전부를 포함하는 것을 특징으로 하는 레귤레이터.
  2. 제1항에 있어서, 상기 레귤레이터 구동부는 상기 전압 분배부와 접지단자 사이에 접속되는 NMOS 트랜지스터를 포함하는 것을 특징으로 하는 레귤레이터.
  3. 제1항에 있어서, 상기 레귤레이터 구동부는 전원전압의 공급시에 상기 전압 분배부와 접지단자를 접속시키는 것을 특징으로 하는 레귤레이터.
  4. 제1항에 있어서, 상기 레귤레이터 구동부는 전원전압의 공급 차단시에 상기 전압 분배부와 접지단자의 접속을 차단시키는 것을 특징으로 하는 레귤레이터.
  5. 제1항에 있어서, 상기 고전압 방전부는 상기 분배 전압이 인가되는 비교부의 일측단자와 전원전압 단자 사이에 접속된 다이오드를 포함하는 것을 특징으로 하는 레귤레이터.
  6. 제1항에 있어서, 상기 고전압 방전부는 상기 분배 전압이 인가되는 비교부의 일측단자와 전원전압 단자 사이에 직렬 접속된 복수의 다이오드들을 포함하는 것을 특징으로 하는 레귤레이터.
  7. 제5항 또는 제6항에 있어서, 상기 다이오드는 드레인과 게이트가 다이오드 접속된 NMOS 트랜지스터인 것을 특징으로 하는 레귤레이터.
  8. 제1항에 있어서, 상기 고전압 방전부는 전원전압의 공급 차단시에 상기 분배 전압이 인가되는 비교부의 일측단자와 접지 단자를 접속시키는 것을 특징으로 하는 레귤레이터.
  9. 제5항에 있어서, 전원전압의 공급시에 상기 비교부의 일측단자에 인가되는 분배전압은 상기 전원전압과 상기 다이오드의 문턱전압의 합보다 작은 것을 특징으로 하는 레귤레이터.
  10. 제6항에 있어서, 전원전압의 공급시에 상기 비교부의 일측단자에 인가되는 분배전압은 상기 전원전압과 상기 복수의 다이오드들의 문턱 전압의 합보다 작은 것을 특징으로 하는 레귤레이터.
  11. 차지 펌프의 출력전압을 일정레벨의 전압으로 안정화시켜 출력하는 레귤레이터를 포함하는 고전압 발생기에 있어서,
    상기 레귤레이터는 차지 펌프의 출력전압을 분배하는 전압 분배부와,
    기준전압과 상기 전압 분배부의 분배 전압의 크기를 비교하여 클럭 구동부를 동작시키는 제어신호를 출력하는 비교부와,
    상기 전압 분배부와 접지단자를 선택적으로 접속시키는 레귤레이터 구동부와,
    전원전압의 공급 차단시에 상기 비교부에 인가되는 분배전압을 방전시키는 고전압 방전부를 포함하는 것을 특징으로 하는 고전압 발생기.
  12. 제11항에 있어서, 상기 고전압 방전부는 상기 분배 전압이 인가되는 비교부의 일측단자와 전원전압 단자 사이에 접속된 다이오드를 포함하는 것을 특징으로 하는 고전압 발생기.
  13. 제11항에 있어서, 상기 고전압 방전부는 상기 분배 전압이 인가되는 비교부의 일측단자와 전원전압 단자 사이에 직렬 접속된 복수의 다이오드들을 포함하는 것을 특징으로 하는 고전압 발생기.
  14. 제11항에 있어서, 상기 고전압 방전부는 전원전압의 공급 차단시에 상기 분 배 전압이 인가되는 비교부의 일측단자와 접지 단자를 접속시키는 것을 특징으로 하는 고전압 발생기.
  15. 제12항에 있어서, 전원전압의 공급시에 상기 비교부의 일측단자에 인가되는 분배전압은 상기 전원전압과 상기 다이오드의 문턱전압의 합보다 작은 것을 특징으로 하는 고전압 발생기.
  16. 제13항에 있어서, 전원전압의 공급시에 상기 비교부의 일측단자에 인가되는 분배전압은 상기 전원전압과 상기 복수의 다이오드들의 문턱 전압의 합보다 작은 것을 특징으로 하는 고전압 발생기.
  17. 차지 펌프의 출력전압을 일정레벨의 전압으로 안정화시켜 출력하는 제1 레귤레이터 및 상기 제1 레귤레이션 전압을 일정레벨의 전압으로 변환하여 출력하는 제2 레귤레이터를 포함하는 고전압 발생기에 있어서,
    상기 제1 레귤레이터는 차지 펌프의 출력전압을 분배하여 제1 분배 전압을 출력하는 제1 전압 분배부와,
    기준전압과 상기 제1 분배 전압의 크기를 비교하여 클럭 구동부를 동작시키는 제어신호를 출력하는 제1 비교부와,
    상기 제1 전압 분배부와 접지단자를 선택적으로 접속시키는 제1 레귤레이터 구동부와,
    전원전압의 공급 차단시에 상기 제1 비교부에 인가되는 분배전압을 방전시키는 제1 고전압 방전부를 포함하는 것을 특징으로 하는 고전압 발생기.
  18. 제17항에 있어서, 상기 제2 레귤레이터는 상기 제1 레귤레이터의 출력단과 접지단자 사이로 이어지는 전류 경로를 형성하는 전류 차단부와,
    제2 레귤레이터의 출력단의 전압을 분배하여 제2 분배 전압을 출력하는 제2 전압 분배부와,
    상기 제2 분배전압과 제2 기준 전압을 비교하여 상기 전류 차단부의 동작을 제어하는 제2 비교부와,
    상기 전류 경로의 형성 여부에 따라 상기 제1 레귤레이션 전압을 제2 레귤레이터의 출력단에 공급하거나 차단하는 전압 공급부와,
    상기 제2 전압 분배부와 접지단자를 선택적으로 접속시키는 제2 레귤레이터 구동부와,
    전원전압의 공급 차단시에 상기 제2 비교부에 인가되는 제2 분배전압을 방전시키는 제2 고전압 방전부를 포함하는 것을 특징으로 하는 고전압 발생기.
  19. 제17항에 있어서, 상기 제1 고전압 방전부는 상기 제1 분배 전압이 인가되는 제1 비교부의 일측단자와 전원전압 단자 사이에 접속된 다이오드를 포함하는 것을 특징으로 하는 고전압 발생기.
  20. 제17항에 있어서, 상기 제2 고전압 방전부는 상기 제2 분배 전압이 인가되는 제2 비교부의 일측단자와 전원전압 단자 사이에 접속된 다이오드를 포함하는 것을 특징으로 하는 고전압 발생기.
  21. 제17항에 있어서, 상기 제1 고전압 방전부는 전원전압의 공급 차단시에 상기 제1 분배 전압이 인가되는 제1 비교부의 일측단자와 접지 단자를 접속시키는 것을 특징으로 하는 고전압 발생기.
  22. 제17항에 있어서, 상기 제2 고전압 방전부는 전원전압의 공급 차단시에 상기 제2 분배 전압이 인가되는 제2 비교부의 일측단자와 접지 단자를 접속시키는 것을 특징으로 하는 고전압 발생기.
KR1020070079483A 2007-08-08 2007-08-08 레귤레이터 및 고전압 발생기 KR100865852B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020070079483A KR100865852B1 (ko) 2007-08-08 2007-08-08 레귤레이터 및 고전압 발생기
US11/965,990 US7936154B2 (en) 2007-08-08 2007-12-28 Regulator and high voltage generator
CN2008100027507A CN101364118B (zh) 2007-08-08 2008-01-16 稳压器和高压发生器
JP2008049936A JP2009044948A (ja) 2007-08-08 2008-02-29 レギュレータ及び高電圧発生器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070079483A KR100865852B1 (ko) 2007-08-08 2007-08-08 레귤레이터 및 고전압 발생기

Publications (1)

Publication Number Publication Date
KR100865852B1 true KR100865852B1 (ko) 2008-10-29

Family

ID=40177764

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070079483A KR100865852B1 (ko) 2007-08-08 2007-08-08 레귤레이터 및 고전압 발생기

Country Status (4)

Country Link
US (1) US7936154B2 (ko)
JP (1) JP2009044948A (ko)
KR (1) KR100865852B1 (ko)
CN (1) CN101364118B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100967041B1 (ko) 2008-11-14 2010-06-29 주식회사 하이닉스반도체 고전압 발생기
KR101729871B1 (ko) 2012-11-19 2017-04-24 인텔 코포레이션 온-다이 전압원을 이용한 전력 효율적 싱글 엔드형 종단

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101416878B1 (ko) * 2007-11-13 2014-07-09 삼성전자주식회사 파워 공급 회로 및 이를 구비하는 상 변화 메모리 장치
CN102280127B (zh) * 2010-06-09 2014-07-09 上海华虹宏力半导体制造有限公司 时钟产生电路及电荷泵系统
CN101894586B (zh) * 2010-07-30 2015-06-17 上海华虹宏力半导体制造有限公司 编程电压补偿电路
KR20130046182A (ko) * 2011-10-27 2013-05-07 에스케이하이닉스 주식회사 불휘발성 메모리 장치의 전압 생성 회로
US8653883B2 (en) * 2012-05-15 2014-02-18 Nanya Technology Corporation Voltage doubler and oscillating control signal generator thereof
JP2013258895A (ja) * 2012-05-18 2013-12-26 Semiconductor Energy Lab Co Ltd 半導体装置及びその駆動方法
KR20140016535A (ko) * 2012-07-30 2014-02-10 에스케이하이닉스 주식회사 내부 전압 생성 회로
CN103700404A (zh) * 2012-09-27 2014-04-02 扬州稻源微电子有限公司 Eeprom的擦写操作方法、擦写控制电路以及rifd标签芯片
KR102021415B1 (ko) 2012-12-14 2019-09-16 에스케이하이닉스 주식회사 전압 생성 회로
CN103077744B (zh) * 2012-12-21 2017-04-26 上海华虹宏力半导体制造有限公司 存储器及其驱动电路、向存储器执行写入操作的方法
CN103219039A (zh) * 2013-02-26 2013-07-24 上海宏力半导体制造有限公司 一种编程电压补偿电路
US9354649B2 (en) * 2014-02-03 2016-05-31 Qualcomm, Incorporated Buffer circuit for a LDO regulator
CN103839588B (zh) * 2014-03-17 2018-02-09 上海华虹宏力半导体制造有限公司 稳压器及其控制方法、存储器
CN104517645B (zh) * 2014-05-16 2019-08-13 上海华虹宏力半导体制造有限公司 闪存低速读模式控制电路
US20160006348A1 (en) * 2014-07-07 2016-01-07 Ememory Technology Inc. Charge pump apparatus
CN104167223A (zh) * 2014-07-31 2014-11-26 中山大学 一种对eeprom实现稳压的方法及eeprom器件
US9257194B1 (en) * 2014-11-24 2016-02-09 Winbond Electronics Corp. Drain regulator for NOR flash memory
JP5982510B2 (ja) * 2015-02-09 2016-08-31 力晶科技股▲ふん▼有限公司 電圧発生回路、レギュレータ回路、半導体記憶装置及び半導体装置
US9923457B2 (en) * 2015-04-23 2018-03-20 Taiwan Semiconductor Manufacturing Company, Ltd. Regulated power converter and method of operating the same
US9831852B2 (en) * 2015-08-31 2017-11-28 Texas Instruments Incorporated Methods and apparatus for a configurable high-side NMOS gate control with improved gate to source voltage regulation
TWI645672B (zh) * 2017-11-15 2018-12-21 廣達電腦股份有限公司 電源重置電路
JP6501325B1 (ja) 2018-01-30 2019-04-17 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置
CN108390556B (zh) * 2018-04-27 2020-01-03 电子科技大学 一种电荷泵电路
CN111292794B (zh) * 2018-12-06 2021-11-16 华邦电子股份有限公司 存储器装置及其内置自测试方法
JP7001636B2 (ja) * 2019-06-05 2022-01-19 ウィンボンド エレクトロニクス コーポレーション 電圧生成回路
CN111555645B (zh) * 2020-04-09 2022-01-11 北京中航智科技有限公司 一种输出可控电压的稳压电路
CN113992001B (zh) * 2021-12-28 2022-03-29 广东曜芯科技有限公司 可配置电荷泵

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050059608A (ko) * 2003-12-15 2005-06-21 삼성전자주식회사 고전압 발생 회로 및 그것을 포함한 반도체 메모리 장치
KR20060021098A (ko) * 2004-09-02 2006-03-07 삼성전자주식회사 리플-프리 내부 전압을 발생하는 반도체 장치

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2771729B2 (ja) * 1992-04-16 1998-07-02 三菱電機株式会社 チャージポンプ回路
JPH06105537A (ja) * 1992-09-17 1994-04-15 Mitsubishi Denki Eng Kk 半導体集積回路
US5418503A (en) * 1993-03-08 1995-05-23 Ericsson Ge Mobile Communications Inc. Compensation of transient frequency drift in oscillator circuits
EP0782149B1 (en) * 1995-12-29 2003-05-28 STMicroelectronics S.r.l. Device for generating and regulating a gate voltage in a non-volatile memory
EP0860762A3 (de) * 1997-02-25 1999-04-07 TEMIC TELEFUNKEN microelectronic GmbH Schaltungsanordnung und Verfahren zum Erzeugen einer Versorgungsgleichspannung
US6335893B1 (en) * 1997-06-16 2002-01-01 Hitachi, Ltd. Semiconductor integrated circuit device
DE10025834B4 (de) * 2000-05-25 2005-07-14 Hilti Ag Einrichtung zur Erzeugung einer rauscharmen geregelten Hochspannung aus einer Niedervolt-Versorgungsquelle
JP4043703B2 (ja) * 2000-09-04 2008-02-06 株式会社ルネサステクノロジ 半導体装置、マイクロコンピュータ、及びフラッシュメモリ
US6977850B2 (en) * 2001-12-27 2005-12-20 Kabushiki Kaisha Toshiba Semiconductor device having switch circuit to supply voltage
US6867638B2 (en) * 2002-01-10 2005-03-15 Silicon Storage Technology, Inc. High voltage generation and regulation system for digital multilevel nonvolatile memory
US6642774B1 (en) * 2002-06-28 2003-11-04 Intel Corporation High precision charge pump regulation
JP4111109B2 (ja) * 2002-10-30 2008-07-02 株式会社デンソー スイッチングレギュレータ及び電源装置
JP3741100B2 (ja) * 2002-11-26 2006-02-01 セイコーエプソン株式会社 電源回路及び半導体集積回路
JP3759134B2 (ja) * 2003-08-29 2006-03-22 ローム株式会社 電源装置
ITMI20031924A1 (it) * 2003-10-07 2005-04-08 Atmel Corp Convertitore da digitale ad analogico ad alta precisione con consumo di energia ottimizzato.
US7279956B2 (en) * 2004-07-09 2007-10-09 Mosaid Technologies Incorporated Systems and methods for minimizing static leakage of an integrated circuit
KR100723773B1 (ko) * 2005-03-25 2007-05-30 주식회사 하이닉스반도체 비휘발성 메모리 장치의 고전압 스위치 회로
CN100382418C (zh) * 2005-04-05 2008-04-16 矽创电子股份有限公司 一种可程控调整输出电压的倍增电路
JP4791094B2 (ja) * 2005-07-05 2011-10-12 ルネサスエレクトロニクス株式会社 電源回路
CN1916806A (zh) * 2005-08-18 2007-02-21 中兴通讯股份有限公司 电荷泵控制电路
KR101385229B1 (ko) * 2006-07-13 2014-04-14 삼성디스플레이 주식회사 게이트 온 전압 발생 회로, 구동 장치 및 이를 포함하는표시 장치
KR100816214B1 (ko) * 2006-09-29 2008-03-21 주식회사 하이닉스반도체 플래쉬 메모리 장치의 전압 생성기
KR100881522B1 (ko) * 2007-07-25 2009-02-05 주식회사 하이닉스반도체 고전압 발생기

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050059608A (ko) * 2003-12-15 2005-06-21 삼성전자주식회사 고전압 발생 회로 및 그것을 포함한 반도체 메모리 장치
KR20060021098A (ko) * 2004-09-02 2006-03-07 삼성전자주식회사 리플-프리 내부 전압을 발생하는 반도체 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100967041B1 (ko) 2008-11-14 2010-06-29 주식회사 하이닉스반도체 고전압 발생기
KR101729871B1 (ko) 2012-11-19 2017-04-24 인텔 코포레이션 온-다이 전압원을 이용한 전력 효율적 싱글 엔드형 종단

Also Published As

Publication number Publication date
CN101364118B (zh) 2011-08-10
CN101364118A (zh) 2009-02-11
US7936154B2 (en) 2011-05-03
JP2009044948A (ja) 2009-02-26
US20090039840A1 (en) 2009-02-12

Similar Documents

Publication Publication Date Title
KR100865852B1 (ko) 레귤레이터 및 고전압 발생기
KR100881522B1 (ko) 고전압 발생기
US6518828B2 (en) Pumping voltage regulation circuit
US8487689B2 (en) Load switch system driven by a charge pump
US20080157730A1 (en) High-voltage generation circuit and method for reducing overshoot of output voltage
JP2007243178A (ja) 調整可能なトランジスタボディバイアス回路網
WO2008073862A2 (en) Charge pump for generation of multiple output-voltage levels
US10498215B1 (en) Voltage regulator with flexible output voltage
US8054125B2 (en) Charge pump with low power, high voltage protection circuitry
KR100410987B1 (ko) 내부 전원전압 발생회로
JP4937078B2 (ja) 定電圧電源回路
KR100684911B1 (ko) 반도체 메모리 장치의 전압 레귤레이터 회로
US7385852B2 (en) Circuit for generating step-up voltage in non-volatile memory device
US6791394B2 (en) Power supply control circuits
US10855175B2 (en) High voltage generator with precharge controller
KR101024137B1 (ko) 반도체 장치의 고전압 발생장치 및 고전압 발생 방법
KR20110003074A (ko) 반도체 장치의 내부전압 생성회로
JP6421624B2 (ja) 降圧電源回路および集積回路
US8125266B2 (en) Power supply circuit for charge pump circuit
KR100967041B1 (ko) 고전압 발생기
JP4596839B2 (ja) 電源回路
KR20090046545A (ko) 고전압 발생기
KR101511762B1 (ko) 기준 전압 발생 회로
KR100908536B1 (ko) 고전압 발생기의 전류 소모 방지 장치
KR101005129B1 (ko) 레귤레이터 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110923

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20120921

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee