KR100881522B1 - 고전압 발생기 - Google Patents

고전압 발생기 Download PDF

Info

Publication number
KR100881522B1
KR100881522B1 KR1020070074526A KR20070074526A KR100881522B1 KR 100881522 B1 KR100881522 B1 KR 100881522B1 KR 1020070074526 A KR1020070074526 A KR 1020070074526A KR 20070074526 A KR20070074526 A KR 20070074526A KR 100881522 B1 KR100881522 B1 KR 100881522B1
Authority
KR
South Korea
Prior art keywords
voltage
level
regulation
regulator
output
Prior art date
Application number
KR1020070074526A
Other languages
English (en)
Inventor
이석주
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070074526A priority Critical patent/KR100881522B1/ko
Priority to US11/949,661 priority patent/US7564300B2/en
Application granted granted Critical
Publication of KR100881522B1 publication Critical patent/KR100881522B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • G05F1/46Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/563Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices including two stages of regulation at least one of which is output level responsive, e.g. coarse and fine regulation
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/14Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/14Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/02Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073Charge pumps of the Schenkel-type
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/0045Converters combining the concepts of switch-mode regulation and linear regulation, e.g. linear pre-regulator to switching converter, linear and switching converter in parallel, same converter or same transistor operating either in linear or switching mode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Dc-Dc Converters (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

본원 발명의 고전압 발생기는 특정 주기의 클럭 신호를 지연시켜 상반된 레벨의 제1 및 제2 클럭 신호를 출력하는 클럭 구동부와, 상기 제1 및 제2 클럭 신호에 따라 펌핑 전압을 출력하는 차지 펌프와, 상기 펌핑 전압을 일정레벨의 전압으로 안정화시켜 제1 레귤레이션 전압을 공급하는 제1 레귤레이터와, 상기 제1 레귤레이션 전압을 일정레벨의 전압으로 변환하여 제2 레귤레이션 전압을 출력하는 제2 레귤레이터와, 상기 제1 레귤레이션 전압을 제어하는 제1 전압 분배부의 제1 분배 저항의 저항값을 제어하는 제1 제어로직과, 상기 제2 레귤레이터션 전압을 제어하는 제2 전압 분배부의 제3 분배 저항의 저항값을 제어하는 제2 제어로직를 포함하되, 제1 레벨의 제2 레귤레이션 전압 출력시에 상기 제1 레귤레이터는 제2 레벨의 제1 레귤레이션 전압을 출력하고, 제3 레벨의 제2 레귤레이션 전압 출력시에 상기 제1 레귤레이터는 제4 레벨의 제1 레귤레이션 전압을 출력하도록 제어되는 것을 특징으로 한다.
레귤레이터, 고전압 발생기

Description

고전압 발생기{High voltage generator}
본원 발명은 반도체 메모리 장치 등에 고전압을 공급하는 고전압 발생기에 관한 것이다.
통상적인 메모리, IC 칩등의 내부에는 전원 전압 이상의 전압을 필요로 하는 회로들이 존재한다. 전원 전압 이상의 전압은 대부분의 경우 차지 펌프를 이용하여 생성하고, 상기 차지 펌프는 발진기에 의해 발생된 클럭 신호에 따라 구동된다.
이러한 차지 펌프의 출력 전압을 일정하게 유지하기 위해 레귤레이터(regulator)를 필요로 한다. 일반적인 레귤레이션 방법의 하나로 차지 펌프의 출력 전압과 기준 전압을 비교하여 출력 전압이 기준 전압보다 낮으면 발진기에 의해 클럭 신호가 생성되어 차지 펌프를 구동시키고, 레귤레이터의 출력 전압이 기준 전압보다 높으면 클럭 신호의 생성을 차단하는 방식을 이용하고 있다.
따라서, 차지 펌프의 출력이 기준 전압에 근접했을 때에도 차지 펌프의 구동 능력은 동일하기 때문에 차지 펌프가 온(on)/오프(off)될 때 기준 전압 근처에서 출력 전압의 리플(ripple)이 심하게 되고, 전류 소모도 많다는 문제가 있다.
전술한 문제점을 해결하기 위하여, 본원 발명은 차지 펌프에 대하여 제1 레귤레이터 및 제2 레귤레이터를 추가로 구성하고, 각 레귤레이터의 전압의 차이가 시간의 흐름에 따라 일정하게 유지될 수 있도록 하는 고전압 발생기를 제공하는 것을 목적으로 한다.
상술한 목적을 달성하기 위한 본원 발명의 고전압 발생기는 특정 주기의 클럭 신호를 지연시켜 상반된 레벨의 제1 및 제2 클럭 신호를 출력하는 클럭 구동부와, 상기 제1 및 제2 클럭 신호에 따라 펌핑 전압을 출력하는 차지 펌프와, 상기 펌핑 전압을 일정레벨의 전압으로 안정화시켜 제1 레귤레이션 전압을 공급하는 제1 레귤레이터와, 상기 제1 레귤레이션 전압을 일정레벨의 전압으로 변환하여 제2 레귤레이션 전압을 출력하는 제2 레귤레이터와, 상기 제1 레귤레이션 전압을 제어하는 제1 전압 분배부의 제1 분배 저항의 저항값을 제어하는 제1 제어로직과, 상기 제2 레귤레이터션 전압을 제어하는 제2 전압 분배부의 제3 분배 저항의 저항값을 제어하는 제2 제어로직를 포함하되, 제1 레벨의 제2 레귤레이션 전압 출력시에 상기 제1 레귤레이터는 제2 레벨의 제1 레귤레이션 전압을 출력하고, 제3 레벨의 제2 레귤레이션 전압 출력시에 상기 제1 레귤레이터는 제4 레벨의 제1 레귤레이션 전압을 출력하도록 제어되는 것을 특징으로 한다.
또한, 본원 발명의 고전압 발생기는 서로 상반된 제1 및 제2 클럭 신호에 따라 펌핑 전압을 출력하는 차지 펌프와, 상기 펌핑 전압을 일정레벨의 전압으로 안정화시켜 제1 레귤레이션 전압을 공급하는 제1 레귤레이터와, 상기 제1 레귤레이션 전압을 일정레벨의 전압으로 변환하여 출력하는 제2 레귤레이터와, 상기 제1 레귤레이터의 출력 전압을 제어하는 제1 전압 분배부의 특정 저항의 저항값을 제어하는 제1 제어로직과, 상기 제2 레귤레이터의 출력 전압을 제어하는 제2 전압 분배부의 특정 저항의 저항값을 제어하는 제2 제어로직을 포함하는 것을 특징으로 한다.
상술한 본원 발명의 구성에 따라, 제1 레귤레이션 전압과 제2 레귤레이션 전압의 차이가 시간의 흐름에 따라 일정하게 유지되도록 하는 고전압 발생기를 제공할 수 있다. 따라서, 차지 펌프에서 제2 레귤레이터로 흐르는 전류가 일정하게 유지될수 있다. 또한, 차지 펌프의 동작 초기에 제1 레귤레이션 전압과 제2 레귤레이션 전압이 커서 차지 펌프에 흐르는 전류가 과도하게 증가했던 문제점을 해결할 수 있다.
이하, 첨부된 도면들을 참조하여 본원 발명의 바람직한 실시예를 상세히 살펴보기로 한다.
도 1a는 통상적으로 사용되는 고전압 발생기를 도시한 회로도이다.
상기 고전압 발생기(100)는 발진기(110), 클럭구동부(120), 차지 펌프(130), 제1 레귤레이터(140) 및 제2 레귤레이터(150)를 포함한다.
상기 발진기(110)는 특정 주기의 클럭 신호(CLK1)를 생성하여 클럭구동부(120)로 전달한다.
상기 클럭 구동부(120)는 제1 레귤레이터에 포함된 제1 비교부(142)의 출력 신호에 따라 상기 클럭 신호(CLK1)를 지연시켜 상반된 레벨의 두 클럭 신호(CLK2 및 CLK2b)를 출력한다. 이를 위해, n개의 인버터가 직렬 접속된 제1 인버터 그룹 과, n+1개의 인버터가 직렬 접속된 제2 인버터 그룹을 포함한다(미도시 됨).
상기 차지 펌프(130)는 클럭 구동부(120)로부터 출력된 레벨이 다른 두 클럭 신호(CLK2 및 CLK2b)에 따라 펌핑 동작을 실시하여 소정의 펌핑 전압(VPP)을 출력한다.
상기 제1 레귤레이터(140)는 펌핑 전압을 일정레벨의 전압으로 안정화시켜 제1 레귤레이션 전압을 공급한다.
상기 제1 레귤레이터(140)는 상기 펌핑전압을 분배하여 제1 분배 전압(Vf1)을 출력하는 제1 분배부(144)와, 상기 제1 분배전압(Vf1)과 제1 기준 전압(VREF1)을 비교하여 상기 클럭 구동부(120)의 동작을 제어하는 제1 비교부(142)를 포함한다.
상기 제1 전압 분배부(144)는 직렬로 연결된 다수의 저항(R0, R1)을 포함하며, 이들 저항의 비에 따라 상기 제1 비교부(142)로 입력되는 제1 분배전압(Vf1)을 출력한다. 이를 위해 펌핑 전압 출력단(VPP)과 접지사이에 직렬로 연결된 다수의 제1 및 제2 저항(R0, R1)을 포함하며, 이들 저항의 비에 따라 상기 제1 비교부(142)로 입력되는 제1 분배전압(Vf1)을 출력한다.
상기 제1 비교부(142)는 제1 기준 전압(VREF1)과 제1 분배전압(Vf1)을 비교하여 제1 기준 전압이 더 큰 경우 하이 레벨 신호를 상기 클럭 구동부(120)로 출력시킨다. 이를 위해, 제1 기준 전압(VREF1)을 비반전단자(+)로 입력받고, 제1 분배전압을 반전단자(-)로 입력받는 OP 앰프를 포함한다.
이때, 상기 제1 기준 전압(VREF1)으로는 제1 분배전압(Vf1)과 동일한 전압을 인가함으로써, 실제로 입력되는 제1 분배전압과 제1 기준 전압의 크기를 비교하게 된다.
이와 같은 구성에 따라 최종 펌핑 전압(VPP)의 값은 다음과 같은 수식을 갖게 되며, 이 전압이 제1 레귤레이션 전압이 된다.
Figure 112007053994551-pat00001
상기 제1 레귤레이터의 경우 차지 펌프의 동작 여부만을 제어함으로써 제1 레귤레이션 전압을 출력하므로, 출력의 리플(ripple)이 심하다는 단점이 있다. 이를 제거하기 위하여, 전류 제어 방법을 이용한 방식의 제2 레귤레이터를 추가로 구성한다.
한편, 상기 제2 레귤레이터(150)는 상기 제1 레귤레이션 전압을 일정레벨의 전압으로 변환하여 상기 제2 레귤레이션 전압을 출력시킨다.
상기 제2 레귤레이터(150)는 제2 비교부(152), 제2 전압 분배부(154), 전류 차단부(156), 전압 공급부(158)를 포함한다.
상기 제2 전압 분배부(154)는 직렬로 연결된 다수의 저항(R3, R4)을 포함하며, 이들 저항의 비에 따라 상기 제2 레귤레이션전압을 분배하여 제2 분배 전압(Vf2)을 출력한다. 이를 위해 출력단(VREG)과 접지사이에 직렬로 연결된 다수의 제3 및 제4 저항(R3, R4)을 포함하며, 이들 저항의 비에 따라 상기 제2 비교 부(152)로 입력되는 제2 분배전압(Vf2)을 출력한다. 이때, 상기 제3 저항(R3)의 저항값을 조절하여 출력전압(VREG)을 제어한다.
상기 제2 비교부(152)는 상기 제2 분배전압과 제2 기준 전압(VREF2)을 비교하여 전류 차단부(156)의 동작을 제어한다.
이를 위해, 제2 기준 전압(VREF2)을 반전단자(-)로 입력받고, 제2 분배전압을 비반전단자(+)로 입력받는 OP 앰프를 포함한다.
이때, 상기 제2 기준 전압(VREF2)으로는 제2 분배전압(Vf2)과 동일한 전압을 인가함으로써, 실제로 입력되는 제2 분배전압과 제2 기준 전압의 크기를 비교하게 된다. 따라서, 비교 결과에 따라, 제2 분배전압이 제2 기준 전압보다 크면 하이 레벨 전압을 출력하고, 제2 분배전압이 제2 기준 전압보다 작으면 로우 레벨 전압을 출력한다.
한편, 상기 전류 차단부(156)는 상기 제1 레귤레이터의 출력단과 접지단자사이로 이어지는 전류 경로를 형성한다. 이를 위해, 제2 비교부의 출력전압에 응답하여 턴온되는 NMOS 트랜지스터(N156)를 포함한다. 상기 NMOS 트랜지스터(N156)는 전압 공급부(158)와 접지사이에 접속되며, 하이레벨 신호에 응답하여 턴온됨으로서 차지 펌프 출력단으로부터 접지로 이어지는 전류 경로를 형성한다. 상기 NMOS 트랜지스터(N156)와 접지사이에는 전류의 역류를 방지하기 위한 다이오드(D156)를 더 포함할 수 있다.
따라서, 상기 비교부(152)의 비교 결과에 따라, 제2 분배전압이 제2 기준 전 압보다 크면 하이 레벨 전압이 출력되므로 상기 전류 차단부(156)를 통하여 전류 경로가 형성된다. 이때, 상기 형성된 전류 경로를 통해 흘러가는 전류의 크기는 제2 분배전압이 제2 기준 전압보다 클수록 더 커지게 된다. 또한, 전류 경로가 형성됨에 따라 제1 레귤레이션 전압(VPP)의 레벨은 낮아지게 된다.
한편, 제2 분배전압이 제2 기준 전압보다 작으면 로우 레벨 전압이 출력되므로 상기 NMOS 트랜지스터(N156)가 턴오프되어 전류 경로가 차단된다.
상기 전압 공급부(158)는 상기 전류 경로의 형성 여부에 따라 상기 제1 레귤레이션 전압(VPP)을 제2 레귤레이터의 출력단(VREG)에 공급하거나 차단한다.
이를 위해, 상기 전압 공급부(158)는 차지 펌프 출력단(VPP)과 전류 차단부(156) 사이에 접속된 저항(R2), 상기 차지 펌프 출력단과 레귤레이터의 출력단(VREG)사이에 접속되고 상기 저항(R2)과 전류 차단부(156)의 접속노드의 전압이 게이트로 인가되는 NMOS 트랜지스터(N158)를 포함한다.
상기 전압 공급부(158)는 상기 전류 경로가 형성되지 않는 경우에는 제1 레귤레이션 전압이 상기 NMOS 트랜지스터(N158)의 게이트에 직접 인가되어 해당 트랜지스터를 턴온시킴으로서 제1 레귤레이션 전압이 제2 레귤레이터의 출력단(VREG)에 공급되도록 한다.
그러나, 상기 전류 경로가 형성된 경우에는 상기 NMOS 트랜지스터(N158)의 게이트에 인가되는 전압레벨이 낮아 해당 트랜지스터를 턴온시키지 못하므로, 제1 레귤레이션 전압이 제2 레귤레이터의 출력단(VREG)에 공급되지 않는다.
이와 같은 레귤레이터(150)의 구성에 의하여 출력되는 전압(VREG)은 다음과 같다.
Figure 112007053994551-pat00002
다만, 이와 같이 전류 제어 방식을 이용하는 제2 레귤레이터를 사용하는 경우, 제1 레귤레이터만 사용하는 구성에 비하여 펌프의 동작전류가 더 많이 흐르게 되는 문제점이 있다. 또한, 제1 레귤레이터에서 출력되는 펌핑 전압(VPP)과 제2 레귤레이터에서 출력되는 전압(VREG)의 차이가 클수록 전류값이 더 커지게 되는 문제점이 있다.
도 1b는 상기 고전압 발생기의 출력전압을 도시한 도면이다.
통상의 경우 제1 레귤레이션 전압이 특정 전압 레벨로 상승한 상태에서, 제2 레귤레이션 전압을 순차적으로 상승시키게 되는바, 최초 동작시에는 상기 펌핑 전압(VPP)과 제2 레귤레이터에서 출력되는 전압(VREG)의 차이가 크기 때문에 차지 펌프의 동작 전류가 커지는 문제점이 있게 된다.
도 2는 본원 발명의 일실시예에 따른 고전압 발생기를 도시한 회로도이다.
상기 고전압 발생기(200)는 발진기(210), 클럭구동부(220), 차지 펌프(230), 제1 레귤레이터(240) 및 제2 레귤레이터(250)를 포함한다.
상기 발진기(210)는 특정 주기의 클럭 신호(CLK1)를 생성하여 클럭구동부(220)로 전달한다.
상기 클럭 구동부(220)는 제1 레귤레이터에 포함된 제1 비교부(242)의 출력 신호에 따라 상기 클럭 신호(CLK1)를 지연시켜 상반된 레벨의 두 클럭 신호(CLK2 및 CLK2b)를 출력한다.
상기 차지 펌프(230)는 클럭 구동부(220)로부터 출력된 레벨이 다른 두 클럭 신호(CLK2 및 CLK2b)에 따라 펌핑 동작을 실시하여 소정의 펌핑 전압(VPP)을 출력한다.
상기 제1 레귤레이터(240)는 펌핑 전압을 일정레벨의 전압으로 안정화시켜 제1 레귤레이션 전압을 공급한다.
상기 제1 레귤레이터(240)는 상기 펌핑전압을 분배하여 제1 분배 전압(Vf1)을 출력하는 제1 분배부(244)와, 상기 제1 분배전압(Vf1)과 제1 기준 전압(VREF1)을 비교하여 상기 클럭 구동부(220)의 동작을 제어하는 제1 비교부(242), 상기 제1 분배전압(Vf1)의 크기를 제어하는 제1 제어로직(246)을 포함한다.
상기 제1 전압 분배부(244)는 직렬로 연결된 다수의 저항(R0, R1)을 포함하며, 이들 저항의 비에 따라 상기 제1 비교부(142)로 입력되는 제1 분배전압(Vf1)을 출력한다. 이를 위해 펌핑 전압 출력단(VPP)과 접지사이에 직렬로 연결된 다수의 제1 및 제2 저항(R0, R1)을 포함하며, 이들 저항의 비에 따라 상기 제1 비교부(142)로 입력되는 제1 분배전압(Vf1)을 출력한다. 이때, 상기 제1 제어로직(246)은 상기 제1 저항(R0)의 저항값을 조절하여 출력전압(VPP)을 제어한다.
상기 제1 비교부(142)는 제1 기준 전압(VREF1)과 제1 분배전압(Vf1)을 비교하여 제1 기준 전압이 더 큰 경우 하이 레벨 신호를 상기 클럭 구동부(120)로 출력시킨다. 이를 위해, 제1 기준 전압(VREF1)을 비반전단자(+)로 입력받고, 제1 분배전압을 반전단자(-)로 입력받는 OP 앰프를 포함한다.
이때, 상기 제1 기준 전압(VREF1)으로는 제1 분배전압(Vf1)과 동일한 전압을 인가함으로써, 실제로 입력되는 제1 분배전압과 제1 기준 전압의 크기를 비교하게 된다.
이와 같은 구성에 따라 최종 펌핑 전압(VPP)의 값은 다음과 같은 수식을 갖게 되며, 이 전압이 제1 레귤레이션 전압이 된다.
Figure 112007053994551-pat00003
한편, 상기 제1 제어 로직(246)은 제1 전압 분배부(244)의 출력단과 접지사이에 접속된 제1 저항(R0)의 저항값을 조절하는 역할을 한다.
상기 제1 제어 로직(240)은 데이터 버스를 통해 전달되는 디지털 데이터인 레벨제어신호(CTLBUS<n:0>)를 입력받아 이를 디코딩하여 2^n개의 신호를 만들어내게 되고, 그에 대응하는 하나의 값을 출력으로 내보냄으로써, 미리 선정된 2^n 개의 제1 저항값 중 특정 저항값이 선택되도록 한다.
따라서, 2^n 개의 서로 다른 레벨을 갖는 제1 레귤레이션 전압이 출력된다.
한편, 상기 제2 레귤레이터(250)는 상기 제1 레귤레이션 전압을 일정레벨의 전압으로 변환하여 상기 제2 레귤레이션 전압을 출력시킨다.
상기 제2 레귤레이터(250)는 제2 비교부(252), 제2 전압 분배부(254), 전류 차단부(256), 전압 공급부(258)를 포함한다.
상기 제2 전압 분배부(254)는 상기 직렬로 연결된 다수의 저항(R0, R1)을 포함하며, 이들 저항의 비에 따라 상기 제2 레귤레이션전압을 분배하여 제2 분배 전압(Vf2)을 출력한다. 이를 위해 출력단(VREG)과 접지사이에 직렬로 연결된 다수의 제3 및 제4 저항(R3, R4)을 포함하며, 이들 저항의 비에 따라 상기 제2 비교부(252)로 입력되는 제2 분배전압(Vf2)을 출력한다. 이때, 상기 제3 저항(R3)의 저항값을 조절하여 출력전압(VREG)을 제어한다.
상기 제2 비교부(252)는 상기 제2 분배전압과 제2 기준 전압을 비교하여 전류 차단부(256)의 동작을 제어한다.
이를 위해, 제2 기준 전압(VREF2)을 반전단자(-)로 입력받고, 제2 분배전압을 비반전단자(+)로 입력받는 OP 앰프를 포함한다.
비교 결과에 따라, 제2 분배전압이 제2 기준 전압보다 크면 하이 레벨 전압을 출력하고, 제2 분배전압이 제2 기준 전압보다 작으면 로우 레벨 전압을 출력한다.
상기 전류 차단부(256)는 상기 제1 레귤레이터의 출력단과 접지단자사이로 이어지는 전류 경로를 형성한다. 이를 위해, 제2 비교부의 출력전압에 응답하여 턴온되는 NMOS 트랜지스터(N256)를 포함한다. 상기 NMOS 트랜지스터는 전압 공급부와 접지사이에 접속되며, 하이레벨 신호에 응답하여 턴온됨으로서 차지 펌프 출력단으로부터 접지로 이어지는 전류 경로를 형성한다. 상기 NMOS 트랜지스터(N256)와 접지사이에는 전류의 역류를 방지하기 위한 다이오드(D256)를 더 포함할 수 있다.
따라서, 상기 제2 비교부(252)의 비교 결과에 따라, 제2 전압이 제2 기준 전압보다 크면 하이 레벨 전압이 출력되므로 상기 전류 차단부(256)를 통하여 전류 경로가 형성된다. 그러나, 제2 전압이 제2 기준 전압보다 작으면 로우 레벨 전압이 출력되므로 상기 전류 차단부(256)에 의하여 전류 경로가 차단된다.
상기 전압 공급부(258)는 상기 전류 경로의 형성 여부에 따라 상기 제1 레귤레이션 전압(VPP)을 제2 레귤레이터의 출력단(VREG)에 공급하거나 차단한다.
이를 위해, 상기 전압 공급부(258)는 차지 펌프 출력단(VPP)과 전류 차단부(256) 사이에 접속된 저항(R2), 상기 차지 펌프 출력단과 레귤레이터의 출력단(VREG)사이에 접속되고 상기 저항(R2)과 전류 차단부(256)의 접속노드의 전압이 게이트로 인가되는 NMOS 트랜지스터(N258)를 포함한다.
상기 전압 공급부(258)는 상기 전류 경로가 형성되지 않는 경우에는 제1 레귤레이션 전압이 상기 NMOS 트랜지스터(N258)의 게이트에 직접 인가되어 해당 트랜지스터를 턴온시킴으로서 제1 레귤레이션 전압이 제2 레귤레이터의 출력단(VREG)에 공급되도록 한다.
그러나, 상기 전류 경로가 형성된 경우에는 상기 NMOS 트랜지스터(N258)의 게이트에 인가되는 전압레벨이 낮아 해당 트랜지스터를 턴온시키지 못하므로, 제1 레귤레이션 전압이 제2 레귤레이터의 출력단(VREG)에 공급되지 않는다.
이와 같은 제2 레귤레이터(250)의 구성에 의하여 출력되는 전압(VREG)은 다음과 같다.
Figure 112007053994551-pat00004
한편, 상기 제2 제어 로직(255)은 제2 전압 분배부(254)의 출력단과 접지사이에 접속된 제3 저항(R3)의 저항값을 조절하는 역할을 한다.
상기 제2 제어 로직(255)의 구성은 앞서 제1 제어 로직의 구성과 동일하며, 다만 각 제어 로직에 인가되는 레벨제어신호의 종류를 달리할 수 있다.
도 3은 본원 발명의 일실시예에 따른 고전압 발생기의 출력전압을 도시한 도면이다.
상기 제1 제어 로직(246)에 입력되는 레벨제어신호와 제2 제어 로직(255)에 입력되는 레벨제어신호를 동일하게 구성하였다.
즉, 제1 제어 로직에 n 비트의 레벨제어신호(CTLBUS<n:0>)를 인가하여 서로 다른 2^n 개의 제1 저항값을 선택하도록 하고, 제2 제어 로직에도 n 비트의 레벨제어신호(CTLBUS<n:0>)를 인가하여 서로 다른 2^(n) 개의 제3 저항값을 선택하도록 한다.
예를 들어, 레벨제어신호(CTLBUS<2:0>)를 인가하여 2^3 개, 즉 8 종류의 상이한 전압 레벨을 갖도록 한다. 제1 레귤레이터의 제1 전압분배부에 포함된 제1 저항과, 제2 레귤레이터의 제2 전압분배부에 포함된 제2 저항의 저항값이 순차적으로 동일한 수준으로 증가하도록 할 경우, 상기와 같이 제1 레귤레이션 전압과 제2 레귤레이션 전압의 차이가 일정하게 유지되면서 상승하게 된다.
따라서, 도 1b와 같이 제1 레귤레이션 전압과 제2 레귤레이션 전압의 차이가 불규칙적인 경우에 비하여 상기 차지 펌프에 흐르는 전류를 일정하게 유지시킬 수 있다.
도 4는 본원 발명의 또 다른 실시예에 따른 고전압 발생기의 출력전압을 도시한 도면이다.
상기 제1 제어 로직(246)에 입력되는 레벨제어신호와 제2 제어 로직(255)에 입력되는 레벨제어신호를 상이하게 구성하였다.
즉, 제1 제어 로직에는 n 비트의 레벨제어신호(CTLBUS<n:0>)를 인가하여 서로 다른 2^n 개의 제1 저항값을 선택하도록 하고, 제2 제어 로직에는 (n+1) 비트의 레벨제어신호(CTLBUS<n+1:0>)를 인가하여 서로 다른 2^(n+1) 개의 제3 저항값을 선택하도록 한다.
예를 들어, 제1 제어 로직에는 제1 레벨제어신호(CTLBUS<1:0>)를 인가하여 2^2개, 즉 4 종류의 상이한 전압 레벨을 갖도록 하고, 제2 제어 로직에는 제2 레벨제어신호(CTLBUS<2:0>)를 인가하여 2^3개, 즉 8 종류의 상이한 전압 레벨을 갖도록한다.
따라서, 제1 레귤레이터의 제1 전압분배부에 포함된 제1 저항과, 제2 레귤레이터의 제2 전압분배부에 포함된 제2 저항의 저항값이 순차적으로 증가하도록 할 경우, 상기와 같이 제1 레귤레이션 전압과 제2 레귤레이션 전압의 차이가 적절히 유지 되면서 상승하게 된다. 즉 도 3의 경우와 같이 전압차가 균일하게 유지되지는 않더라도, 도 1b의 경우에 비해서는 비교적 균일한 전압차를 갖게 한다.
도 1a는 통상적으로 사용되는 고전압 발생기를 도시한 회로도이다.
도 1b는 상기 고전압 발생기의 출력전압을 도시한 도면이다.
도 2는 본원 발명의 일실시예에 따른 고전압 발생기를 도시한 회로도이다.
도 3은 본원 발명의 일실시예에 따른 고전압 발생기의 출력전압을 도시한 도면이다.
도 4는 본원 발명의 또 다른 실시예에 따른 고전압 발생기의 출력전압을 도시한 도면이다.
<도면의 주요 부분에 대한 설명>
210: 발진기 220: 클럭 구동부
230: 차지 펌프
240: 제1 레귤레이터 242: 제1 비교부
244: 제1 전압 분배부 246: 제1 제어로직
250: 제2 레귤레이터 252: 제2 비교부
254: 제2 전압 분배부 255: 제2 제어로직
256: 전류 차단부 258: 전압 공급부

Claims (18)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 특정 주기의 클럭 신호를 지연시켜 상반된 레벨의 제1 및 제2 클럭 신호를 출력하는 클럭 구동부와,
    상기 제1 및 제2 클럭 신호에 따라 펌핑 전압을 출력하는 차지 펌프와,
    상기 펌핑 전압을 일정레벨의 전압으로 안정화시켜 제1 레귤레이션 전압을 공급하는 제1 레귤레이터와,
    상기 제1 레귤레이션 전압을 일정레벨의 전압으로 변환하여 제2 레귤레이션 전압을 출력하는 제2 레귤레이터와,
    상기 제1 레귤레이션 전압을 제어하는 제1 전압 분배부의 제1 분배 저항의 저항값을 제어하는 제1 제어로직과,
    상기 제2 레귤레이터션 전압을 제어하는 제2 전압 분배부의 제3 분배 저항의 저항값을 제어하는 제2 제어로직를 포함하고,
    상기 제1 제어로직은 n 비트의 레벨제어신호에 응답하여 서로 다른 2^n 개의 제1 전압 분배부의 제1 분배 저항의 저항값 중 어느 하나를 선택하고, 상기 제2 제어로직은 n 비트의 레벨제어신호에 응답하여 서로 다른 2^n 개의 제2 전압 분배부의 제3 분배 저항의 저항값 중 어느 하나를 선택하고,
    제1 레벨의 제2 레귤레이션 전압 출력시에 상기 제1 레귤레이터는 제2 레벨의 제1 레귤레이션 전압을 출력하고, 제3 레벨의 제2 레귤레이션 전압 출력시에 상기 제1 레귤레이터는 제4 레벨의 제1 레귤레이션 전압을 출력하도록 제어되며,
    상기 레벨제어신호는 상기 제1 레귤레이션 전압과 상기 제2 레귤레이션 전압의 차이가 일정하도록 상기 제1 전압 분배부의 제1 분배 저항 및 상기 제2 전압 분배부의 제3 분배 저항을 순차적으로 증가시키는 것을 특징으로 하는 고전압 발생기.
  9. 삭제
  10. 특정 주기의 클럭 신호를 지연시켜 상반된 레벨의 제1 및 제2 클럭 신호를 출력하는 클럭 구동부와,
    상기 제1 및 제2 클럭 신호에 따라 펌핑 전압을 출력하는 차지 펌프와,
    상기 펌핑 전압을 일정레벨의 전압으로 안정화시켜 제1 레귤레이션 전압을 공급하는 제1 레귤레이터와,
    상기 제1 레귤레이션 전압을 일정레벨의 전압으로 변환하여 제2 레귤레이션 전압을 출력하는 제2 레귤레이터와,
    상기 제1 레귤레이션 전압을 제어하는 제1 전압 분배부의 제1 분배 저항의 저항값을 제어하는 제1 제어로직과,
    상기 제2 레귤레이터션 전압을 제어하는 제2 전압 분배부의 제3 분배 저항의 저항값을 제어하는 제2 제어로직를 포함하고,
    제1 레벨의 제2 레귤레이션 전압 출력시에 상기 제1 레귤레이터는 제2 레벨의 제1 레귤레이션 전압을 출력하고, 제3 레벨의 제2 레귤레이션 전압 출력시에 상기 제1 레귤레이터는 제4 레벨의 제1 레귤레이션 전압을 출력하도록 제어되며,
    상기 제1 레벨의 제2 레귤레이션 전압과 상기 제2 레벨의 제1 레귤레이션 전압의 차이는 상기 제3 레벨의 제2 레귤레이션 전압과 상기 제4 레벨의 제1 레귤레이션 천압의 차이와 동일한 것을 특징으로 하는 고전압 발생기.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
KR1020070074526A 2007-07-25 2007-07-25 고전압 발생기 KR100881522B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070074526A KR100881522B1 (ko) 2007-07-25 2007-07-25 고전압 발생기
US11/949,661 US7564300B2 (en) 2007-07-25 2007-12-03 High voltage generator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070074526A KR100881522B1 (ko) 2007-07-25 2007-07-25 고전압 발생기

Publications (1)

Publication Number Publication Date
KR100881522B1 true KR100881522B1 (ko) 2009-02-05

Family

ID=40294758

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070074526A KR100881522B1 (ko) 2007-07-25 2007-07-25 고전압 발생기

Country Status (2)

Country Link
US (1) US7564300B2 (ko)
KR (1) KR100881522B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140077471A (ko) * 2012-12-14 2014-06-24 에스케이하이닉스 주식회사 전압 생성 회로
KR101731027B1 (ko) 2011-04-18 2017-05-11 에스케이하이닉스 주식회사 레귤레이터 및 이를 구비한 집적회로
KR20200131687A (ko) * 2019-05-14 2020-11-24 에스케이하이닉스 주식회사 레귤레이터 및 이를 포함하는 메모리 장치

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1750271B1 (en) * 2005-07-28 2011-05-11 STMicroelectronics Srl Multistage regulator for charge-pump boosted voltage applications
KR100865852B1 (ko) * 2007-08-08 2008-10-29 주식회사 하이닉스반도체 레귤레이터 및 고전압 발생기
JP2009118605A (ja) * 2007-11-05 2009-05-28 Toshiba Corp 電圧発生回路
KR101043824B1 (ko) * 2008-02-04 2011-06-22 주식회사 하이닉스반도체 펌핑전압 발생장치 및 그 방법
KR101035408B1 (ko) * 2009-07-01 2011-05-20 주식회사 하이닉스반도체 반도체 장치
KR101083682B1 (ko) * 2010-09-03 2011-11-16 주식회사 하이닉스반도체 반도체 장치
US9354645B2 (en) * 2011-05-27 2016-05-31 Freescale Semiconductor, Inc. Voltage regulating circuit with selectable voltage references and method therefor
KR20130046182A (ko) * 2011-10-27 2013-05-07 에스케이하이닉스 주식회사 불휘발성 메모리 장치의 전압 생성 회로
KR102195974B1 (ko) * 2013-09-12 2020-12-29 에스케이하이닉스 주식회사 내부전압생성회로 및 이를 포함하는 반도체장치
US9923457B2 (en) * 2015-04-23 2018-03-20 Taiwan Semiconductor Manufacturing Company, Ltd. Regulated power converter and method of operating the same
US9831852B2 (en) * 2015-08-31 2017-11-28 Texas Instruments Incorporated Methods and apparatus for a configurable high-side NMOS gate control with improved gate to source voltage regulation
CN110942786B (zh) * 2018-09-21 2022-05-03 北京兆易创新科技股份有限公司 一种电荷泵系统及非易失存储器
JP2020102285A (ja) * 2018-12-21 2020-07-02 キオクシア株式会社 半導体記憶装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060007651A (ko) * 2004-07-20 2006-01-26 삼성전자주식회사 멀티 레벨 고전압 레귤레이터
KR20070074526A (ko) * 2007-06-22 2007-07-12 김철종 컵받침대

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7279956B2 (en) * 2004-07-09 2007-10-09 Mosaid Technologies Incorporated Systems and methods for minimizing static leakage of an integrated circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060007651A (ko) * 2004-07-20 2006-01-26 삼성전자주식회사 멀티 레벨 고전압 레귤레이터
KR20070074526A (ko) * 2007-06-22 2007-07-12 김철종 컵받침대

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101731027B1 (ko) 2011-04-18 2017-05-11 에스케이하이닉스 주식회사 레귤레이터 및 이를 구비한 집적회로
KR20140077471A (ko) * 2012-12-14 2014-06-24 에스케이하이닉스 주식회사 전압 생성 회로
KR102021415B1 (ko) 2012-12-14 2019-09-16 에스케이하이닉스 주식회사 전압 생성 회로
KR20200131687A (ko) * 2019-05-14 2020-11-24 에스케이하이닉스 주식회사 레귤레이터 및 이를 포함하는 메모리 장치

Also Published As

Publication number Publication date
US7564300B2 (en) 2009-07-21
US20090027110A1 (en) 2009-01-29

Similar Documents

Publication Publication Date Title
KR100881522B1 (ko) 고전압 발생기
KR100865852B1 (ko) 레귤레이터 및 고전압 발생기
KR100647184B1 (ko) 반도체 장치 및 반도체 장치의 구동 방법
US9052728B2 (en) Start-up circuit and method thereof
US6188590B1 (en) Regulator system for charge pump circuits
US9240679B2 (en) Adaptive overvoltage protection circuit and method, and power system including the same
US20080157730A1 (en) High-voltage generation circuit and method for reducing overshoot of output voltage
JP2012191745A (ja) 電源回路システム
KR100706239B1 (ko) 대기모드에서 소비 전력을 감소시킬 수 있는 전압레귤레이터
CN110619853B (zh) 具有电流匹配的功率转换器
JP2010063332A (ja) 負荷駆動装置
US8633759B2 (en) Voltage generator and method of generating voltage
KR100410987B1 (ko) 내부 전원전압 발생회로
US7859235B2 (en) Constant voltage power supply circuit
KR100684911B1 (ko) 반도체 메모리 장치의 전압 레귤레이터 회로
CN111585552B (zh) 输出驱动器电路
US7616458B2 (en) PWM current controlling apparatuses capable of optimally correcting load current
KR101024137B1 (ko) 반도체 장치의 고전압 발생장치 및 고전압 발생 방법
JP2006502689A (ja) 電源制御回路
KR20110003074A (ko) 반도체 장치의 내부전압 생성회로
KR100967041B1 (ko) 고전압 발생기
KR100642907B1 (ko) 플래쉬 메모리 소자의 드레인 전압 펌핑 회로
KR101014998B1 (ko) 멀티 채널 스텝 업 직류 직류 컨버터
KR20090046545A (ko) 고전압 발생기
US5691940A (en) Method and apparatus for programmable current limits

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111221

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20121224

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee