KR100706239B1 - 대기모드에서 소비 전력을 감소시킬 수 있는 전압레귤레이터 - Google Patents

대기모드에서 소비 전력을 감소시킬 수 있는 전압레귤레이터 Download PDF

Info

Publication number
KR100706239B1
KR100706239B1 KR1020050008151A KR20050008151A KR100706239B1 KR 100706239 B1 KR100706239 B1 KR 100706239B1 KR 1020050008151 A KR1020050008151 A KR 1020050008151A KR 20050008151 A KR20050008151 A KR 20050008151A KR 100706239 B1 KR100706239 B1 KR 100706239B1
Authority
KR
South Korea
Prior art keywords
voltage
standby mode
pmos transistor
input
mode signal
Prior art date
Application number
KR1020050008151A
Other languages
English (en)
Other versions
KR20060087219A (ko
Inventor
임준혁
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050008151A priority Critical patent/KR100706239B1/ko
Priority to US11/327,233 priority patent/US20060170403A1/en
Priority to CNA2006100061797A priority patent/CN1819424A/zh
Publication of KR20060087219A publication Critical patent/KR20060087219A/ko
Application granted granted Critical
Publication of KR100706239B1 publication Critical patent/KR100706239B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

본 발명은 대기모드에서 외부에 일정한 전압을 공급하면서도 소비 전력은 감소된 전압 레귤레이터 회로에 관한 것이다.
본 발명에 따른 전압 레귤레이터는 입력 전압으로부터 일정한 타겟 전압을 발생하는 것으로, 상기 입력 전압과 상기 타겟 전압 사이에 연결되며, 대기모드 신호 및 제어 전압에 응답하여 동작하는 드라이버부와 상기 타겟 전압을 분배하여 분배 전압을 발생하는 제 1 전압 분배부와 상기 분배 전압이 기준 전압보다 낮은지의 여부에 따라 가변되는 상기 제어 전압을 발생하는 비교부와 그리고 상기 제 1 전압 분배부와의 결합에 의해 상기 타겟 전압을 발생하는 제 2 전압 분배부를 포함하는 것을 특징으로 한다.
전압 레귤레이터, 대기모드, 소비 전력

Description

대기모드에서 소비 전력을 감소시킬 수 있는 전압 레귤레이터{VOLTAGE REGULATOR CAPABLE OF DECREASING POWER CONSUMPTION AT STANDBY MODE}
도 1은 종래 기술에 따른 전압 레귤레이터를 보여주는 회로도.
도 2는 본 발명의 바람직한 실시예에 따른 전압 레귤레이터를 보여주는 회로도.
* 도면의 주요 부분에 대한 부호의 설명 *
10, 20 : 전압 레귤레이터 21 : 드라이버부
22 : 제어 신호 발생부 23 : 제 2 전압 분배부
본 발명은 레귤레이터에 관한 것으로서, 구체적으로는 대기모드에서 외부에 일정한 전압을 공급하면서도 소비 전력은 감소된 전압 레귤레이터 회로에 관한 것이다.
일반적으로 전원이 인가되어 동작되는 시스템은 일정한 레벨의 안정적인 타겟 전압(Target Voltage)을 얻기 위하여 전압 레귤레이터(Voltage Regulator)를 포함한다. 반도체 장치에 일반적으로 사용되고 있는 전압 레귤레이터가 대한민국 등 록특허 10-0362700에 게시되어 있다. 도 1은 상술한 특허에 게시되어 있는 전압 레귤레이터를 보여주는 것으로, 일반적인 전압 레귤레이터(10)는 비교기 (COMP), 드라이버(Driver)로 사용되는 PMOS 트랜지스터(MP1), 그리고 분압기(Divider)로 사용되는 저항들(R1, R2)로 구성되며, 도시된 바와 같이 연결되어 있다. 비교기(COMP)는 분압기의 출력 전압(Vdiv)이 기준 전압(Vref)보다 낮은 지의 여부를 판별하고, 상기 PMOS 트랜지스터(MP1)는 비교기(COMP)의 판별 결과에 따라 동작한다. 예컨대, 상기 전압 레귤레이터(10)에 의해서 조정된 전압(VPPi)이 요구되는 레벨보다 낮으면(Vref > Vdiv), 상기 전압(VPPi)이 요구되는 레벨까지 높아지도록 PMOS 트랜지스터(MP1)를 통해 전류가 공급된다. 이에 반해서, 상기 전압(VPPi)이 요구되는 레벨보다 높으면(Vref < Vdiv), 상기 전압(VPPi)이 요구되는 레벨까지 낮아지도록 PMOS 트랜지스터(MP1)에 의한 전류 공급이 차단된다.
만약 대기모드에서도 일정한 전압을 공급받아 동작해야 하는 시스템의 구성요소가 존재한다면, 상기 전압 레귤레이터(10)는 대기모드일 때도 정상 동작을 해야 하므로 시스템의 소비 전력 효율성이 떨어지는 문제점이 있다.
따라서 본 발명이 이루고자 하는 기술적 과제는 상술한 제반 문제점을 해결하기 위해 제안된 것으로, 대기모드에서 일정한 전압을 공급하면서도 소비 전력을 절감할 수 있는 전압 레귤레이터를 제공하는 것이다.
본 발명에 따른 전압 레귤레이터는 입력 전압으로부터 일정한 타겟 전압을 발생하는 것으로, 상기 입력 전압과 상기 타겟 전압 사이에 연결되며, 대기모드 신호 및 제어 전압에 응답하여 동작하는 드라이버부와 상기 타겟 전압을 분배하여 분배 전압을 발생하는 제 1 전압 분배부와 상기 분배 전압이 기준 전압보다 낮은지의 여부에 따라 가변되는 상기 제어 전압을 발생하는 비교부와 그리고 상기 제 1 전압 분배부와의 결합에 의해 상기 타겟 전압을 발생하는 제 2 전압 분배부를 포함하는 것을 특징으로 한다.
이 실시예에 있어서, 상기 드라이버부는 상기 입력 전압과 상기 타겟 전압 사이에 연결되는 제 1 PMOS 트랜지스터와 상기 입력 전압과 상기 제 1 PMOS 트랜지스터와 연결되는 제 2 PMOS 트랜지스터를 포함하는 것을 특징으로 한다.
이 실시예에 있어서, 상기 제 1 PMOS 트랜지스터는 상기 제어 전압 혹은 상기 제 2 PMOS 트랜지스터에 응답하여 상기 입력 전압을 상기 출력 전압으로 공급하는 것을 특징으로 한다.
이 실시예에 있어서, 상기 제 1 PMOS 트랜지스터는 상기 입력 전압과 연결되는 소오스, 상기 출력 전압과 연결되는 드레인, 그리고 제어 전압 혹은 제 2 PMOS 트랜지스터와 연결되는 게이트로 구성되는 것을 특징으로 한다.
이 실시예에 있어서, 상기 제 2 PMOS 트랜지스터는 상기 대기모드 신호에 응답하여 상기 입력 전압을 상기 제 1 PMOS 트랜지스터의 게이트로 공급하는 것을 특징으로 한다.
이 실시예에 있어서, 상기 제 2 PMOS 트랜지스터는 상기 입력 전압과 연결되는 소오스, 상기 제 1 PMOS 트랜지스터의 게이트에 연결되는 드레인, 그리고 상기 대기모드 신호에 연결되는 게이트로 구성되는 것을 특징으로 한다.
이 실시예에 있어서, 대기모드에서 상기 제 2 PMOS 트랜지스터는 턴-온되고, 상기 제 1 PMOS 트랜지스터는 턴-오프되는 것을 특징으로 한다.
이 실시예에 있어서, 정상모드에서 상기 제 2 PMOS 트랜지스터는 턴-오프되고, 상기 제 1 PMOS 트랜지스터는 턴-온되는 것을 특징으로 한다.
이 실시예에 있어서, 상기 제 1 전압 분배부는 상기 타겟 전압과 접지 사이에 직렬로 연결된 제 1 저항 열을 포함하는 것을 특징으로 한다.
이 실시예에 있어서, 상기 제 1 저항 열은 직렬로 연결된 하나 이상의 저항들로 구성되는 것을 특징으로 한다.
이 실시예에 있어서, 상기 제 1 전압 분배부는 직렬로 연결된 상기 저항들의 연결부에서 상기 타겟 전압을 분배하여 분배 전압을 발생하는 것을 특징으로 한다.
이 실시예에 있어서, 상기 비교부는 상기 대기모드 신호에 응답하여 동작하는 것을 특징으로 한다.
이 실시예에 있어서, 상기 비교부는 상기 분배 전압이 상기 기준 전압보다 낮을 때, 상기 제어 전압을 발생하는 것을 특징으로 한다.
이 실시예에 있어서, 상기 기준 전압을 발생하는 기준 전압 공급원을 더 포함하는 것을 특징으로 한다.
이 실시예에 있어서, 상기 기준 전압 공급원은 상기 대기모드 신호에 따라 정상모드 시에만 동작하여, 상기 비교부가 동작할 수 있는 상기 기준 전압을 발생하는 것을 특징으로 한다.
이 실시예에 있어서, 상기 제 2 전압 분배부는 대기모드일 때 턴-온되고, 정상모드일 때 턴-오프되는 스위치와 상기 입력 전압과 상기 스위치와 연결되는 제 2 저항 열을 더 포함하는 것을 특징으로 한다.
이 실시예에 있어서, 정상모드 시 상기 제 1 저항 열과 상기 제 2 저항 열은 연결되지 않는 것을 특징으로 한다.
이 실시예에 있어서, 대기모드 시 상기 제 1 저항 열과 상기 제 2 저항 열의 결합에 의해서 상기 입력 전압을 분배하여, 상기 타겟 전압을 발생하는 것을 특징으로 한다.
이 실시예에 있어서, 상기 스위치는 패스 트랜지스터인 것을 특징으로 한다.
이 실시예에 있어서, 상기 스위치는 상기 대기모드 신호와 상기 대기모드 신호의 반전된 신호에 응답하여 동작하는 것을 특징으로 한다.
이 실시예에 있어서, 상기 대기모드 신호의 반전된 신호는 상기 대기모드 신호가 인버터를 통과한 신호인 것을 특징으로 한다.
이 실시예에 있어서, 상기 대기모드 신호는 정상모드일 경우 하이 레벨(High Level)이 되고, 대기모드일 경우 로우 레벨(Low Level)이 되는 것을 특징으로 한다.
본 발명에 따른 전압 레귤레이터는 입력 전압으로부터 일정한 타겟 전압을 발생하는 것으로, 상기 입력 전압과 상기 타겟 전압 사이에 연결되며, 대기모드 신호 및 제어 전압에 응답하여 동작하는 드라이버부와 상기 타겟 전압과 접지 사이에 연결된 제 1 저항 열을 포함하며, 상기 타겟 전압을 분배하여 분배 전압을 발생하 는 제 1 전압 분배부와 상기 분배 전압이 기준 전압보다 낮은지의 여부에 따라 가변되는 상기 제어 전압을 발생하는 비교부와 그리고 제 2 저항 열을 포함하며, 대기모드 시 상기 대기모드 신호에 응답하여 상기 제 2 저항 열과 상기 제 1 저항 열의 결합에 의해서 상기 입력 전압을 분배하여 상기 타겟 전압을 발생하는 제 2 전압 분배부를 포함하는 것을 특징으로 한다.
(실시예)
이하 본 발명에 따른 실시예를 첨부된 도면 중 도 2를 참조하여 상세히 설명하도록 한다.
도 2는 본 발명이 적용된 전압 레귤레이터를 보여주는 회로도이다. 본 발명에 따른 전압 레귤레이터(20)는 입력 전압(Vin)과 대기모드 상태를 나타내는 대기모드 신호(STBYN)를 입력으로 받아, 일정한 레벨의 타겟 전압(Vout)을 발생한다. 대기모드 신호(STBYN)는 전압 레귤레이터(20)가 정상모드일 경우와 대기모드일 경우, 회로의 각기 다른 동작을 제어하는 제어 신호가 된다. 대기모드 신호(STBYN)는 외부 컨트롤부(도시되지 않음)로부터 입력되는 신호로, 정상모드일 경우 하이 레벨(High Level)이 되고, 대기모드일 경우 로우 레벨(Low Level)이 된다.
상기 전압 레귤레이터(20)는 기준 전압 공급원(25, Reference), 드라이버부(21), 제어 신호 발생부(22), 제 2 전압 분배부(23), 그리고 인버터(27)로 구성된다.
기준 전압 공급원(25, Reference)은 입력 전압(Vin)과는 독립적인 전압원으로, 대기모드 신호(STBYN)가 하이 레벨일 경우(즉, 정상모드일 경우), 비교부(26) 가 동작할 수 있는 기준 전압(Vref)을 발생한다.
드라이버부(21)는 두 개의 PMOS 트랜지스터들(M1, M2)로 구성된다. PMOS 트랜지스터(M2)는 입력 전압(Vin)과 다른 PMOS 트랜지스터(M1)의 게이트 사이에 연결된다. PMOS 트랜지스터(M2)는 대기모드 신호(STBYN)에 응답하여 입력 전압(Vin)을 다른 PMOS 트랜지스터(M1)의 게이트에 공급한다. PMOS 트랜지스터(M2)는 입력 전압(Vin)에 연결되는 소오스, 다른 PMOS 트랜지스터(M1)의 게이트에 연결되는 드레인, 그리고 대기모드 신호(STBYN)에 연결되는 게이트로 구성된다. 다른 PMOS 트랜지스터(M1)는 입력 전압(Vin) 단자와 타겟 전압(Vout) 단자 사이에 연결된다. PMOS 트랜지스터(M1)는 제어노드를 통하여 비교부(26)에서 출력되는 신호 혹은 다른 PMOS 트랜지스터(M2)에 응답하여 입력 전압(Vin)을 타겟 전압(Vout) 단자로 공급한다. PMOS 트랜지스터(M1)는 입력 전압(Vin) 단자에 연결되는 소오스, 타겟 전압(Vout) 단자에 연결되는 드레인, 그리고 제어노드 혹은 다른 PMOS 트랜지스터(M2)의 드레인에 연결되는 게이트로 구성된다.
제어 신호 발생부(22)는 비교부(26)와 제 1 전압 분배부로 사용되는 저항들(R2, R3)로 구성된다. 비교부(26)는 제 1 전압 분배부로 사용되는 저항(R2, R3) 사이의 출력 전압(Vdiv)과 기준 전압 공급원(25, Reference)에서 출력되는 기준 전압(Vref) 레벨을 비교하여, 그 비교한 결과에 따라 PMOS 트랜지스터(M1)가 동작되게 한다. 비교부(26)는 대기모드 신호에 의해서 제어된다. 예를 들면, 비교부(26)는 대기모드 신호(STBYN)가 하이 레벨일 경우(즉, 정상모드일 경우) 동작을 하고, 대기모드 신호(STBYN)가 로우 레벨일 경우(즉, 대기모드일 경우) 동작 을 하지 않는다. 제 1 전압 분배부로 사용되는 저항들(R2, R3)은 타겟 전압(Vout) 단자와 접지 사이에 직렬 연결된다. 상기 저항들(R2, R3)은 직렬로 연결되는데, 비교부로 제공되는 분배 전압(Vdiv)은 저항들(R2, R3) 사이에서 발생한다.
제 2 전압 분배부(23)는 스위치(SW1)와 저항(R1)으로 구성된다. 스위치(SW1)는 패스 트랜지스터로 구성되는 것으로, 대기모드 신호(STBYN)가 로우 레벨일 경우(즉, 대기모드일 경우), 턴-온 되어 저항(R1)과 타겟 전압(Vout) 단자가 연결되게 한다. 반대로 스위치(SW1)는 대기모드 신호(STBYN)가 하이 레벨일 경우(즉, 정상모드일 경우), 턴-오프되어 저항(R1)과 타겟 전압(Vout) 단자 사이의 연결이 차단되게 한다. 저항(R1)은 입력 전압(Vin) 단자와 스위치(SW1) 사이에 연결된다. 저항(R1)은 스위치(SW1)의 온, 오프에 따라 타겟 전압(Vout) 단자와 연결되기도 하고, 연결이 차단되기도 한다.
인버터(27)는 대기모드 신호(STBYN)를 반전시키고, 반전된 신호를 스위치(SW1)로 전달한다.
대기모드 신호(STBYN)가 하이 레벨일 경우(즉, 정상모드일 경우), 전압 레귤레이터(20) 회로의 동작은 다음과 같다. 정상모드일 경우, 기준 전압 공급원(25, Reference)에서 기준 전압(Vref)이 출력되어, 비교부(26)가 동작되게 된다. 대기모드 신호(STBYN)가 하이 레벨이 되면 PMOS 트랜지스터(M2)는 턴-오프가 되고, 다른 PMOS 트랜지스터(M1)는 턴-온이 되어 전류가 흐르게 된다. 그리고 스위치(SW1)도 턴-오프가 되어 저항(R1)은 타겟 전압(Vout)과의 연결이 차단된다. 즉, 정상모드일 경우에는 비교부(26), 드라이버(Driver)로 사용되는 PMOS 트랜지스터(M1), 그리고 제 1 전압 분배부로 사용되는 저항들(R2, R3)의 작용으로 일정한 레벨의 타겟 전압(Vout)을 출력하게 된다. 이때 전압 레귤레이터(20)에서 소모되는 전류는 제 1 전압 분배부로 사용되는 저항들(R2, R3)에 흐르는 전류와 비교부(26)의 동작으로 인해 소모되는 전류의 합으로 나타낼 수 있을 것이다.
반대로, 대기모드 신호(STBYN)가 로우 레벨일 경우(즉, 대기모드일 경우), 전압 레귤레이터(20) 회로에서 기준 전압 공급원(25, Reference)과 비교부(26)는 동작을 하지 않게 된다. 대기모드 신호(STBYN)가 로우 레벨이 되면, PMOS 트랜지스터(M2)는 턴-온이 되어 전류가 흐르고, 다른 PMOS 트랜지스터(M1)는 턴-오프가 된다. 그리고 스위치(SW1)는 턴-온이 되어 저항(R1)은 다른 저항들(R2, R3)과 직렬로 연결된다. 즉, 대기모드일 경우에는 입력 전압(Vin)이 직렬로 연결되는 저항들(R1, R2, R3)에 의해서 분압되어 원하는 타겟 전압(Vout)을 출력하게 된다. 이때 전압 레귤레이터(20)에 흐르는 전류는 직렬로 연결된 저항들(R1, R2, R3)의 합과 상기 저항들 사이에 인가되는 입력 전압(Vin)의 비로 나타내어진다. 따라서 상기 전압 레귤레이터는 대기모드에서도, 일정한 타겟 전압(Vout)을 출력하면서, 흐르는 전류를 줄일 수 있게 된다.
본 발명의 다른 실시예에 있어서, 전압 레귤레이터(20)가 대기모드일 때 제 1 전압 분배부와 제 2 전압 분배부의 직렬 연결에 의한 전압 분배로 타겟 전압(Vout)을 출력하는 방법 이외에 제 2 전압 분배부만을 이용하여 본 발명을 구현할 수도 있다. 예를 들면, 제 1 전압 분배부와 제 2 전압 분배부 사이에 대기모드 신호로 제어되는 스위치를 두어, 대기모드일 경우 제 1 전압 분배부와 제 2 전 압 분배부가 연결되지 않도록 한다. 그리고 제 2 전압 분배부는 입력 전압과 접지 사이에 직렬로 연결된 저항들로 구성하여, 상기 저항들의 전압 분배에 의해 타겟 전압을 출력할 수 있게 된다. 이 경우, 저항들은 모드에 따라 선택적으로 입력 전압에 연결될 것이다.
이상과 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 전압 레귤레이터는 대기모드에서도 일정한 전압을 공급하면서, 전압 레귤레이터에 흐르는 전류를 감소시켜, 시스템 전체적인 소비 전력을 절감하는 효과를 얻을 수 있게 된다.

Claims (23)

  1. 입력단을 통해 입력 전압을 입력받고, 출력단을 통해 출력 전압을 발생하는 전압 레귤레이터에 있어서,
    상기 출력단과 접지단 사이에 연결되며, 상기 출력 전압을 분배하여 분배 전압을 발생하는 제 1 전압 분배부;
    상기 입력단과 상기 출력단 사이에 연결되며, 대기모드시 대기모드 신호에 응답하여 상기 제 1 전압 분배부에 전기적으로 연결되어 상기 입력 전압을 분배하여 상기 출력 전압을 발생하는 제 2 전압 분배부;
    기준전압과 상기 분배 전압을 비교하고, 비교 결과로서 제어 전압을 발생하는 비교부; 및
    상기 입력단과 상기 출력단 사이에 연결되며, 상기 대기모드 신호 및 상기 제어 전압에 응답하여 동작하는 드라이버부를 포함하는 것을 특징으로 하는 전압 레귤레이터.
  2. 제 1 항에 있어서,
    상기 드라이버부는,
    상기 입력단과 상기 출력단 사이에 연결되는 제 1 PMOS 트랜지스터와;
    상기 입력단과 상기 제 1 PMOS 트랜지스터와 연결되는 제 2 PMOS 트랜지스터를 포함하는 것을 특징으로 하는 전압 레귤레이터.
  3. 제 2 항에 있어서,
    상기 제 1 PMOS 트랜지스터는 상기 입력단과 연결되는 소오스, 상기 출력단과 연결되는 드레인를 포함하고,
    상기 제 2 PMOS 트랜지스터는 상기 입력단과 연결되는 소오스, 상기 제어 전압과 연결되는 드레인 그리고 상기 대기 모드시 발생되는 상기 대기 모드 신호가 입력되는 게이트를 포함하되,
    상기 제 2 PMOS 트랜지스터의 드레인은 상기 제 1 PMOS 트랜지스터의 게이트에 연결되는 것을 특징으로 하는 전압 레귤레이터.
  4. (삭제)
  5. 제 2 항에 있어서,
    상기 제 2 PMOS 트랜지스터는 상기 대기모드 신호에 응답하여 상기 입력 전압을 상기 제 1 PMOS 트랜지스터의 게이트로 공급하는 것을 특징으로 하는 전압 레귤레이터.
  6. 제 5 항에 있어서,
    상기 제 2 PMOS 트랜지스터는 상기 입력단과 연결되는 소오스, 상기 제 1 PMOS 트랜지스터의 게이트에 연결되는 드레인, 그리고 상기 대기모드 신호에 연결되는 게이트로 구성되는 것을 특징으로 하는 전압 레귤레이터.
  7. 제 2 항에 있어서,
    대기모드에서 상기 제 2 PMOS 트랜지스터는 턴-온되고, 상기 제 1 PMOS 트랜지스터는 턴-오프되는 것을 특징으로 하는 전압 레귤레이터.
  8. 제 2 항에 있어서,
    정상모드에서 상기 제 2 PMOS 트랜지스터는 턴-오프되고, 상기 제 1 PMOS 트랜지스터는 턴-온되는 것을 특징으로 하는 전압 레귤레이터.
  9. 제 1 항에 있어서,
    상기 제 1 전압 분배부는 상기 출력단과 상기 접지단 사이에 직렬로 연결된 제 1 저항 열을 포함하는 전압 레귤레이터.
  10. 제 9 항에 있어서,
    상기 제 1 저항 열은 직렬로 연결된 하나 이상의 저항들로 구성되는 것을 특징으로 하는 전압 레귤레이터.
  11. 제 10 항에 있어서,
    상기 제 1 전압 분배부는 직렬로 연결된 상기 저항들의 연결부에서 상기 출력 전압을 분배하여 분배 전압을 발생하는 것을 특징으로 하는 전압 레귤레이터.
  12. 제 1 항에 있어서,
    상기 비교부는 상기 대기모드 신호에 응답하여 동작하는 것을 특징으로 하는 전압 레귤레이터.
  13. 제 1 항에 있어서,
    상기 비교부는 상기 분배 전압이 상기 기준 전압보다 낮을 때, 상기 제어 전압을 발생하는 것을 특징으로 하는 전압 레귤레이터.
  14. 제 1 항에 있어서,
    상기 기준 전압을 발생하는 기준 전압 공급원을 더 포함하는 것을 특징으로 하는 전압 레귤레이터.
  15. 제 14 항에 있어서,
    상기 기준 전압 공급원은 상기 대기모드 신호에 따라 정상모드 시에만 동작하여, 상기 비교부가 동작할 수 있는 상기 기준 전압을 발생하는 것을 특징으로 하는 전압 레귤레이터.
  16. 제 9 항에 있어서,
    상기 제 2 전압 분배부는,
    대기모드일 때 턴-온되고, 정상모드일 때 턴-오프되는 스위치와;
    상기 입력단과 상기 스위치와 연결되는 제 2 저항열을 더 포함하는 것을 특징으로 하는 전압 레귤레이터.
  17. 제 16 항에 있어서,
    정상모드 시 상기 제 1 저항열과 상기 제 2 저항열은 연결되지 않는 것을 특징으로 하는 전압 레귤레이터.
  18. 제 16 항에 있어서,
    대기모드 시 상기 제 1 저항열과 상기 제 2 저항열의 결합에 의해서 상기 입력 전압을 분배하여, 상기 출력 전압을 발생하는 것을 특징으로 하는 전압 레귤레이터.
  19. 제 16 항에 있어서,
    상기 스위치는 패스 트랜지스터인 것을 특징으로 하는 전압 레귤레이터.
  20. 제 16 항에 있어서,
    상기 스위치는 상기 대기모드 신호와 상기 대기모드 신호의 반전된 신호에 응답하여 동작하는 것을 특징으로 하는 전압 레귤레이터.
  21. 제 20 항에 있어서,
    상기 대기모드 신호의 반전된 신호는 상기 대기모드 신호가 인버터를 통과한 신호인 것을 특징으로 하는 전압 레귤레이터.
  22. 제 1 항에 있어서,
    상기 대기모드 신호는 정상모드일 경우 하이 레벨(High Level)이 되고, 대기모드일 경우 로우 레벨(Low Level)이 되는 것을 특징으로 하는 전압 레귤레이터.
  23. 입력단을 통해서 입력 전압을 입력받고, 출력단을 통해서 출력 전압을 발생하는 전압 레귤레이터에 있어서:
    상기 입력단과 상기 출력단 사이에 연결되며, 대기모드 신호 및 제어 전압에 응답하여 동작하는 드라이버;
    상기 출력단과 접지단 사이에 연결된 제 1 저항열을 포함하며, 상기 출력 전압을 분배하여 분배 전압을 발생하는 제 1 전압 분배부;
    상기 분배 전압이 기준 전압보다 낮은지의 여부에 따라 가변되는 상기 제어 전압을 발생하는 비교부; 및
    제 2 저항열을 포함하며, 대기모드 시 상기 대기모드 신호에 응답하여 상기 제 2 저항열과 상기 제 1 저항열의 결합에 의해서 상기 입력 전압을 분배하여 상기 출력 전압을 발생하는 제 2 전압 분배부를 포함하는 전압 레귤레이터.
KR1020050008151A 2005-01-28 2005-01-28 대기모드에서 소비 전력을 감소시킬 수 있는 전압레귤레이터 KR100706239B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020050008151A KR100706239B1 (ko) 2005-01-28 2005-01-28 대기모드에서 소비 전력을 감소시킬 수 있는 전압레귤레이터
US11/327,233 US20060170403A1 (en) 2005-01-28 2006-01-06 Voltage regulator with reduced power consumption in standby operating mode
CNA2006100061797A CN1819424A (zh) 2005-01-28 2006-01-25 在待机操作模式具有减少的功耗的调压器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050008151A KR100706239B1 (ko) 2005-01-28 2005-01-28 대기모드에서 소비 전력을 감소시킬 수 있는 전압레귤레이터

Publications (2)

Publication Number Publication Date
KR20060087219A KR20060087219A (ko) 2006-08-02
KR100706239B1 true KR100706239B1 (ko) 2007-04-11

Family

ID=36755846

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050008151A KR100706239B1 (ko) 2005-01-28 2005-01-28 대기모드에서 소비 전력을 감소시킬 수 있는 전압레귤레이터

Country Status (3)

Country Link
US (1) US20060170403A1 (ko)
KR (1) KR100706239B1 (ko)
CN (1) CN1819424A (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8392626B2 (en) * 2008-04-24 2013-03-05 Honeywell International Inc. Programmable channel circuit for coupling signals between field devices and control systems
CN101895209B (zh) * 2009-05-19 2013-02-20 联咏科技股份有限公司 电源供应电路与其方法
US8362757B2 (en) * 2009-06-10 2013-01-29 Microchip Technology Incorporated Data retention secondary voltage regulator
US8305831B2 (en) * 2009-10-15 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Power management
TWI439837B (zh) * 2011-08-26 2014-06-01 Richtek Technology Corp 穩壓電路控制器
US9134742B2 (en) * 2012-05-04 2015-09-15 Macronix International Co., Ltd. Voltage regulator and voltage regulation method
US9374004B2 (en) * 2013-06-28 2016-06-21 Intel Corporation I/O driver transmit swing control
US9647545B2 (en) * 2014-10-20 2017-05-09 Qualcomm Incorporated Reduced sleep current in power converters
US10825263B2 (en) 2016-06-16 2020-11-03 Honeywell International Inc. Advanced discrete control device diagnostic on digital output modules
KR102454566B1 (ko) * 2018-05-18 2022-10-17 주식회사 경동원 도어폰 및 이를 포함하는 출입 통제 시스템
US11194384B2 (en) * 2019-07-24 2021-12-07 Intel Corporation Circuit and method for improved battery life during suspend mode
TWI729835B (zh) * 2020-06-03 2021-06-01 亞源科技股份有限公司 遲滯電壓偵測電路

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060070144A (ko) * 2004-12-20 2006-06-23 삼성전자주식회사 리플-프리 고전압 발생회로 및 방법, 그리고 이를 구비한반도체 메모리 장치

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5198747A (en) * 1990-05-02 1993-03-30 Texas Instruments Incorporated Liquid crystal display driver and driver method
US5528127A (en) * 1994-05-17 1996-06-18 National Semiconductor Corporation Controlling power dissipation within a linear voltage regulator circuit
US5594326A (en) * 1995-06-07 1997-01-14 Analog Devices, Inc. Sub-rail voltage regulator with low stand-by current and high load current
JP3591107B2 (ja) * 1996-01-19 2004-11-17 富士通株式会社 電源降圧回路及び半導体装置
US6153962A (en) * 1998-09-21 2000-11-28 Murata Manufacturing Co., Ltd. Piezoelectric transformer inverter
KR100289846B1 (ko) * 1998-09-29 2001-05-15 윤종용 저 전력 소비의 전압 제어기
JP3394509B2 (ja) * 1999-08-06 2003-04-07 株式会社リコー 定電圧電源
DE19955775C2 (de) * 1999-11-19 2002-04-18 Infineon Technologies Ag Anordnung zur Spannungsversorgung einer elektronischen Schaltung
US6614210B2 (en) * 2001-12-18 2003-09-02 Intel Corporation Variable voltage source for a flash device operating from a power-supply-in-package (PSIP)
DE60228051D1 (de) * 2002-05-10 2008-09-18 Texas Instruments Inc LDO Regler mit Schlafmodus

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060070144A (ko) * 2004-12-20 2006-06-23 삼성전자주식회사 리플-프리 고전압 발생회로 및 방법, 그리고 이를 구비한반도체 메모리 장치

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
10200400790119
1020060070144

Also Published As

Publication number Publication date
KR20060087219A (ko) 2006-08-02
CN1819424A (zh) 2006-08-16
US20060170403A1 (en) 2006-08-03

Similar Documents

Publication Publication Date Title
KR100706239B1 (ko) 대기모드에서 소비 전력을 감소시킬 수 있는 전압레귤레이터
US6236194B1 (en) Constant voltage power supply with normal and standby modes
US10459470B2 (en) Voltage regulator and method for providing an output voltage with reduced voltage ripple
KR101003892B1 (ko) 듀얼입력 우선화 ｌｄｏ 레귤레이터
US7215183B2 (en) Reference voltage generator circuit
JPH10133754A (ja) レギュレータ回路及び半導体集積回路装置
JP2019533961A (ja) トランジスタ電力スイッチのための電流感知及び制御
JP5279544B2 (ja) ボルテージレギュレータ
US7629783B2 (en) Ultra low dropout voltage regulator
JP2001035177A5 (ko)
JP2010152451A (ja) ボルテージレギュレータ
JP2007334400A (ja) 電源電圧制御回路および半導体集積回路
KR20070095337A (ko) 전압-모드 스위칭 파워 서플라이 및 이것의 스타트-업 방법
JP2017126259A (ja) 電源装置
JP2007325468A (ja) 電源回路
US8085019B2 (en) Device for generating internal power supply voltage and method thereof
JP2011003055A (ja) 出力装置
US7939883B2 (en) Voltage regulating apparatus having a reduced current consumption and settling time
JP4017850B2 (ja) 電源回路
JP4614750B2 (ja) レギュレータ
JP2008099481A (ja) チャージポンプ回路
JPWO2019003421A1 (ja) 制御回路、及び理想ダイオード回路
JP2013232760A (ja) 出力ドライバ回路
KR20230105061A (ko) 인러쉬 전류 방지를 위한 저전압 강하 레귤레이터 및 그 제어 방법
JP2004213697A (ja) 定電圧回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee