JP2013232760A - 出力ドライバ回路 - Google Patents

出力ドライバ回路 Download PDF

Info

Publication number
JP2013232760A
JP2013232760A JP2012103218A JP2012103218A JP2013232760A JP 2013232760 A JP2013232760 A JP 2013232760A JP 2012103218 A JP2012103218 A JP 2012103218A JP 2012103218 A JP2012103218 A JP 2012103218A JP 2013232760 A JP2013232760 A JP 2013232760A
Authority
JP
Japan
Prior art keywords
output
circuit
mos transistor
constant current
output driver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012103218A
Other languages
English (en)
Other versions
JP5806972B2 (ja
Inventor
Masahiro Mitani
正宏 三谷
Minoru Ariyama
稔 有山
Daisuke Muraoka
大介 村岡
Tomoo Hikichi
友生 挽地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2012103218A priority Critical patent/JP5806972B2/ja
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to EP13780640.2A priority patent/EP2846467B1/en
Priority to CN202010259966.2A priority patent/CN111585552B/zh
Priority to PCT/JP2013/058681 priority patent/WO2013161483A1/ja
Priority to KR1020147029953A priority patent/KR101982904B1/ko
Priority to CN201380022125.8A priority patent/CN104247267A/zh
Priority to TW102112690A priority patent/TW201405276A/zh
Publication of JP2013232760A publication Critical patent/JP2013232760A/ja
Priority to US14/521,057 priority patent/US10379565B2/en
Application granted granted Critical
Publication of JP5806972B2 publication Critical patent/JP5806972B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/02—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/08122—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1733—Controllable logic circuits
    • H03K19/1737—Controllable logic circuits using multiplexers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0063—High side switches, i.e. the higher potential [DC] or life wire [AC] being directly connected to the switch and not via the load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0072—Low side switches, i.e. the lower potential [DC] or neutral wire [AC] being directly connected to the switch and not via the load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0081—Power supply means, e.g. to the switch driver

Abstract

【課題】簡単な回路構成で、過電流保護機能を備えた出力ドライバ回路を提供する。
【解決手段】定電流回路と定電流ミラー用ＭＯＳトランジスタとセレクタ回路を備え、定電流ミラー用ＭＯＳトランジスタと出力ＭＯＳトランジスタはカレントミラー回路を構成し、定電流ミラー用ＭＯＳトランジスタが発生する定電流に基づく電圧によって出力ＭＯＳトランジスタのゲートを制御して、出力ＭＯＳトランジスタのソース−ドレイン間に流れる電流を制限する、構成とした。
【選択図】図１

Description

本発明は、過電流保護機能を備えた出力ドライバ回路に関する。
従来の過電流保護機能付き出力ドライバ回路について説明する。図５は、従来の出力ドライバ回路を示す回路図である。
従来の過電流保護機能付き出力ドライバ回路５０は、出力端子５７に接続された、出力ドライバであるＮＭＯＳトランジスタ５５と、出力ドライバの電流経路に接続された、出力電流をモニターするためのセンス抵抗５８と、リファレンス電圧を出力するリファレンス電圧回路５１と、センス抵抗５８で発生する電圧とリファレンス電圧とを比較するコンパレータ５２と、コンパレータ５２の出力信号と入力端子５３の信号によってＮＭＯＳトランジスタ５５のゲートを制御するＮＯＲ回路５４と、を備える。
ＮＭＯＳトランジスタ５５がオンした状態で、出力端子５７と電源がショートした場合、ＮＭＯＳトランジスタ５５のドレイン−ソース間に大電流が流れる。このとき、センス抵抗５８に発生する電圧がリファレンス電圧より高くなると、コンパレータ５２の出力信号が“Ｈ”レベルになって、ＮＭＯＳトランジスタ５５オフするように制御される。これにより、ＮＭＯＳトランジスタ５５のソース−ドレイン間の電流は流れなくなり、過電流によるＩＣの破壊を防ぐことができる。
また、センス抵抗５８の代わりにＮＭＯＳトランジスタを接続することで、同様の保護を行なうことができる（例えば、特許文献１参照）。
特開平６−３８３６３号公報
しかしながら、従来の過電流保護機能付き出力ドライバ回路は、コンパレータとリファレンス電圧回路が必要なため、回路規模が大きくなってしまう、という課題があった。
また、出力ドライバであるＮＭＯＳトランジスタのソースにセンス抵抗を接続するため、通常動作時における出力ドライバの駆動能力が低下する、という課題もあった。
本発明の出力ドライバ回路は、上記課題に鑑みてなされ、簡単な回路構成で、かつ出力ドライバの駆動能力の低下を低下させることの無い、過電流保護機能を備えた出力ドライバ回路を提供することを目的とする。
本発明は、上記課題を解決するため、定電流を供給する定電流回路と、定電流に基づく電圧を発生する定電流ミラー用ＭＯＳトランジスタと、定電流ミラー用ＭＯＳトランジスタの電圧と第１電源端子の電圧が入力され、出力ドライバ回路の入力端子に入力された信号によって、入力されたいずれかの電圧を出力するセレクタ回路と、ゲートがセレクタ回路の出力端子に接続され、ドレインが出力ドライバ回路の出力端子に接続され、ソースが第１電源端子に接続された出力ＭＯＳトランジスタと、を備え、定電流に基づく電圧によって、出力ＭＯＳトランジスタのソース−ドレイン間に流れる電流が制限される過電流保護機能を備えた、オープンドレイン出力の出力ドライバ回路を提供する。
本発明の出力ドライバ回路は、カレントミラー回路によって出力ＭＯＳトランジスタの電流を制御するように構成し、過電流保護機能を実現した。従って、出力ＭＯＳトランジスタのソースにセンス抵抗を必要とせず、コンパレータとリファレンス電圧回路を必要としないため、簡単な構成で、かつ通常動作時の駆動能力も低下しない、過電流保護機能付き出力ドライバ回路を提供することができる。
本実施形態の出力ドライバ回路を示す回路図である。 本実施形態の出力ドライバ回路の他の例を示す回路図である。 本実施形態の出力ドライバ回路の他の例を示す回路図である。 本実施形態の出力ドライバ回路の他の例を示す回路図である。 従来の出力ドライバ回路を示す回路図である。
以下、本発明の実施形態を、図面を参照して説明する。
図１は、本実施形態の出力ドライバ回路を示す回路図である。
出力ドライバ回路１０は、定電流回路１１と、定電流ミラー用ＭＯＳトランジスタ１２と、入力端子１３と、セレクタ回路１４と、ＮＭＯＳトランジスタ１５を備える。
ＮＭＯＳトランジスタ１５は、ゲートがセレクタ回路１４の出力に接続され、ソースが接地端子２に接続され、ドレインが出力端子１７に接続される。ＮＭＯＳトランジスタ１５は、オープンドレイン形式の出力ドライバであり、出力端子１７は、外部のプルアップ抵抗１６を介して、後段の回路の電源端子３に接続される。
セレクタ回路１４は、定電流ミラー用ＭＯＳトランジスタ１２の出力電圧と、接地電圧ＶＳＳのどちらかを、入力端子１３の電圧によって選択して出力するように、定電流ミラー用ＭＯＳトランジスタ１２とＮＭＯＳトランジスタ１５の間に設けられる。
定電流ミラー用ＭＯＳトランジスタ１２は、電源端子２に接続された定電流回路１１で発生する電流を受け、ＮＭＯＳトランジスタ１５のソース−ドレイン間電流を制限するための電圧を出力する。すなわち、定電流ミラー用ＭＯＳトランジスタ１２は、ＮＭＯＳトランジスタ１５とカレントミラー回路を構成する。
次に、本実施形態の出力ドライバ回路１０の動作について説明する。
入力端子１３の電圧が“Ｌ”レベルの場合、セレクタ回路１４は接地電圧ＶＳＳを出力する。よって、ＮＭＯＳトランジスタ１５はオフし、出力ドライバ回路１０の出力端子１７はハイインピーダンス状態となる。従って、出力ドライバ回路１０の出力端子１７は、それを入力端子に接続する後段の回路の電源電圧ＶＣＣにプルアップされる。すなわち、出力ドライバ回路１０は、出力端子１７に“Ｈ”レベルを出力する。
入力端子１３の電圧が“Ｈ”レベルの場合、セレクタ回路１４は定電流ミラー用ＭＯＳトランジスタ１２のゲート電圧を出力する。ＮＭＯＳトランジスタ１５は、ＯＮして、ソース−ドレイン間に、電源電圧ＶＣＣとプルアップ抵抗１６の抵抗値によって決定される電流が流れる。すなわち、出力ドライバ回路１０は、出力端子１７に“Ｌ”レベルを出力する。
ここで、出力ドライバ回路１０の出力端子１７と後段の回路の電源電圧ＶＣＣが何らかの理由によりショートした場合を考える。ＮＭＯＳトランジスタ１５がＯＮしていると、電源電圧ＶＣＣと接地電圧ＶＳＳがショートすることになるので、ＮＭＯＳトランジスタ１５のソース−ドレイン間に過電流が流れる。
ＮＭＯＳトランジスタ１５のソース−ドレイン間に流れる電流の電流制限値Ｉｌｉｍｉｔは、定電流回路１１で発生する電流Ｉｃｏｎｓｔとカレントミラー回路のカレントミラー比で決定される。従って、ＮＭＯＳトランジスタ１５は、後段の電源電圧ＶＣＣやプルアップ抵抗１６の抵抗値に関わらず、ソース−ドレイン間に流れる電流が電流制限値Ｉｌｉｍｉｔに制限される。電流制限値Ｉｌｉｍｉｔは、過電流を制限するための値であり、通常動作時にＮＭＯＳトランジスタ１５がＯＮした場合に流れる電流よりも、十分に大きい値に設定される。
以上説明したように、本実施形態の出力ドライバ回路によれば、定電流ミラー用ＭＯＳトランジスタ１２とセレクタ回路１４を設けて、ＮＭＯＳトランジスタ１５のゲート電圧を制御する構成にしたので、簡単な回路構成で、出力端子１７の過電流保護機能が実現できる。
なお、図２に示すように、定電流ミラー用ＭＯＳトランジスタ１２は、カレントミラー比を調整できるように電流調整用のＮＭＯＳトランジスタ及びヒューズを備えてもよい。定電流ミラー用ＭＯＳトランジスタ１２をこのような構成にすることで、定電流Ｉｃｏｎｓｔのばらつきやカレントミラー比のばらつきを抑えることができる。従って、電流制限値Ｉｌｉｍｉｔの精度を高めることができる。
また、図示しないが、定電流回路１１をヒューズトリミングなどの手段により調整することによって、電流制限値Ｉｌｉｍｉｔのばらつきを抑えても良い。
また、図３に示すように、定電流ミラー用ＭＯＳトランジスタ１２は、接地端子２側に接続された定電流回路１１で発生する電流を受けるＰＭＯＳカレントミラー回路を備えた構成としても良い。ＰＭＯＳカレントミラー回路は、定電流回路１１の電流をカレントミラー比倍して、飽和結線されたＮＭＯＳトランジスタに流し込む。定電流ミラー用ＭＯＳトランジスタ１２をこのような構成にすることで、ＰＭＯＳカレントミラー回路とＮＭＯＳカレントミラー回路の２段構成にすることで、回路面積の縮小が可能となる。更に、カレントミラーの段数は何段にしても良く、また、ヒューズトリミングなどの手段を用いて、カレントミラー比を調整できるようにしても良い。
また、図４に示すように、Ｐｃｈオープンドレイン形式の出力ドライバ回路であっても、定電流ミラー用ＭＯＳトランジスタ１２とセレクタ回路４４と出力ＭＯＳトランジスタ４４を用いて、同様に過電流保護機能が実現できる。この場合は、出力端子１７は外部のプルアップ抵抗１６を介して、後段の回路の接地端子４に接続される。また、ヒューズトリミングなどの手段を用いて、電流制限値Ｉｌｉｍｉｔのばらつきを抑える機能を付加しても良い。
１０、４０ 出力ドライバ回路
１１ 定電流回路
１２ 定電流ミラー用ＭＯＳトランジスタ
１３、５３ 入力端子
１４、４４ セレクタ回路
１５、４５ 出力ＭＯＳトランジスタ
１７ 出力端子
５１ リファレンス電圧回路
５２ コンパレータ

Claims (3)

  1. オープンドレイン出力の出力ドライバ回路であって、
    定電流を供給する定電流回路と、
    前記定電流に基づく電圧を発生する定電流ミラー用ＭＯＳトランジスタと、
    前記定電流ミラー用ＭＯＳトランジスタが発生する前記定電流に基づく電圧と第１電源端子の電圧が入力され、前記出力ドライバ回路の入力端子に入力された信号によって、入力されたいずれかの電圧を出力するセレクタ回路と、
    ゲートが前記セレクタ回路の出力端子に接続され、ドレインが前記出力ドライバ回路の出力端子に接続され、ソースが前記第１電源端子に接続された出力ＭＯＳトランジスタと、を備え、
    前記定電流ミラー用ＭＯＳトランジスタと前記出力ＭＯＳトランジスタはカレントミラー回路を構成し、
    前記定電流に基づく電圧によって、前記出力ＭＯＳトランジスタのソース−ドレイン間に流れる電流が制限される、
    ことを特徴とする出力ドライバ回路。
  2. 前記カレントミラー回路は、カレントミラー比を調整する手段を有し、前記出力ＭＯＳトランジスタの電流制限値を調整する、
    ことを特徴とする請求項１記載の出力ドライバ回路。
  3. 前記定電流回路は、電流値を調整する手段を有し、前記出力ＭＯＳトランジスタの電流制限値を調整することができる、
    ことを特徴とする請求項１記載の出力ドライバ回路。
JP2012103218A 2012-04-27 2012-04-27 出力ドライバ回路 Active JP5806972B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2012103218A JP5806972B2 (ja) 2012-04-27 2012-04-27 出力ドライバ回路
CN202010259966.2A CN111585552B (zh) 2012-04-27 2013-03-26 输出驱动器电路
PCT/JP2013/058681 WO2013161483A1 (ja) 2012-04-27 2013-03-26 出力ドライバ回路
KR1020147029953A KR101982904B1 (ko) 2012-04-27 2013-03-26 출력 드라이버 회로
EP13780640.2A EP2846467B1 (en) 2012-04-27 2013-03-26 Output driver circuit
CN201380022125.8A CN104247267A (zh) 2012-04-27 2013-03-26 输出驱动器电路
TW102112690A TW201405276A (zh) 2012-04-27 2013-04-10 輸出驅動器電路
US14/521,057 US10379565B2 (en) 2012-04-27 2014-10-22 Output driver circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012103218A JP5806972B2 (ja) 2012-04-27 2012-04-27 出力ドライバ回路

Publications (2)

Publication Number Publication Date
JP2013232760A true JP2013232760A (ja) 2013-11-14
JP5806972B2 JP5806972B2 (ja) 2015-11-10

Family

ID=49482817

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012103218A Active JP5806972B2 (ja) 2012-04-27 2012-04-27 出力ドライバ回路

Country Status (7)

Country Link
US (1) US10379565B2 (ja)
EP (1) EP2846467B1 (ja)
JP (1) JP5806972B2 (ja)
KR (1) KR101982904B1 (ja)
CN (2) CN111585552B (ja)
TW (1) TW201405276A (ja)
WO (1) WO2013161483A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019512957A (ja) * 2016-03-17 2019-05-16 ザイリンクス インコーポレイテッドＸｉｌｉｎｘ Ｉｎｃｏｒｐｏｒａｔｅｄ プログラマブルロジックデバイス内のフットプリントを削減し、ファブリック多重度を向上させるシステムおよび方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2016103620A1 (ja) * 2014-12-26 2017-10-05 パナソニックＩｐマネジメント株式会社 表示装置及びスタンド
US20160239091A1 (en) * 2015-02-12 2016-08-18 Qualcomm Incorporated Controlled display of content on wearable displays
US9871514B1 (en) * 2016-06-29 2018-01-16 Texas Instruments Incorporated Methods and apparatus for continuous current limiting for FETS in high inductive load systems

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05343967A (ja) * 1992-06-09 1993-12-24 Toyota Autom Loom Works Ltd 保護回路
JPH0638363A (ja) 1992-07-20 1994-02-10 Mitsubishi Electric Corp 出力ドライバ回路
JPH06113443A (ja) * 1992-09-25 1994-04-22 Nec Kansai Ltd 過電流検出保護回路
US7740371B1 (en) * 1998-03-19 2010-06-22 Charles A. Lemaire Method and apparatus for pulsed L.E.D. illumination for a camera
US6343024B1 (en) * 2000-06-20 2002-01-29 Stmicroelectronics, Inc. Self-adjustable impedance line driver with hybrid
US7119611B2 (en) * 2003-04-11 2006-10-10 Vitesse Semiconductor Corporation On-chip calibrated source termination for voltage mode driver and method of calibration thereof
JP4809064B2 (ja) * 2006-01-13 2011-11-02 ルネサスエレクトロニクス株式会社 電流スイッチ回路
US7679876B2 (en) * 2006-05-22 2010-03-16 Mediatek Singapore Pte Ltd. Current limiter system, circuit and method for limiting current
US7852057B2 (en) * 2007-10-02 2010-12-14 Mediatek Inc. DC-DC converter
WO2010126491A1 (en) * 2009-04-28 2010-11-04 Semiconductor Components Industries, Llc Method for providing over current protection and circuit
JP5533345B2 (ja) * 2009-12-25 2014-06-25 ミツミ電機株式会社 電流源回路及びそれを用いた遅延回路及び発振回路
JP2011171854A (ja) * 2010-02-16 2011-09-01 Canon Inc バッファリング回路および増幅回路
CN102474231A (zh) * 2010-03-10 2012-05-23 松下电器产业株式会社 可变增益放大器
US8106710B2 (en) * 2010-03-18 2012-01-31 Analog Devices, Inc. Apparatus and method for variable gain transconductance
TWI413361B (zh) * 2010-07-20 2013-10-21 Ind Tech Res Inst 電流式放大器
KR101419806B1 (ko) * 2010-11-19 2014-07-17 한국전자통신연구원 고정 대역폭을 갖는 가변 이득 증폭기
CN202085343U (zh) * 2011-01-25 2011-12-21 武汉光华芯科技有限公司 一种宽电源电压范围的高性能led恒流驱动电路
JP5938852B2 (ja) * 2011-05-25 2016-06-22 富士電機株式会社 電圧制御型スイッチング素子のゲート駆動回路
KR20150129155A (ko) * 2014-05-08 2015-11-19 에스케이하이닉스 주식회사 바이어스 샘플링 장치 및 그에 따른 씨모스 이미지 센서

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019512957A (ja) * 2016-03-17 2019-05-16 ザイリンクス インコーポレイテッドＸｉｌｉｎｘ Ｉｎｃｏｒｐｏｒａｔｅｄ プログラマブルロジックデバイス内のフットプリントを削減し、ファブリック多重度を向上させるシステムおよび方法

Also Published As

Publication number Publication date
CN104247267A (zh) 2014-12-24
KR20150015449A (ko) 2015-02-10
CN111585552B (zh) 2023-08-15
EP2846467B1 (en) 2019-03-06
CN111585552A (zh) 2020-08-25
JP5806972B2 (ja) 2015-11-10
WO2013161483A1 (ja) 2013-10-31
EP2846467A4 (en) 2016-09-21
EP2846467A1 (en) 2015-03-11
KR101982904B1 (ko) 2019-05-27
US10379565B2 (en) 2019-08-13
US20150035567A1 (en) 2015-02-05
TW201405276A (zh) 2014-02-01
TWI561956B (ja) 2016-12-11

Similar Documents

Publication Publication Date Title
US7453295B2 (en) Low-voltage detection reset circuit
KR102252365B1 (ko) 과열 보호 회로 및 전압 레귤레이터
JP5279544B2 (ja) ボルテージレギュレータ
KR100991383B1 (ko) 반도체 장치의 출력 드라이버
JP6082356B2 (ja) 半導体装置
JP2009193190A (ja) 電源回路及びその過電流保護回路、並びに電子機器
JP5631918B2 (ja) 過電流保護回路、および、電力供給装置
KR102262374B1 (ko) 전압 레귤레이터
JP2017126259A (ja) 電源装置
JP5806972B2 (ja) 出力ドライバ回路
KR20140104352A (ko) 레벨 시프트 회로
JP2014067240A (ja) 半導体装置
JP6027806B2 (ja) 出力バッファ及び半導体装置
US20170117888A1 (en) Voltage comparison circuit
JP6514946B2 (ja) 電流ドライバ回路
US8854097B2 (en) Load switch
JP2016162216A (ja) 基準電圧回路
KR101362248B1 (ko) 고속 저전력 레벨 시프터
JP2010080807A (ja) 半導体装置
JP5888954B2 (ja) 電圧検出回路
JP2008152690A (ja) 電源装置
KR100529385B1 (ko) 내부 전압 발생 회로
JP2016080623A (ja) 半導体集積回路
JP2014026390A (ja) 半導体集積回路装置
KR20070014550A (ko) 내부전압 발생장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150901

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150907

R150 Certificate of patent or registration of utility model

Ref document number: 5806972

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250