JP6027806B2 - 出力バッファ及び半導体装置 - Google Patents
出力バッファ及び半導体装置 Download PDFInfo
- Publication number
- JP6027806B2 JP6027806B2 JP2012164834A JP2012164834A JP6027806B2 JP 6027806 B2 JP6027806 B2 JP 6027806B2 JP 2012164834 A JP2012164834 A JP 2012164834A JP 2012164834 A JP2012164834 A JP 2012164834A JP 6027806 B2 JP6027806 B2 JP 6027806B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- mos transistor
- power supply
- bias
- supply voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018585—Coupling arrangements; Interface arrangements using field effect transistors only programmable
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Description
3、4 nチャネルMOS型トランジスタ
5 バイアス電圧生成回路
Claims (6)
- 入力信号に応答して電源電圧に対応した電圧値を有する出力信号を出力ラインを介して送出する出力バッファであって、
ソース端子に前記電源電圧が印加されており、ゲート端子に前記入力信号が供給されている第1MOSトランジスタと、
ドレイン端子が前記出力ラインに接続されており、ソース端子に前記第1MOSトランジスタのドレイン端子が接続されている第2MOSトランジスタと、
前記電源電圧に応じて変化しつつ前記第2MOSトランジスタをオン状態にし、且つ前記第2MOSトランジスタのゲート・ソース間電圧を一定にする電圧値を有するバイアス電圧を生成してこれを前記第2MOSトランジスタのゲート端子に供給するバイアス生成回路と、を有し、
前記バイアス生成回路は、前記電源電圧を分圧して夫々異なる複数の候補電圧を生成する分圧手段と、
前記複数の候補電圧の内から選択信号によって示される1つを選択しこれを基準電圧として送出するセレクタと、
前記基準電圧の電圧値を所定値だけ低下させる基準電圧調整手段と、
前記基準電圧調整手段によって調整の施された基準電圧を増幅した電圧を前記バイアス電圧として生成する増幅手段と、を含み、
前記セレクタは、前記電源電圧が許容範囲の下限電圧値の時に、前記基準電圧調整手段の調整によって前記基準電圧が所定の電圧値となるような前記候補電圧を選択することを特徴とする出力バッファ。 - 前記バイアス生成回路は、前記電源電圧が許容範囲の下限電圧値である場合には上限電圧値である場合に比して前記許容範囲の電圧幅の分だけ電圧値が低いバイアス電圧を生成することを特徴とする請求項1記載の出力バッファ。
- ドレイン端子が前記出力ラインに接続されている第3MOSトランジスタと、
ソース端子に接地電圧が印加されており、ドレイン端子が前記第3MOSトランジスタのソース端子に接続されており、ゲート端子に前記入力信号が供給されている第4MOSトランジスタと、
前記電源電圧に基づいて前記第3MOSトランジスタをオン状態に設定する固定電圧値のバイアス電圧を生成してこれを前記第3MOSトランジスタのゲート端子に供給する固定バイアス生成回路と、を更に含むことを特徴とする請求項1又は2記載の出力バッファ。 - 入力信号に応答して電源電圧に対応した電圧値を有する出力信号を出力ラインを介して送出する出力バッファが形成されている半導体装置であって、
前記出力バッファは、
ソース端子に前記電源電圧が印加されており、ゲート端子に前記入力信号が供給されている第1MOSトランジスタと、
ドレイン端子が前記出力ラインに接続されており、ソース端子に前記第1MOSトランジスタのドレイン端子が接続されている第2MOSトランジスタと、
前記電源電圧に応じて変化しつつ前記第2MOSトランジスタをオン状態にし、且つ前記第2MOSトランジスタのゲート・ソース間電圧を一定にする電圧値を有するバイアス電圧を生成してこれを前記第2MOSトランジスタのゲート端子に供給するバイアス生成回路と、を有し、
前記バイアス生成回路は、前記電源電圧を分圧して夫々異なる複数の候補電圧を生成する分圧手段と、
前記複数の候補電圧の内から選択信号によって示される1つを選択しこれを基準電圧として送出するセレクタと、
前記基準電圧の電圧値を所定値だけ低下させる基準電圧調整手段と、
前記基準電圧調整手段によって調整の施された基準電圧を増幅した電圧を前記バイアス電圧として生成する増幅手段と、を含み、
前記セレクタは、前記電源電圧が許容範囲の下限電圧値の時に、前記基準電圧調整手段の調整によって前記基準電圧が所定の電圧値となるような前記候補電圧を選択することを特徴とする半導体装置。 - 前記バイアス生成回路は、前記電源電圧が許容範囲の下限電圧値である場合には上限電圧値である場合に比して前記許容範囲の電圧幅の分だけ電圧値が低いバイアス電圧を生成することを特徴とする請求項4記載の半導体装置。
- 前記出力バッファは、
ドレイン端子が前記出力ラインに接続されている第3MOSトランジスタと、
ソース端子に接地電圧が印加されており、ドレイン端子が前記第3MOSトランジスタのソース端子に接続されており、ゲート端子に前記入力信号が供給されている第4MOSトランジスタと、
前記電源電圧に基づいて前記第3MOSトランジスタをオン状態に設定する固定電圧値のバイアス電圧を生成してこれを前記第3MOSトランジスタのゲート端子に供給する固定バイアス生成回路と、を更に含むことを特徴とする請求項4又は5記載の半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012164834A JP6027806B2 (ja) | 2012-07-25 | 2012-07-25 | 出力バッファ及び半導体装置 |
US13/946,603 US8957708B2 (en) | 2012-07-25 | 2013-07-19 | Output buffer and semiconductor device |
CN201310315660.4A CN103580674B (zh) | 2012-07-25 | 2013-07-25 | 输出缓冲器及半导体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012164834A JP6027806B2 (ja) | 2012-07-25 | 2012-07-25 | 出力バッファ及び半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014027401A JP2014027401A (ja) | 2014-02-06 |
JP6027806B2 true JP6027806B2 (ja) | 2016-11-16 |
Family
ID=49994295
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012164834A Active JP6027806B2 (ja) | 2012-07-25 | 2012-07-25 | 出力バッファ及び半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8957708B2 (ja) |
JP (1) | JP6027806B2 (ja) |
CN (1) | CN103580674B (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2779456B1 (en) * | 2013-03-15 | 2018-08-29 | Dialog Semiconductor B.V. | Method for reducing overdrive need in mos switching and logic circuit |
KR102320544B1 (ko) * | 2015-07-10 | 2021-11-03 | 에스케이하이닉스 주식회사 | 레벨 쉬프터 |
KR102463921B1 (ko) * | 2016-02-19 | 2022-11-07 | 에스케이하이닉스 주식회사 | 넓은 동작 영역을 갖는 불휘발성 메모리 소자 |
US10224922B1 (en) * | 2018-04-04 | 2019-03-05 | Stmicroelectronics International N.V. | Biasing cascode transistor of an output buffer circuit for operation over a wide range of supply voltages |
CN109729295B (zh) * | 2018-12-19 | 2021-07-16 | 芯原微电子(上海)股份有限公司 | 发送端驱动电路及方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3339564B2 (ja) * | 1989-02-10 | 2002-10-28 | 株式会社日立製作所 | 半導体装置 |
JPH0332223A (ja) * | 1989-06-29 | 1991-02-12 | Mitsubishi Electric Corp | 出力回路 |
JPH05129959A (ja) * | 1990-07-03 | 1993-05-25 | Fujitsu Ltd | デジタル・アナログ変換器 |
JPH0766715A (ja) * | 1993-08-27 | 1995-03-10 | Fujitsu Ltd | 出力バッファ回路 |
JP3109456B2 (ja) * | 1997-07-04 | 2000-11-13 | 日本電気株式会社 | 半導体集積回路 |
US5939937A (en) * | 1997-09-29 | 1999-08-17 | Siemens Aktiengesellschaft | Constant current CMOS output driver circuit with dual gate transistor devices |
JP2002350808A (ja) * | 2001-05-24 | 2002-12-04 | Sanyo Electric Co Ltd | 駆動回路および表示装置 |
JP4371645B2 (ja) * | 2002-10-01 | 2009-11-25 | 三菱電機株式会社 | 半導体装置 |
TWI395405B (zh) * | 2009-08-06 | 2013-05-01 | Etron Technology Inc | 具提高反應速度與延長工作壽命功能之緩衝驅動電路、緩衝器與相關方法 |
TWI407694B (zh) * | 2010-01-27 | 2013-09-01 | Novatek Microelectronics Corp | 可抑制電壓過衝之輸出緩衝電路及方法 |
-
2012
- 2012-07-25 JP JP2012164834A patent/JP6027806B2/ja active Active
-
2013
- 2013-07-19 US US13/946,603 patent/US8957708B2/en active Active
- 2013-07-25 CN CN201310315660.4A patent/CN103580674B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
US8957708B2 (en) | 2015-02-17 |
CN103580674B (zh) | 2018-01-30 |
JP2014027401A (ja) | 2014-02-06 |
US20140028386A1 (en) | 2014-01-30 |
CN103580674A (zh) | 2014-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8866341B2 (en) | Voltage regulator | |
US7932707B2 (en) | Voltage regulator with improved transient response | |
US9195245B2 (en) | Output buffer circuit | |
JP5470128B2 (ja) | 定電圧回路、コンパレータおよびそれらを用いた電圧監視回路 | |
JP6027806B2 (ja) | 出力バッファ及び半導体装置 | |
JPWO2017164197A1 (ja) | レギュレータ回路 | |
KR20110011987A (ko) | 와이드 전압 레인지용 출력 드라이버 | |
JP2009193190A (ja) | 電源回路及びその過電流保護回路、並びに電子機器 | |
JP2017126259A (ja) | 電源装置 | |
JP5631918B2 (ja) | 過電流保護回路、および、電力供給装置 | |
US7683687B2 (en) | Hysteresis characteristic input circuit including resistors capable of suppressing penetration current | |
US20170117888A1 (en) | Voltage comparison circuit | |
CN110045777B (zh) | 逆流防止电路以及电源电路 | |
JP5806972B2 (ja) | 出力ドライバ回路 | |
US8854097B2 (en) | Load switch | |
US20130342259A1 (en) | Semiconductor integrated circuit and switching device | |
JP2017041968A (ja) | 電力供給装置及びその制御方法 | |
JP6624979B2 (ja) | ボルテージレギュレータ | |
US10355648B2 (en) | Regulator amplifier circuit for outputting a fixed output voltage independent of a load current | |
KR100863529B1 (ko) | 연산 증폭기 회로 | |
KR101720129B1 (ko) | 피모스 트랜지스터 저항 | |
JP7240075B2 (ja) | 定電圧回路 | |
US10763849B2 (en) | Semiconductor integrated circuit | |
JP2008310221A (ja) | 電流出力装置 | |
KR20090003655A (ko) | 집적회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150629 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160627 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160712 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160908 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161004 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161017 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6027806 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |