CN103580674A - 输出缓冲器及半导体装置 - Google Patents

输出缓冲器及半导体装置 Download PDF

Info

Publication number
CN103580674A
CN103580674A CN201310315660.4A CN201310315660A CN103580674A CN 103580674 A CN103580674 A CN 103580674A CN 201310315660 A CN201310315660 A CN 201310315660A CN 103580674 A CN103580674 A CN 103580674A
Authority
CN
China
Prior art keywords
voltage
mos transistor
terminal
transistor
supply voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310315660.4A
Other languages
English (en)
Other versions
CN103580674B (zh
Inventor
宫崎真裕
桥立修一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Publication of CN103580674A publication Critical patent/CN103580674A/zh
Application granted granted Critical
Publication of CN103580674B publication Critical patent/CN103580674B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018585—Coupling arrangements; Interface arrangements using field effect transistors only programmable

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

本发明涉及输出缓冲器及半导体装置。本发明的目的在于，提供一种能使过冲及下冲减低，并且能与所使用的电源电压的电压值无关地生成不会产生波形失真的输出信号的输出缓冲器及半导体装置。在设置于根据输入信号送出与电源电压对应的电压值的第一晶体管与输出线之间的电压缓和用的第二晶体管的栅极端子，施加将该第二晶体管设定为导通状态而且跟踪电源电压使第二晶体管的栅极-源极间电压为固定的电源对应偏置电压。

Description

输出缓冲器及半导体装置
技术领域
本发明涉及由互补型的MOS（Metal Oxide Semiconductor：金属氧化物半导体）构成的输出缓冲器及形成有这样的输出缓冲器的半导体装置。
背景技术
作为这样的输出缓冲器，提出了为了使输出电压的过冲（overshoot）及下冲（undershoot）缓和而分别在根据输入信号互补性地成为导通（ON）截止（OFF）状态的p通道MOS型的晶体管及n通道MOS型的晶体管与输出端子之间设置有电压缓和用的MOS晶体管的输出缓冲器（例如，参照专利文献1的图1（a））。在该输出缓冲器中，通过在上述的电压缓和用的每个晶体管的栅极端子施加固定的偏置电压VB，从而使其分别作为电阻元件进行动作。由此，可抑制流入到输出端子的输出电流的急剧的变动，与此相伴地，可减轻输出电压的过冲及下冲。
此外，当前，作为驱动这样的输出缓冲器的电源电压，允许3.0伏～3.6伏的电压范围的输出缓冲器正在被产品化。
此时，在上述的输出缓冲器中，在使用3.6伏作为电源电压的情况下，电压缓和用的晶体管的栅极－源极间电压变为（3.6-VB）伏，送出与该（3.6-VB）伏的平方成比例的输出电流。
另一方面，在使用3.0伏作为电源电压的情况下，电压缓和用的晶体管的栅极－源极间电压变为（3.0-VB）伏，送出与该（3.0-VB）伏的平方成比例的输出电流。
因此，与电源电压为3.6伏的情况相比，在电源电压是3.0伏的情况下，输出电流显著变低。从而，在连接于输出缓冲器的负载大的情况下，会产生在输出信号波形产生失真的问题。
现有技术文献
专利文献
专利文献1：特开平07－66715号公报。
发明内容
发明要解决的课题
本发明是为了解决这样的问题而完成的，其目的在于，提供一种能使过冲及下冲减低，并且即使所使用的电源电压是允许范围的下限电压值也能生成不会产生波形失真的输出信号的输出缓冲器及半导体装置。
用于解决课题的方案
本发明的输出缓冲器是响应于输入信号而经由输出线送出具有与电源电压对应的电压值的输出信号的输出缓冲器，具有：在源极端子施加所述电源电压并对栅极端子供给所述输入信号的第一MOS晶体管；漏极端子与所述输出线连接并在源极端子连接有所述第一MOS晶体管的漏极端子的第二MOS晶体管；以及生成一边根据所述电源电压而变化一边将所述第二MOS晶体管设为导通状态而且具有使所述第二MOS晶体管的栅极－源极间电压为固定的电压值的偏置电压，并将其供给给所述第二MOS晶体管的栅极端子的偏置生成电路。
此外，本发明的半导体装置是形成有响应于输入信号而经由输出线送出具有与电源电压对应的电压值的输出信号的输出缓冲器的半导体装置，所述输出缓冲器具有：在源极端子施加所述电源电压并对栅极端子供给所述输入信号的第一MOS晶体管；漏极端子与所述输出线连接并在源极端子连接有所述第一MOS晶体管的漏极端子的第二MOS晶体管；以及生成一边根据所述电源电压进行变化一边将所述第二MOS晶体管设为导通状态而且具有使所述第二MOS晶体管的栅极-源极间电压为固定的电压值的偏置电压，并将其供给给所述第二MOS晶体管的栅极端子的偏置生成电路。
发明效果
本发明的输出缓冲器在设置于根据输入信号送出与电源电压对应的电压值的第一MOS晶体管1与输出线之间的电压缓和用的第二MOS晶体管2的栅极端子施加将该第二MOS晶体管设定为导通状态而且跟踪电源电压使第二MOS晶体管的栅极－源极间电压为固定的电源对应偏置电压。从而，通过设置电压缓和用的晶体管，可减低在输出信号产生的下冲及过冲。进而，即使电源电压为其电压允许范围内的任意的电压值，电压缓和用的第二MOS晶体管的栅极－源极间电压也为固定。
因此，根据本发明的输出缓冲器，因为能与电源电压的电压值无关地送出固定的输出电流，所以即使所使用的电源电压是其电压允许范围内的下限电压值，也能送出不会产生波形失真的高品质的输出信号。
附图说明
图1是示出本发明的输出缓冲器100的电路图。
图2是示出电源对应偏置生成电路52的内部结构的电路图。
图3是示出在电源对应偏置生成电路52生成的电源对应偏置电压BVA的对电源电压推移特性的特性图。
具体实施方式
图1是示出本发明的输出缓冲器100的电路图。
图1所示的输出缓冲器100形成在作为CMOS半导体装置的半导体基板，以电压允许范围为3.0伏～3.6伏的电源电压VDD进行动作。输出缓冲器100包括p通道MOS型的晶体管1及2、n通道MOS型的晶体管3及4、偏置电压生成电路5。此时，晶体管1及4是成为本输出缓冲器100的核心的逆变器部，晶体管2及3是设置为电压变动缓和用的晶体管。
对高电位侧的晶体管1及低电位侧的晶体管4各自的栅极端子供给输入信号DIN。在晶体管1的源极端子施加例如3.0～3.6伏的电源电压VDD，在其漏极端子连接有晶体管2的源极端子。对晶体管2的栅极端子供给从偏置电压生成电路5供给的电源对应偏置电压BVA（进行后述），其漏极端子与输出线LOUT连接。
在低电位侧的晶体管4的源极端子施加例如0伏的接地电压VSS，在其漏极端子连接有晶体管3的源极端子。对晶体管3的栅极端子供给从偏置电压生成电路5供给的例如3.0伏的固定偏置电压BFX，其漏极端子与输出线LOUT连接。
偏置电压生成电路5具有固定偏置生成电路51和电源对应偏置生成电路52。
固定偏置生成电路51基于电源电压VDD生成例如3.0伏的固定偏置电压BFX，并将其供给给电压变动缓和用的晶体管3的栅极端子。
电源对应偏置生成电路52基于电源电压VDD像以下那样生成电源对应偏置电压BVA，并将其供给给电压变动缓和用的晶体管2的栅极端子。
图2是示出这样的电源对应偏置生成电路52的内部结构的一个例子的电路图。
在图2中，相互以串联方式连接的n通道MOS型的晶体管5201～520n分别进行二极管连接。在该串联连接中的一端的晶体管5201的漏极端子施加电源电压VDD，在另一端的晶体管520n的源极端子施加接地电压VSS。此时，由晶体管5201～520n（n是2以上的整数）造成的在晶体管彼此的每个连接点产生的电压作为成为基准电压的候补的候补电压R1～Rn-1供给给选择器521。即，晶体管5201～520n作为由串联连接的n个电阻构成的分压电路进行动作，将由对电源电压VDD进行分压而得到的各自不同的电压值构成的候补电压R1～Rn－1供给给选择器521。
选择器521从候补电压R1～Rn-1之中，选择用外部供给的基准电压选择信号SELR示出的一个候补电压作为基准电压REF，并经由线L1将其供给给开关元件522的一端及运算放大器523的非反转输入端子。
在开关元件522的另一端连接有定电流源524。开关元件522根据外部供给的基准电压微调信号RCNT变成导通状态，从上述线L1导出在定电流源524生成的定电流。由此，线L1上的电压下降。即，开关元件522及定电流源524作为根据基准电压微调信号RCNT使基准电压REF的电压值下降规定值的基准电压调整单元进行动作。
运算放大器523的输出端子经由线L2与电阻525的一端及下一级的运算放大器526的非反转输入端子连接。电阻525的另一端与电阻527的一端及运算放大器523的反转输入端子连接。在电阻527的另一端施加接地电压VSS。根据这样的结构，运算放大器523作为非反转放大电路进行动作，将对基准电压REF的电压值以增益（1+电阻525的电阻值/电阻527的电阻值）进行放大的电压作为偏置电压BV送出到线L2上。
运算放大器526作为其输出端子与自身的反转输入端子进行连接而成的所谓的电压跟随电路进行动作，将用偏置电压BV示出的电压作为电源对应偏置电压BVA以低阻抗进行输出。
根据图2所示的结构，电源对应偏置生成电路52跟踪电压允许范围为3.0伏～3.6伏的电源电压VDD，生成如图3所示的具有0伏～0.6伏的电压值的电源对应偏置电压BVA。即，如图3所示，在电源电压VDD是作为电压允许范围的上限电压值的3.6伏的情况下，生成具有0.6伏的电压值的电源对应偏置电压BVA,在是作为下限电压值的3.0伏的情况下，生成具有0伏的电压值的电源对应偏置电压BVA。
总之，在电源对应偏置生成电路52中，在电源电压VDD为其允许范围（3.0～3.6伏）的下限电压值（3.0伏）的情况下，与电源电压VDD为上限电压值（3.6伏）的情况相比，生成电压值低允许范围的电压宽度即3.6伏-3.0伏＝0.6伏的量的电源对应偏置电压。
另外，在该电源对应偏置生成电路52中，如图3所示，为了生成跟踪电源电压VDD的电源对应偏置电压BVA，首先，根据基准电压选择信号SELR，从对电源电压VDD进行分压得到的候补电压R1～Rn-1之中选择一个最适合作为基准电压REF的候补电压。此时，在电源电压VDD为3.0伏的情况下，通过电压下降调整单元522、524的电压下降调整选择线L1上的基准电压REF变为0伏的候补电压R。进而，在使电源电压VDD从3.0伏推移为3.6伏的情况下，以使电源对应偏置电压BVA如图3所示地从0伏推移为0.6伏的方式设定运算放大器523的增益，即，设定电阻525及527的电阻值。
以下，对具有图1所示的结构的输出缓冲器100的动作进行说明。
首先，当供给逻辑电平1的输入信号DIN时，晶体管1被设定为截止状态，晶体管4被设定为导通状态，因此，从输出线LOUT侧经由晶体管3及4引入电流。由此，输出线LOUT上的电压下降，其结果是，与接地电压VSS对应的逻辑电平0的输出信号DOUT经由输出线LOUT被送出。另一方面，当供给逻辑电平0的输入信号DIN时，晶体管1被设定为导通状态，晶体管4被设定为截止状态，因此，基于电源电压VDD的电流经由晶体管1及2被送出到输出线LOUT。由此，输出线LOUT上的电压上升，其结果是，与电源电压VDD对应的逻辑电平1的输出信号DOUT经由输出线LOUT被送出。
在此，在电源电压VDD为电压允许范围的上限电压值即3.6伏的情况下，对电压缓和用的晶体管2的栅极端子供给如图3所示的0.6伏的电源对应偏置电压BVA，因此，该晶体管2的栅极－源极间电压变为（3.6-0.6）伏，即3.0伏。从而，在供给了逻辑电平0的输入信号DIN的情况下，晶体管1变为导通状态，与晶体管2的栅极－源极间电压即3.0伏的平方成比例的输出电流被送出到输出线LOUT。
另一方面，在电源电压VDD为电压允许范围的下限电压值即3.0伏的情况下，对晶体管2的栅极端子供给图3所示的0伏的电源对应偏置电压BVA，因此，该晶体管2的栅极－源极间电压变为3.0伏。从而，在供给了逻辑电平0的输入信号DIN的情况下，晶体管1变为导通状态，与作为电压缓和用的晶体管2的栅极－源极间电压的3.0伏的平方成比例的输出电流被送出到输出线LOUT。
因此，在如图1～图2所示的输出缓冲器100中，通过设置电压缓和用的MOS晶体管2、3，从而可减低在输出信号产生的下冲及过冲。进而，即使电源电压VDD为其电压允许范围（3.0伏～3.6伏）内的任意的电压值，电压缓和用的晶体管的栅极－源极间电压也会变得固定（3.0伏），因此，能与电源电压的电压值无关地送出固定的输出电流。从而，即使所使用的电源电压为其电压允许范围内的下限电压值（3.0伏），也能送出不会产生波形失真的高品质的输出信号DOUT。
另外，在图1所示的实施例中，虽然在电压缓和用的n通道MOS型的晶体管3的栅极端子与电源电压VDD（3.0～3.6伏）无关地施加固定的偏置电压BFX，但是，也可以施加跟踪电源电压VDD而在Vth～3.0伏（Vth：晶体管3的阈值电压）间进行推移的偏置电压。
附图标记说明
1、2：p通道MOS型晶体管；
3、4：n通道MOS型晶体管；
5：偏置电压生成电路。

Claims (8)

1.一种输出缓冲器，响应于输入信号而经由输出线送出具有与电源电压对应的电压值的输出信号，所述输出缓冲器，其特征在于，具有：
第一MOS晶体管，在源极端子施加所述电源电压，对栅极端子供给所述输入信号；
第二MOS晶体管，漏极端子与所述输出线连接，在源极端子连接有所述第一MOS晶体管的漏极端子；以及
偏置生成电路，生成一边根据所述电源电压而变化一边将所述第二MOS晶体管设为导通状态而且具有使所述第二MOS晶体管的栅极-源极间电压为固定的电压值的偏置电压，并将其供给给所述第二MOS晶体管的栅极端子。
2.根据权利要求1所述的输出缓冲器，其特征在于，
在所述偏置生成电路中，在所述电源电压是允许范围的下限电压值的情况下，与是上限电压值的情况相比，生成电压值低所述允许范围的电压宽度的量的偏置电压。
3.根据权利要求1或2所述的输出缓冲器，其特征在于，所述偏置生成电路包括：
分压单元，对所述电源电压进行分压而生成各自不同的多个候补电压；
选择器，从所述多个候补电压之中选择由选择信号示出的一个候补电压，将其作为基准电压送出；
基准电压调整单元，使所述基准电压的电压值下降规定值；以及
放大单元，生成对由所述基准电压调整单元实施了调整的基准电压进行放大的电压作为所述偏置电压。
4.根据权利要求1～3的任一项所述的输出缓冲器，其特征在于，还包括：
第三MOS晶体管，漏极端子与所述输出线连接；
第四MOS晶体管，在源极端子施加接地电压，漏极端子与所述第三MOS晶体管的源极端子连接，对栅极端子供给所述输入信号；以及
固定偏置生成电路，基于所述电源电压生成将所述第三MOS晶体管设定为导通状态的固定电压值的偏置电压，将其供给给所述第三MOS晶体管的栅极端子。
5.一种半导体装置，形成有响应于输入信号而经由输出线送出具有与电源电压对应的电压值的输出信号的输出缓冲器，所述半导体装置的特征在于，所述输出缓冲器具有：
第一MOS晶体管，在源极端子施加所述电源电压，对栅极端子供给所述输入信号；
第二MOS晶体管，漏极端子与所述输出线连接，在源极端子连接有所述第一MOS晶体管的漏极端子；以及
偏置生成电路，生成一边根据所述电源电压而变化一边将所述第二MOS晶体管设为导通状态而且具有使所述第二MOS晶体管的栅极-源极间电压为固定的电压值的偏置电压，并将其供给给所述第二MOS晶体管的栅极端子。
6.根据权利要求5所述的半导体装置，其特征在于，
在所述偏置生成电路中，在所述电源电压是允许范围的下限电压值的情况下，与是上限电压值的情况相比，生成电压值低所述允许范围的电压宽度的量的偏置电压。
7.根据权利要求5或6所述的半导体装置，其特征在于，所述偏置生成电路包括：
分压单元，对所述电源电压进行分压而生成各自不同的多个候补电压；
选择器，从所述多个候补电压之中选择由选择信号示出的一个候补电压，将其作为基准电压送出；
基准电压调整单元，使所述基准电压的电压值下降规定值；以及
放大单元，生成对由所述基准电压调整单元实施了调整的基准电压进行放大的电压作为所述偏置电压。
8.根据权利要求5～7的任一项所述的半导体装置，其特征在于，所述输出缓冲器还包括：
第三MOS晶体管，漏极端子与所述输出线连接；
第四MOS晶体管，在源极端子施加接地电压，漏极端子与所述第三MOS晶体管的源极端子连接，对栅极端子供给所述输入信号；以及
固定偏置生成电路，基于所述电源电压生成将所述第三MOS晶体管设定为导通状态的固定电压值的偏置电压，将其供给给所述第三MOS晶体管的栅极端子。
CN201310315660.4A 2012-07-25 2013-07-25 输出缓冲器及半导体装置 Active CN103580674B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012164834A JP6027806B2 (ja) 2012-07-25 2012-07-25 出力バッファ及び半導体装置
JP2012-164834 2012-07-25

Publications (2)

Publication Number Publication Date
CN103580674A true CN103580674A (zh) 2014-02-12
CN103580674B CN103580674B (zh) 2018-01-30

Family

ID=49994295

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310315660.4A Active CN103580674B (zh) 2012-07-25 2013-07-25 输出缓冲器及半导体装置

Country Status (3)

Country Link
US (1) US8957708B2 (zh)
JP (1) JP6027806B2 (zh)
CN (1) CN103580674B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109729295A (zh) * 2018-12-19 2019-05-07 芯原微电子(上海)有限公司 发送端驱动电路及方法
CN110350907A (zh) * 2018-04-04 2019-10-18 意法半导体国际有限公司 在宽范围电源电压下工作的输出缓冲电路的偏置级联晶体管

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2779456B1 (en) * 2013-03-15 2018-08-29 Dialog Semiconductor B.V. Method for reducing overdrive need in mos switching and logic circuit
KR102320544B1 (ko) * 2015-07-10 2021-11-03 에스케이하이닉스 주식회사 레벨 쉬프터
KR102463921B1 (ko) * 2016-02-19 2022-11-07 에스케이하이닉스 주식회사 넓은 동작 영역을 갖는 불휘발성 메모리 소자
CN114221647A (zh) * 2021-12-08 2022-03-22 成都海光微电子技术有限公司 自适应驱动电路、io接口电路及芯片、电子设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0766715A (ja) * 1993-08-27 1995-03-10 Fujitsu Ltd 出力バッファ回路
JPH11149773A (ja) * 1989-02-10 1999-06-02 Hitachi Ltd 半導体装置
US20020175905A1 (en) * 2001-05-24 2002-11-28 Sanyo Electric Co., Ltd. Driving circuit and display comprising the same
US20110032007A1 (en) * 2009-08-06 2011-02-10 Chun Shiah Buffer-driving circuit capable of increasing responding speed and prolonging lifespan, buffer, and method thereof
TW201126907A (en) * 2010-01-27 2011-08-01 Novatek Microelectronics Corp Output buffer circuit and method for avoiding voltage overshoot

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0332223A (ja) * 1989-06-29 1991-02-12 Mitsubishi Electric Corp 出力回路
JPH05129959A (ja) * 1990-07-03 1993-05-25 Fujitsu Ltd デジタル・アナログ変換器
JP3109456B2 (ja) * 1997-07-04 2000-11-13 日本電気株式会社 半導体集積回路
US5939937A (en) * 1997-09-29 1999-08-17 Siemens Aktiengesellschaft Constant current CMOS output driver circuit with dual gate transistor devices
JP4371645B2 (ja) * 2002-10-01 2009-11-25 三菱電機株式会社 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11149773A (ja) * 1989-02-10 1999-06-02 Hitachi Ltd 半導体装置
JPH0766715A (ja) * 1993-08-27 1995-03-10 Fujitsu Ltd 出力バッファ回路
US20020175905A1 (en) * 2001-05-24 2002-11-28 Sanyo Electric Co., Ltd. Driving circuit and display comprising the same
US20110032007A1 (en) * 2009-08-06 2011-02-10 Chun Shiah Buffer-driving circuit capable of increasing responding speed and prolonging lifespan, buffer, and method thereof
TW201126907A (en) * 2010-01-27 2011-08-01 Novatek Microelectronics Corp Output buffer circuit and method for avoiding voltage overshoot

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110350907A (zh) * 2018-04-04 2019-10-18 意法半导体国际有限公司 在宽范围电源电压下工作的输出缓冲电路的偏置级联晶体管
CN109729295A (zh) * 2018-12-19 2019-05-07 芯原微电子(上海)有限公司 发送端驱动电路及方法
CN109729295B (zh) * 2018-12-19 2021-07-16 芯原微电子(上海)股份有限公司 发送端驱动电路及方法

Also Published As

Publication number Publication date
US20140028386A1 (en) 2014-01-30
CN103580674B (zh) 2018-01-30
US8957708B2 (en) 2015-02-17
JP2014027401A (ja) 2014-02-06
JP6027806B2 (ja) 2016-11-16

Similar Documents

Publication Publication Date Title
CN103580674A (zh) 输出缓冲器及半导体装置
US9323264B2 (en) Voltage regulator apparatus with sensing modules and related operating method thereof
US9564900B2 (en) Supply boost device
KR20100078400A (ko) 고속 차동 레벨 쉬프터 및 이를 포함하는 부트스트랩 드라이버
US20120194273A1 (en) Differential receiver
US9046911B2 (en) Variable voltage generation circuit
US9000966B2 (en) Integrated circuit, analog-digital converter and CMOS image sensor with the same
US20150137858A1 (en) Buffer circuit
JP6707477B2 (ja) コンパレータ
CN103677071A (zh) 半导体装置
CN104077993A (zh) 显示装置、cmos运算放大器和显示装置的驱动方法
TWI461883B (zh) 電壓緩衝器
EP2957985B1 (en) Control circuit and control system
KR101974657B1 (ko) 전압 레귤레이터
JP5977092B2 (ja) レールツーレールｄｍｏｓ増幅器の出力ステージにバイアスをかけるための方法及び装置
JP6549008B2 (ja) ボルテージレギュレータ
US9847758B2 (en) Low noise amplifier
JP2015037287A (ja) バイアス電流制御回路
US9612605B2 (en) Voltage regulator with current feedback
JP6291316B2 (ja) 半導体回路及び増幅回路
JP6510165B2 (ja) オペアンプ
JP2013104942A (ja) 出力回路及びそれを備えた増幅器
EP3334039A1 (en) Source follower
JP6306413B2 (ja) レギュレータ回路
CN103731149A (zh) 数字模拟转换电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant