CN109729295A - 发送端驱动电路及方法 - Google Patents

发送端驱动电路及方法 Download PDF

Info

Publication number
CN109729295A
CN109729295A CN201811553230.5A CN201811553230A CN109729295A CN 109729295 A CN109729295 A CN 109729295A CN 201811553230 A CN201811553230 A CN 201811553230A CN 109729295 A CN109729295 A CN 109729295A
Authority
CN
China
Prior art keywords
resistance
nmos tube
calibration
transmitting terminal
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811553230.5A
Other languages
English (en)
Other versions
CN109729295B (zh
Inventor
李冬
邢文俊
汪玉馨
钱哲弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Holdings Ltd Co
VeriSilicon Microelectronics Shanghai Co Ltd
Original Assignee
Core Holdings Ltd Co
VeriSilicon Microelectronics Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Core Holdings Ltd Co, VeriSilicon Microelectronics Shanghai Co Ltd filed Critical Core Holdings Ltd Co
Priority to CN201811553230.5A priority Critical patent/CN109729295B/zh
Publication of CN109729295A publication Critical patent/CN109729295A/zh
Application granted granted Critical
Publication of CN109729295B publication Critical patent/CN109729295B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Logic Circuits (AREA)
  • Amplifiers (AREA)

Abstract

本发明提供一种发送端驱动电路及方法，包括：产生随工艺、电源电压或温度变化的校准控制信号的校准控制单元；基于校准控制信号产生校准电流的电流校准单元；基于校准电流产生偏置电压的偏置电压产生单元；基于偏置电压将待输出信号放大后输出的输出级驱动单元；以及基于校准控制信号调整输出阻抗的阻抗匹配单元。产生校准控制信号；基于校准控制信号产生校准电流，得到偏置电压；在偏置电压的作用下将待输出信号放大，并通过阻抗匹配得到稳定的输出信号。本发明有效降低工艺、电源电压以及温度变化所带来的电流和阻值变化，满足HDMI2.0协议对发送端输出电压幅度变化的要求，达到更好的阻抗匹配效果，有效提高信号的传输质量。

Description

发送端驱动电路及方法
技术领域
本发明涉及集成电路领域，特别是涉及一种发送端驱动电路及方法。
背景技术
驱动器是发送端的关键模块，位于发送端的后端，一般多用于高速串行数据接口电路中，将发送端的并串转换数据以大的驱动能力发送至接收端，进而可以远距离传输数据。
全数字化音频视频市场的高速发展不断推动高清多媒体接口(High DefinitionMultimedia Interface，HDMI)向高速度、高集成度、低功耗、低成本的方向发展，因此越来越多的芯片采用价格低廉且相对成熟可靠的CMOS工艺设计实现。HDMI可以同时发送音频和视频信号,广泛应用机顶盒、DVD播放机、个人计算机、电视游乐器、综合扩大机、数字音响与电视机等设备领域。HDMI2.0作为HDMI1.4版本的升级技术，传输数据带宽高达18Gbps，最高支持4K@60Hz的数据分辨率，拥有更为广阔的市场前景。HDMI2.0发送端和接收端为HDMI2.0接口技术中的两大部分，分别用于串行数据的发送和接收。作为HDMI2.0发送端的关键模块，驱动器电路的实现至关重要。
传统的HDMI2.0驱动器电路在高速信号匹配方面多采用内置电阻进行阻抗匹配，且不具备阻值校准功能。在量产和应用过程中，电阻的阻值随工艺偏差以及温度变化波动较大，造成了高速信号在传输过程中存在较大的信号反射问题，影响接收端接收到的信号质量。若采用片外集成阻抗匹配电阻，不仅增加了片外设计成本，不便于电路的集成，而且片内信号的阻抗匹配无法保证，恶化了高速信号的质量。
传统的HDMI2.0驱动器电路在驱动电流设计过程中采用固定偏置产生驱动电流，在量产和应用过程中，驱动电流变化较大，造成接收端接收到的信号幅度变化较大，无法满足HDMI2.0协议要求，降低了产品成品率，进而增大了芯片成本。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种发送端驱动电路及方法，用于解决现有技术中HDMI2.0驱动器电路内置阻抗匹配电阻波动大、驱动器驱动输出电流波动较大等问题。
为实现上述目的及其他相关目的，本发明提供一种发送端驱动电路，所述发送端驱动电路至少包括：
校准控制单元、电流校准单元、偏置电压产生单元、输出级驱动单元及阻抗匹配单元；
所述校准控制单元用于产生随着工艺、电源电压或温度变化而变化的校准控制信号；
所述电流校准单元连接所述校准控制单元的输出端，基于所述校准控制信号产生与工艺、电源电压或温度变化无关的校准电流；
所述偏置电压产生单元连接所述电流校准单元的输出端，受所述校准电流的控制产生与工艺、电源电压或温度变化无关的偏置电压；
所述输出级驱动单元连接所述偏置电压产生单元的输出端，并接收待输出信号，基于所述偏置电压将所述待输出信号放大后输出；
所述阻抗匹配单元连接于所述输出级驱动单元的差分输出端之间，基于所述校准控制信号调整输出阻抗以实现阻抗匹配。
可选地，所述校准控制单元基于逐次逼近的方式控制内置的第一电阻阵列与外置的参考电阻的阻值一致，并将所述第一电阻阵列的控制信号输出作为所述校准控制信号。
更可选地，所述校准控制单元包括第一电流源、第二电流源、参考电阻、第一电阻阵列、比较器及逐次逼近逻辑模块；
所述第一电流源的一端连接电源电压，另一端连接所述参考电阻后接地；
所述第二电流源的一端连接所述电源电压，另一端连接所述第一电阻阵列后接地；
所述比较器的输入端分别连接所述参考电阻及所述第一电阻阵列，读取所述参考电阻及所述第一电阻阵列上的电压，并比较后输出比较结果；
所述逐次逼近逻辑模块连接所述比较器的输出端，基于所述比较器的比较结果输出所述校准控制信号；
所述第一电阻阵列连接所述逐次逼近逻辑模块的输出端，基于所述校准控制信号调整所述第一电阻阵列的阻值。
更可选地，所述电流校准单元包括第二电阻阵列、第一PMOS管、负反馈放大器及第二PMOS管；
所述第二电阻阵列接收所述校准控制信号，并基于所述校准控制信号调整所述第二电阻阵列的阻值，使所述第二电阻阵列的阻值不受工艺、电源电压或温度变化的影响；
所述第一PMOS管的源端连接电源电压，所述第一PMOS管的漏端连接所述第二电阻阵列后接地；
所述负反馈放大器的输入端分别连接所述第一PMOS管的漏端及第一参考电压，输出端连接所述第一PMOS管的栅端，通过负反馈调节流经所述第二电阻阵列的电流；
所述第二PMOS管与所述第一PMOS管构成电流镜，输出所述校准电流。
更可选地，所述阻抗匹配单元、所述第一电阻阵列及所述第二电阻阵列的电路结构相同，通过控制接入电路的电阻的数量调整总电阻值。
更可选地，所述阻抗匹配单元、所述第一电阻阵列及所述第二电阻阵列均包括多个并联的电阻调节模块，各电阻调节模块均包括依次串联的第一电阻、开关管及第二电阻，所述第一电阻与所述第二电阻的阻值相同，所述开关管的控制端连接所述校准控制信号中的一位。
更可选地，各电阻调节模块中的电阻阻值呈1/2的指数变化，各电阻调节模块中的开关管宽长比呈2的指数变化。
可选地，所述偏置电压产生单元基于低压差线性稳压结构产生所述偏置电压。
更可选地，所述偏置电压产生单元包括第三电流源、第三电阻、第一NMOS管、第二NMOS管及第二负反馈放大器；
所述第三电流源、所述第三电阻、所述第一NMOS管及所述第二NMOS管依次串联于电源电压和地之间；
所述第三电流源接收所述校准电流，基于所述校准电流调整流经所述第三电流源的电流；
所述第二负反馈放大器的输入端分别连接所述第三电流源与所述第三电阻的连接节点及第二参考电压，输出端连接所述第一NMOS管的栅端，并输出稳定的偏置电压；
所述第二NMOS管的栅端连接高电平；
其中，所述第二参考电压大于所述第一NMOS管的源漏电压、所述第二NMOS管的源漏电压及所述第三电阻上压降的和。
更可选地，所述输出级驱动单元包括一驱动模块或至少两个并联的驱动模块，所述驱动模块包括第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第四电阻及第五电阻；
所述第三NMOS管及所述第四NMOS管作为差分输入对管，栅端连接所述待输出信号，源端接地；
所述第五NMOS管及所述第六NMOS管的源端分别连接所述第三NMOS管及所述第四NMOS管的漏端，所述第五NMOS管及所述第六NMOS管的栅端连接所述偏置电压；
所述第四电阻及所述第五电阻的一端连接所述第五NMOS管及所述第六NMOS管的漏端，另一端作为所述驱动模块的差分输出端。
更可选地，所述第三NMOS管、所述第四NMOS管的尺寸与所述第二NMOS管的尺寸相同，所述第五NMOS管、所述第六NMOS管的尺寸与所述第一NMOS管的尺寸相同，所述第四电阻、所述第五电阻与所述第三电阻的阻值相同。
可选地，所述发送端驱动电路适用于HDMI2.0接口。
为实现上述目的及其他相关目的，本发明提供一种发送端驱动方法，所述发送端驱动方法至少包括：
产生一随工艺、电源电压或温度变化而变化的校准控制信号；
基于所述校准控制信号产生与工艺、电源电压或温度变化无关的校准电流；
基于所述校准电流产生与工艺、电源电压或温度变化无关的偏置电压；
在所述偏置电压的作用下将待输出信号放大，并通过阻抗匹配得到稳定的输出信号。
可选地，获得所述校准控制信号的方法包括：
通过逐次逼近调整内部第一电阻阵列的阻值与外部参考电阻的阻值一致，以所述第一电阻阵列的控制信号作为所述校准控制信号。
可选地，获得所述校准电流的方法包括：
基于所述校准控制信号调整第二电阻阵列的阻值，得到校准后的第二电阻阵列，通过负反馈调整流经所述第二电阻阵列的电流为预设值，并输出与所述预设值成倍数关系的校准电流。
可选地，获得所述偏置电压的方法包括：基于低压差线性稳压方法产生所述偏置电压。
可选地，采用差分方式放大所述待输出信号，并基于所述校准控制信号调整阻抗匹配单元，使得所述阻抗匹配单元的阻值不随工艺、电源电压或温度变化而变化，进而得到稳定的输出信号。
更可选地，所述发送端驱动方法进一步采用二进制控制权重调整阻值。
如上所述，本发明的发送端驱动电路及方法，具有以下有益效果：
1、本发明的发送端驱动电路及方法通过电流校准电路，有效降低工艺、电源电压以及温度变化所带来的电流变化，更容易满足HDMI2.0协议对发送端输出电压幅度变化的要求。
2、本发明的发送端驱动电路及方法调整阻抗匹配单元的阻值，有效降低工艺、电源电压以及温度变化所带来的阻值变化，达到更好的阻抗匹配效果，有效提高了高速信号的传输质量，更便于片内集成，降低片外设计阻抗匹配的负面影响。
附图说明
图1显示为本发明的发送端驱动电路的原理示意图。
图2显示为本发明的校准控制单元的结构示意图。
图3显示为本发明的第一电阻阵列的结构示意图。
图4显示为本发明的电流校准单元的结构示意图。
图5显示为本发明的基准电压产生单元的结构示意图。
元件标号说明
1 发送端驱动电路
11 校准控制单元
111 第一电流源
112 第二电流源
113 第一电阻阵列
113a 电阻调节模块
114 比较器
115 逐次逼近逻辑模块
12 电流校准单元
121 第二电阻阵列
122 负反馈放大器
13 偏置电压产生单元
131 第三电流源
132 第二负反馈放大器
14 输出级驱动单元
141 级驱动模块
15 阻抗匹配单元
2 接收端
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1～图5。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一
如图1所示，本实施例提供一种发送端驱动电路1，所述发送端驱动电路1包括：
校准控制单元11、电流校准单元12、偏置电压产生单元13、输出级驱动单元14及阻抗匹配单元15。
如图1所示，所述校准控制单元11用于产生随着工艺、电源电压及温度变化而变化的校准控制信号RTRIM[5:0]。
具体地，所述校准控制单元11基于逐次逼近的方式逐步调整内置的第一电阻阵列不断靠近外置的参考电阻的阻值，最终两者保持一致，并将所述第一电阻阵列的控制信号输出作为所述校准控制信号RTRIM[5:0]。在本实施例中，所述校准控制信号为6位控制总线信号，在实际应用中可根据需要设定所述校准控制信号的位数，不以本实施例为限。
具体地，如图2所示，所述校准控制单元11包括第一电流源111、第二电流源112、参考电阻RREF、第一电阻阵列113、比较器114及逐次逼近逻辑模块115。所述第一电流源111的一端连接电源电压VDD，另一端连接所述参考电阻RREF后接地；所述第二电流源112的一端连接所述电源电压VDD，另一端连接所述第一电阻阵列113后接地；所述第一电流源111与所述第二电流源112的电流值相等；所述参考电阻RREF为片外高精度电阻，其阻值不随芯片的工艺、电源电压及温度变化而变化。所述比较器11的输入端分别连接所述参考电阻RREF及所述第一电阻阵列113，读取所述参考电阻RREF上的压降VB及所述第一电阻阵列113上的压降VA，并比较后输出比较结果comp_result。所述逐次逼近逻辑模块115连接所述比较器114的输出端，基于所述比较结果comp_result输出所述校准控制信号RTRIM[5:0]。所述第一电阻阵列113连接所述逐次逼近逻辑模块115的输出端，基于所述校准控制信号RTRIM[5:0]调整所述第一电阻阵列113的阻值，校准结束之后，所述第一电阻阵列113的阻值等于所述参考电阻RREF的阻值，并且该阻值不随工艺、电源电压及温度变化而变化，具有很高的稳定性。
更具体地，如图3所示，所述第一电阻阵列113由所述校准控制信号RTRIM[5:0]通过控制阵列中开关管的开关来调节阵列中接入的电阻数量，进而调整整体阻值的大小。所述第一电阻阵列113的一端接地，另外一端接所述第二电流源112。所述第一电阻阵列113包括多个并联的电阻调节模块113a，各电阻调节模块113a均包括依次串联的第一电阻、开关管及第二电阻，所述第一电阻与所述第二电阻的阻值相同，所述开关管的控制端连接所述校准控制信号中的一位，各电阻调节模块113a中的电阻阻值呈1/2的指数变化，各电阻调节模块113a中的开关管宽长比呈2的指数变化。在本实施例中，所述开关管为NMOS管，在实际应用中，所述开关管的类型可根据需要设定，不以本实施例为限。所述第一电阻阵列113采用二进制控制权重形式，假设第一级电阻调节模块中第一电阻R0A与第二电阻R0B的阻值为R，开关管MN0的宽长比为W/L；则第二级电阻调节模块中第一电阻R1A与电阻R1B的阻值为1/2*R，开关管MN1的宽长比为2*W/L；第三级电阻调节模块中第一电阻R2A与第二电阻R2B的阻值为1/4*R，开关管MN2的宽长比为4*W/L；第四级电阻调节模块中第一电阻R3A与第二电阻R3B的阻值为1/8*R，开关管MN3的宽长比为8*W/L；第五级电阻调节模块中第一电阻R4A与第二电阻R4B的阻值为1/16*R，NMOS管子MN4的宽长比为16*W/L；第六级电阻调节模块中第一电阻R5A与第二电阻R5B的阻值为1/32*R，开关管MN5的宽长比为32*W/L。
如图1所示，所述电流校准单元12连接所述校准控制单元11的输出端，基于所述校准控制信号RTRIM[5:0]产生与工艺、电源电压及温度变化无关的校准电流ICAL。
具体地，如图4所示，在本实施例中，所述电流校准单元12包括第二电阻阵列121、第一PMOS管MP0、负反馈放大器122及第二PMOS管MP1。所述第二电阻阵列121接收所述校准控制信号RTRIM[5:0]，并基于所述校准控制信号RTRIM[5:0]调整所述第二电阻阵列121的阻值，使所述第二电阻阵列121的阻值不受工艺、电源电压及温度变化的影响。所述第一PMOS管MP0的源端连接电源电压VDD，漏端连接所述第二电阻阵列121后接地。所述负反馈放大器122的输入端分别连接所述第一PMOS管MP0的漏端及第一参考电压VREF_LVL，输出端连接所述第一PMOS管MP0的栅端，通过负反馈将所述第一PMOS管MP0的漏端电压VFB_LVL反馈至所述负反馈放大器122，所述负反馈放大器122的输出信号VC_LVL控制所述第一PMOS管MP0的栅端，进而调节流经所述第二电阻阵列121的电流。所述第二PMOS管MP1与所述第一PMOS管MP0构成电流镜，在本实施例中，镜像比例为1:1，即所述第一PMOS管MP0与所述第二PMOS管MP1的尺寸相等；假设被校准后所述第二电阻阵列122的阻值为RCAL_LVL，则最终输出的校准电流ICAL的大小为VREF_LVL/RCAL_LVL。在实际应用中，可根据需要设定镜像比例，不以本实施例为限。
需要说明的是，在本实施例中，所述第二电阻阵列121的阵列结构与所述第一电阻阵列113保持一致，以提高工艺匹配性。在实际应用中，可根据需要设定所述第二电阻阵列121与所述第一电阻阵列113的结构相同或不同，不以本实施例为限。
如图1所示，所述偏置电压产生单元13连接所述电流校准单元12的输出端，受所述校准电流ICAL的控制产生与工艺、电源电压及温度变化无关的偏置电压VC。
具体地，所述偏置电压产生单元13采用低压差线性稳压结构的负反馈形式，根据所述校准电流ICAL来给所述输出级驱动单元14提供相应的偏置电压VC，进而保证所述输出级驱动单元14的输出电压幅度。
具体地，所述偏置电压产生单元13包括第三电流源131、第三电阻RESDC、第一NMOS管MBC、第二NMOS管MAC及第二负反馈放大器132。所述第三电流源131的一端连接电源电压VDD，另一端连接所述第三电阻RESDC的一端，所述第三电流源131接收所述校准电流ICAL，基于所述校准电流ICAL调整流经所述第三电流源131的电流。所述第三电阻RESDC的另一端连接所述第一NMOS管MBC的漏端。所述第一NMOS管MBC的源端连接所述第二NMOS管MAC的漏端。所述第二NMOS管MAC的源端接地，栅端连接高电平，在本实施例中，所述第二NMOS管MAC的栅端连接电源电压。所述第二负反馈放大器132的输入端分别连接所述第三电流源131与所述第三电阻RESDC的连接节点及第二参考电压VREF，输出端连接所述第一NMOS管MBC的栅端，反馈电压VFB与所述第二参考电压VREF比较后输出稳定的偏置电压VC，进而控制所述第一NMOS管MBC的栅端。所述第二参考电压VREF大于所述第一NMOS管MBC的源漏电压、所述第二NMOS管MAC的源漏电压及所述第三电阻RESDC上压降的和，以保证所述偏置电压产生单元13正常工作。
如图1所示，所述输出级驱动单元14连接所述偏置电压产生单元13的输出端，并接收待输出信号，基于所述偏置电压VC将所述待输出信号放大后输出。
具体地，所述输出级驱动单元14将发送端并串转换后的串行差分信号DATA_P、DATA_N(待输出信号)转换为大的输出电流作用在远端的接收端2的上拉电阻RT1、RT2上(上拉电阻RT1、RT2连接3.3V的电压)，进而产生相应电压幅度的输出信号，并且保障了高速信号远距离传输质量。
具体地，在本实施例中，所述输出级驱动单元14包括多个并联的驱动模块141，在保证相应电流输出能力的基础上，有效降低所述偏置电压产生单元13的功耗。在实际应用中，可根据需要设定所述驱动模块141的数量为1个或多个，当所述驱动模块141的数量设定为多个时，所述输出级驱动单元14的输出电流大小为N*ICAL，N为所述驱动模块141的数量。所述驱动模块141包括第三NMOS管MA1、第四NMOS管MA2、第五NMOS管MB1、第六NMOS管MB2、第四电阻RESD1及第五电阻RESD2。所述第三NMOS管MA1及所述第四NMOS管MA2作为差分输入对管，所述第三NMOS管MA1及所述第四NMOS管MA2的栅端分别连接所述待输出信号的差分信号DATA_P及DATA_N，源端接地；所述第五NMOS管MB1的源端连接所述第三NMOS管MA1的漏端，所述第六NMOS管MB2的源端连接所述第四NMOS管MA2的漏端，所述第五NMOS管MB1及所述第六NMOS管MB21的栅端连接所述偏置电压VC。所述第四电阻RESD1的一端连接所述第五NMOS管MB1的漏端，另一端作为所述输出级驱动单元14的正相输出端，所述第五电阻RESD2的一端连接所述第六NMOS管MB21的漏端，另一端作为所述输出级驱动单元14的反相输出端。
需要说明的是，在本实施例中，所述输出级驱动单元14与所述偏置电压产生单元13采用1:1镜像驱动器单元电路尺寸的方式，即所述第三NMOS管MA1、所述第四NMOS管MA2及所述第二NMOS管MAC的尺寸相同；所述第五NMOS管MB1、所述第六NMOS管MB2及所述第一NMOS管MBC的尺寸相同；所述第四电阻RESD1、所述第五电阻RESD2及所述第三电阻RESDC的阻值相同，进而可以达到工艺上很高的匹配效果。在实际应用中可根据需要设定电路结构，不限于本实施例。
如图1所示，所述阻抗匹配单元15连接于所述输出级驱动单元14的差分输出端之间，基于所述校准控制信号RTRIM[5:0]调整输出阻抗以实现阻抗匹配。
具体地，所述阻抗匹配单元15的阻值由所述校准控制信号RTRIM[5:0]控制，可有效降低工艺、电源电压以及温度变化所带来的阻值波动，提高高速信号传输质量。在本实施例中，所述校准控制信号RTRIM[5:0]校准之后所述阻抗匹配单元15的阻抗稳定在100ohm左右，与所述接收端2中特征阻抗为50ohm的上拉电阻RT1、RT2匹配，以此达到信号阻抗匹配的目的。
具体地，在本实施例中，所述阻抗匹配单元15与所述第一电阻阵列113及所述第二电阻阵列121的阵列结构相同，以保持工艺上的一致性。
更具体地，假设需要的阻抗匹配电阻RCAL的阻值(在本实施例中为100ohm)为所述参考电阻RREF阻值的1/M，即所述参考电阻RREF的阻值为100*M ohm，则需将所述阻抗匹配单元15中第一级电阻调节模块中第一电阻R0A与第二电阻R0B的阻值设置为1/M*R，开关管MN0的宽长比设置为M*W/L；第二级电阻调节模块中第一电阻R1A与电阻R1B的阻值设置为1/M*1/2*R，开关管MN1的宽长比设置为M*2*W/L；第三级电阻调节模块中第一电阻R2A与第二电阻R2B的阻值设置为1/M*1/4*R，开关管MN2的宽长比设置为M*4*W/L；第四级电阻调节模块中第一电阻R3A与第二电阻R3B的阻值设置为1/M*1/8*R，开关管MN3的宽长比设置为M*8*W/L；第五级电阻调节模块中第一电阻R4A与第二电阻R4B的阻值设置为1/M*1/16*R，NMOS管子MN4的宽长比设置为M*16*W/L；第六级电阻调节模块中第一电阻R5A与第二电阻R5B的阻值设置为1/M*1/32*R，开关管MN5的宽长比设置为M*32*W/L。
需要说明的是，如图5所示，所述第一参考电压VREF_LVL及所述第二参考电压VREF由片内基准电压产生单元产生，所述基准电压产生单元可设置于所述发送端驱动电路中，也可设置在发送端接口中，根据需要设置，在此不一一限定。
本实施例的发送端驱动电路1基于校准控制单元11及电流校准单元12可以将所述校准电流ICAL表示为VREF_LVL/RREF，进而可以得到所述输出级驱动单元14所输出的驱动电流满足N*VREF_LVL/RREF。其中，所述第一参考电压VREF_LVL来源于片内基准参考电压，对工艺、电源电压以及温度的变化不敏感，具有很高的稳定性，因此，所述输出级驱动单元14的输出电流具有很高的稳定性。
需要说明的是，在本实施例中，所述发送端驱动电路1应用于HDMI2.0接口。在实际应用中，任意可采用本发明架构的接口均适用，不以本实施例为限。
需要说明的是，在本实施例中，所述第一电阻阵列113、所述第二电阻阵列121及所述阻抗匹配单元15不随工艺、电源电压以及温度的变化而变化，在实际应用中，所述第一电阻阵列113、所述第二电阻阵列121及所述阻抗匹配单元15可不随工艺、电源电压以及温度中一个或两个的组合化，不限于本实施例。
实施例二
本实施例提供一种发送端驱动方法，在本实施例中，所述发送端驱动方法基于所述发送端驱动电路1实现，在实际应用中，任意可实现本方法的硬件电路或软件代码均适用，不限于本实施例所列举。
所述发送端驱动方法具体包括：
1)产生一随工艺、电源电压或温度变化而变化的校准控制信号。
具体地，在本实施例中，通过逐次逼近调整内部第一电阻阵列113的阻值与外部参考电阻RREF的阻值一致，以所述第一电阻阵列113的控制信号作为所述校准控制信号RTRIM[5:0]。其中，所述第一电阻阵列113的阻值在校准前随工艺、电源电压及温度变化而变化，在校准后不随工艺、电源电压及温度变化而变化。所述参考电阻RREF的阻值不随工艺、电源电压或温度变化而变化。
更具体地，所述第一电阻阵列113采用二进制控制权重调整阻值。
2)基于所述校准控制信号产生与工艺、电源电压及温度变化无关的校准电流。
具体地，基于所述校准控制信号RTRIM[5:0]调整第二电阻阵列121的阻值，得到校准后的第二电阻阵列121，校准后所述第二电阻阵列121的阻值不随工艺、电源电压及温度变化而变化。在本实施例中，通过负反馈调整流经所述第二电阻阵列121的电流为预设值，并输出与所述预设值成倍数关系的校准电流ICAL。在本实施例中，所述校准电流ICAL与所述预设值相等(1倍的关系)。
更具体地，所述第二电阻阵列121采用二进制控制权重调整阻值。
3)基于所述校准电流产生与工艺、电源电压及温度变化无关的偏置电压。
具体地，本实施例中，基于低压差线性稳压方法产生所述偏置电压VC。
4)在所述偏置电压的作用下将待输出信号放大，并通过阻抗匹配得到稳定的输出信号。
具体地，采用差分方式放大所述待输出信号，并基于所述校准控制信号RTRIM[5:0]调整阻抗匹配单元15，使得所述阻抗匹配单元15的阻值不随工艺、电源电压及温度变化而变化，进而得到稳定的输出信号，以满足HDMI2.0协议所规定的发送端输出信号幅度的要求。
本发明的发送端驱动电路及方法通过电流校准电路，有效降低工艺、电源电压以及温度变化所带来的电流变化，更容易满足HDMI2.0协议对发送端输出电压幅度变化的要求。且本发明的发送端驱动电路及方法调整阻抗匹配单元的阻值，有效降低工艺、电源电压以及温度变化所带来的阻值变化，达到更好的阻抗匹配效果，有效提高了高速信号的传输质量，更便于片内集成，降低片外设计阻抗匹配的负面影响。
综上所述，本发明提供一种发送端驱动电路及方法，包括校准控制单元、电流校准单元、偏置电压产生单元、输出级驱动单元及阻抗匹配单元；所述校准控制单元用于产生随着工艺、电源电压或温度变化而变化的校准控制信号；所述电流校准单元连接所述校准控制单元的输出端，基于所述校准控制信号产生与工艺、电源电压或温度变化无关的校准电流；所述偏置电压产生单元连接所述电流校准单元的输出端，受所述校准电流的控制产生与工艺、电源电压或温度变化无关的偏置电压；所述输出级驱动单元连接所述偏置电压产生单元的输出端，并接收待输出信号，基于所述偏置电压将所述待输出信号放大后输出；所述阻抗匹配单元连接于所述输出级驱动单元的差分输出端之间，基于所述校准控制信号调整输出阻抗以实现阻抗匹配。产生一随工艺、电源电压或温度变化而变化的校准控制信号；基于所述校准控制信号产生与工艺、电源电压或温度变化无关的校准电流；基于所述校准电流产生与工艺、电源电压或温度变化无关的偏置电压；在所述偏置电压的作用下将待输出信号放大，并通过阻抗匹配得到稳定的输出信号。本发明的发送端驱动电路及方法通过电流校准电路，有效降低工艺、电源电压以及温度变化所带来的电流变化，更容易满足HDMI2.0协议对发送端输出电压幅度变化的要求；同时有效降低工艺、电源电压以及温度变化所带来的阻值变化，达到更好的阻抗匹配效果，有效提高了高速信号的传输质量，更便于片内集成，降低片外设计阻抗匹配的负面影响。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (18)

1.一种发送端驱动电路，其特征在于，所述发送端驱动电路至少包括：
校准控制单元、电流校准单元、偏置电压产生单元、输出级驱动单元及阻抗匹配单元；
所述校准控制单元用于产生随着工艺、电源电压或温度变化而变化的校准控制信号；
所述电流校准单元连接所述校准控制单元的输出端，基于所述校准控制信号产生与工艺、电源电压或温度变化无关的校准电流；
所述偏置电压产生单元连接所述电流校准单元的输出端，受所述校准电流的控制产生与工艺、电源电压或温度变化无关的偏置电压；
所述输出级驱动单元连接所述偏置电压产生单元的输出端，并接收待输出信号，基于所述偏置电压将所述待输出信号放大后输出；
所述阻抗匹配单元连接于所述输出级驱动单元的差分输出端之间，基于所述校准控制信号调整输出阻抗以实现阻抗匹配。
2.根据权利要求1所述的发送端驱动电路，其特征在于：所述校准控制单元基于逐次逼近的方式控制内置的第一电阻阵列与外置的参考电阻的阻值一致，并将所述第一电阻阵列的控制信号输出作为所述校准控制信号。
3.根据权利要求2所述的发送端驱动电路，其特征在于：所述校准控制单元包括第一电流源、第二电流源、参考电阻、第一电阻阵列、比较器及逐次逼近逻辑模块；
所述第一电流源的一端连接电源电压，另一端连接所述参考电阻后接地；
所述第二电流源的一端连接所述电源电压，另一端连接所述第一电阻阵列后接地；
所述比较器的输入端分别连接所述参考电阻及所述第一电阻阵列，读取所述参考电阻及所述第一电阻阵列上的电压，并比较后输出比较结果；
所述逐次逼近逻辑模块连接所述比较器的输出端，基于所述比较器的比较结果输出所述校准控制信号；
所述第一电阻阵列连接所述逐次逼近逻辑模块的输出端，基于所述校准控制信号调整所述第一电阻阵列的阻值。
4.根据权利要求2或3所述的发送端驱动电路，其特征在于：所述电流校准单元包括第二电阻阵列、第一PMOS管、负反馈放大器及第二PMOS管；
所述第二电阻阵列接收所述校准控制信号，并基于所述校准控制信号调整所述第二电阻阵列的阻值，使所述第二电阻阵列的阻值不受工艺、电源电压或温度变化的影响；
所述第一PMOS管的源端连接电源电压，所述第一PMOS管的漏端连接所述第二电阻阵列后接地；
所述负反馈放大器的输入端分别连接所述第一PMOS管的漏端及第一参考电压，输出端连接所述第一PMOS管的栅端，通过负反馈调节流经所述第二电阻阵列的电流；
所述第二PMOS管与所述第一PMOS管构成电流镜，输出所述校准电流。
5.根据权利要求4所述的发送端驱动电路，其特征在于：所述阻抗匹配单元、所述第一电阻阵列及所述第二电阻阵列的电路结构相同，通过控制接入电路的电阻的数量调整总电阻值。
6.根据权利要求5所述的发送端驱动电路，其特征在于：所述阻抗匹配单元、所述第一电阻阵列及所述第二电阻阵列均包括多个并联的电阻调节模块，各电阻调节模块均包括依次串联的第一电阻、开关管及第二电阻，所述第一电阻与所述第二电阻的阻值相同，所述开关管的控制端连接所述校准控制信号中的一位。
7.根据权利要求6所述的发送端驱动电路，其特征在于：各电阻调节模块中的电阻阻值呈1/2的指数变化，各电阻调节模块中的开关管宽长比呈2的指数变化。
8.根据权利要求1所述的发送端驱动电路，其特征在于：所述偏置电压产生单元基于低压差线性稳压结构产生所述偏置电压。
9.根据权利要求8所述的发送端驱动电路，其特征在于：所述偏置电压产生单元包括第三电流源、第三电阻、第一NMOS管、第二NMOS管及第二负反馈放大器；
所述第三电流源、所述第三电阻、所述第一NMOS管及所述第二NMOS管依次串联于电源电压和地之间；
所述第三电流源接收所述校准电流，基于所述校准电流调整流经所述第三电流源的电流；
所述第二负反馈放大器的输入端分别连接所述第三电流源与所述第三电阻的连接节点及第二参考电压，输出端连接所述第一NMOS管的栅端，并输出稳定的偏置电压；
所述第二NMOS管的栅端连接高电平；
其中，所述第二参考电压大于所述第一NMOS管的源漏电压、所述第二NMOS管的源漏电压及所述第三电阻上压降的和。
10.根据权利要求9所述的发送端驱动电路，其特征在于：所述输出级驱动单元包括一驱动模块或至少两个并联的驱动模块，所述驱动模块包括第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第四电阻及第五电阻；
所述第三NMOS管及所述第四NMOS管作为差分输入对管，栅端连接所述待输出信号，源端接地；
所述第五NMOS管及所述第六NMOS管的源端分别连接所述第三NMOS管及所述第四NMOS管的漏端，所述第五NMOS管及所述第六NMOS管的栅端连接所述偏置电压；
所述第四电阻及所述第五电阻的一端连接所述第五NMOS管及所述第六NMOS管的漏端，另一端作为所述驱动模块的差分输出端。
11.根据权利要求10所述的发送端驱动电路，其特征在于：所述第三NMOS管、所述第四NMOS管的尺寸与所述第二NMOS管的尺寸相同，所述第五NMOS管、所述第六NMOS管的尺寸与所述第一NMOS管的尺寸相同，所述第四电阻、所述第五电阻与所述第三电阻的阻值相同。
12.根据权利要求1所述的发送端驱动电路，其特征在于：所述发送端驱动电路适用于HDMI2.0接口。
13.一种发送端驱动方法，其特征在于，所述发送端驱动方法至少包括：
产生一随工艺、电源电压或温度变化而变化的校准控制信号；
基于所述校准控制信号产生与工艺、电源电压或温度变化无关的校准电流；
基于所述校准电流产生与工艺、电源电压或温度变化无关的偏置电压；
在所述偏置电压的作用下将待输出信号放大，并通过阻抗匹配得到稳定的输出信号。
14.根据权利要求13所述的发送端驱动方法，其特征在于：获得所述校准控制信号的方法包括：
通过逐次逼近调整内部第一电阻阵列的阻值与外部参考电阻的阻值一致，以所述第一电阻阵列的控制信号作为所述校准控制信号。
15.根据权利要求13所述的发送端驱动方法，其特征在于：获得所述校准电流的方法包括：
基于所述校准控制信号调整第二电阻阵列的阻值，得到校准后的第二电阻阵列，通过负反馈调整流经所述第二电阻阵列的电流为预设值，并输出与所述预设值成倍数关系的校准电流。
16.根据权利要求13所述的发送端驱动方法，其特征在于：获得所述偏置电压的方法包括：基于低压差线性稳压方法产生所述偏置电压。
17.根据权利要求13所述的发送端驱动方法，其特征在于：采用差分方式放大所述待输出信号，并基于所述校准控制信号调整阻抗匹配单元，使得所述阻抗匹配单元的阻值不随工艺、电源电压或温度变化而变化，进而得到稳定的输出信号。
18.根据权利要求14、15或17所述的发送端驱动方法，其特征在于：所述发送端驱动方法进一步采用二进制控制权重调整阻值。
CN201811553230.5A 2018-12-19 2018-12-19 发送端驱动电路及方法 Active CN109729295B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811553230.5A CN109729295B (zh) 2018-12-19 2018-12-19 发送端驱动电路及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811553230.5A CN109729295B (zh) 2018-12-19 2018-12-19 发送端驱动电路及方法

Publications (2)

Publication Number Publication Date
CN109729295A true CN109729295A (zh) 2019-05-07
CN109729295B CN109729295B (zh) 2021-07-16

Family

ID=66296775

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811553230.5A Active CN109729295B (zh) 2018-12-19 2018-12-19 发送端驱动电路及方法

Country Status (1)

Country Link
CN (1) CN109729295B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111124033A (zh) * 2019-12-27 2020-05-08 芯原微电子(上海)股份有限公司 差分对结构动态栅电容补偿电路
CN111490751A (zh) * 2020-04-22 2020-08-04 上海微阱电子科技有限公司 一种片内电阻自校准电路
CN111525966A (zh) * 2020-05-07 2020-08-11 江苏集萃智能集成电路设计技术研究所有限公司 应用于发射机的阻抗校准电路
CN114355267A (zh) * 2021-12-31 2022-04-15 中国第一汽车股份有限公司 一种自校验电流传感器、自校验方法、供电系统和车辆
CN114499459A (zh) * 2022-01-28 2022-05-13 高澈科技(上海)有限公司 电子设备及其信号驱动芯片
CN115189702A (zh) * 2022-05-07 2022-10-14 联芸科技(杭州)股份有限公司 以太网发射器的驱动器及以太网发射器
WO2023164795A1 (zh) * 2022-03-01 2023-09-07 南开大学 片外输出级驱动电路

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1980057A (zh) * 2005-12-01 2007-06-13 瑞昱半导体股份有限公司 一种输出驱动电路的阻抗匹配装置及其方法
CN101465097A (zh) * 2007-12-21 2009-06-24 索尼株式会社 自发光显示设备及其驱动方法
CN103580674A (zh) * 2012-07-25 2014-02-12 拉碧斯半导体株式会社 输出缓冲器及半导体装置
CN104423406A (zh) * 2013-08-30 2015-03-18 台湾积体电路制造股份有限公司 具有电压驱动器和电流驱动器的发送器
CN104467802A (zh) * 2014-11-21 2015-03-25 中国科学院微电子研究所 一种应用于高速接口的阻抗校正电路
WO2018063517A1 (en) * 2016-09-28 2018-04-05 Intel Corporation High speed driver with adaptive termination impedance
WO2018089150A2 (en) * 2016-11-08 2018-05-17 Qualcomm Incorporated Apparatus and method for transmitting data signal based on different supply voltages
CN108462476A (zh) * 2018-02-08 2018-08-28 芯原微电子(上海)有限公司 一种功率放大器及其功率控制方法
CN108459653A (zh) * 2018-05-22 2018-08-28 龙迅半导体（合肥）股份有限公司 一种端接电阻校准电路及其控制方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1980057A (zh) * 2005-12-01 2007-06-13 瑞昱半导体股份有限公司 一种输出驱动电路的阻抗匹配装置及其方法
CN101465097A (zh) * 2007-12-21 2009-06-24 索尼株式会社 自发光显示设备及其驱动方法
CN103580674A (zh) * 2012-07-25 2014-02-12 拉碧斯半导体株式会社 输出缓冲器及半导体装置
CN104423406A (zh) * 2013-08-30 2015-03-18 台湾积体电路制造股份有限公司 具有电压驱动器和电流驱动器的发送器
CN104467802A (zh) * 2014-11-21 2015-03-25 中国科学院微电子研究所 一种应用于高速接口的阻抗校正电路
WO2018063517A1 (en) * 2016-09-28 2018-04-05 Intel Corporation High speed driver with adaptive termination impedance
WO2018089150A2 (en) * 2016-11-08 2018-05-17 Qualcomm Incorporated Apparatus and method for transmitting data signal based on different supply voltages
CN108462476A (zh) * 2018-02-08 2018-08-28 芯原微电子(上海)有限公司 一种功率放大器及其功率控制方法
CN108459653A (zh) * 2018-05-22 2018-08-28 龙迅半导体（合肥）股份有限公司 一种端接电阻校准电路及其控制方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111124033A (zh) * 2019-12-27 2020-05-08 芯原微电子(上海)股份有限公司 差分对结构动态栅电容补偿电路
CN111124033B (zh) * 2019-12-27 2021-07-13 芯原微电子(上海)股份有限公司 差分对结构动态栅电容补偿电路
CN111490751A (zh) * 2020-04-22 2020-08-04 上海微阱电子科技有限公司 一种片内电阻自校准电路
CN111490751B (zh) * 2020-04-22 2023-05-12 上海微阱电子科技有限公司 一种片内电阻自校准电路
CN111525966A (zh) * 2020-05-07 2020-08-11 江苏集萃智能集成电路设计技术研究所有限公司 应用于发射机的阻抗校准电路
CN114355267A (zh) * 2021-12-31 2022-04-15 中国第一汽车股份有限公司 一种自校验电流传感器、自校验方法、供电系统和车辆
CN114499459A (zh) * 2022-01-28 2022-05-13 高澈科技(上海)有限公司 电子设备及其信号驱动芯片
CN114499459B (zh) * 2022-01-28 2023-06-27 高澈科技(上海)有限公司 电子设备及其信号驱动芯片
WO2023164795A1 (zh) * 2022-03-01 2023-09-07 南开大学 片外输出级驱动电路
CN115189702A (zh) * 2022-05-07 2022-10-14 联芸科技(杭州)股份有限公司 以太网发射器的驱动器及以太网发射器
CN115189702B (zh) * 2022-05-07 2024-05-03 联芸科技(杭州)股份有限公司 以太网发射器的驱动器及以太网发射器

Also Published As

Publication number Publication date
CN109729295B (zh) 2021-07-16

Similar Documents

Publication Publication Date Title
CN109729295A (zh) 发送端驱动电路及方法
CN202634471U (zh) 电压模式发射器均衡器
JP6140860B2 (ja) シングルエンド構成可能マルチモードドライバ
CN107102669B (zh) 用于芯片上驱动和管芯上端接的校准电路
CN101904100B (zh) 用于高速低电压共模驱动器的复制偏置电路
US7795919B2 (en) Transmitter driver circuit in high-speed serial communications system
CN102224676B (zh) 具有可编程芯片上电阻器端接的低电压差动信令驱动器
US7859296B2 (en) Calibration circuit, on die termination device and semiconductor memory device using the same
US10496591B2 (en) Converting a mode controlling differential signal in a drive circuit and a driving method
US8487650B2 (en) Methods and circuits for calibrating multi-modal termination schemes
CN108462476A (zh) 一种功率放大器及其功率控制方法
CN105099433A (zh) 一种半导体装置和具有用以传送信号的输出节点的电路
CN108459653A (zh) 一种端接电阻校准电路及其控制方法
CN106712495A (zh) 一种电荷泵电路
CN206461518U (zh) 一种电荷泵电路
WO2013009418A1 (en) High-speed low-power stacked transceiver
CN109240401B (zh) 低压差线性稳压电路
CN104393845B (zh) 一种电流模可变增益放大器
US11626874B2 (en) Termination calibration scheme using a current mirror
CN101282108B (zh) 低差动电压输出电路
CN103888093A (zh) 差分信号的共模电平重置电路
US11019392B2 (en) Methods and apparatus for an output buffer
US7482832B2 (en) Termination circuit and semiconductor device comprising that termination circuit
WO2023146732A1 (en) Analog receiver front-end with variable gain amplifier embedded in an equalizer structure
US8680938B2 (en) Apparatus and method for equalization

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
CB02 Change of applicant information

Address after: Zhangjiang Building 20A, 289 Chunxiao Road, Pudong New Area Free Trade Pilot Area, Shanghai

Applicant after: Xinyuan Microelectronics (Shanghai) Co., Ltd.

Applicant after: Core holdings limited company

Address before: 201203 Zhangjiang Building 20A, 560 Songtao Road, Zhangjiang High-tech Park, Pudong New Area, Shanghai

Applicant before: VeriSilicon Microelectronics (Shanghai) Co., Ltd.

Applicant before: Core holdings limited company

CB02 Change of applicant information
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant