CN115189702A - 以太网发射器的驱动器及以太网发射器 - Google Patents

以太网发射器的驱动器及以太网发射器 Download PDF

Info

Publication number
CN115189702A
CN115189702A CN202210495425.9A CN202210495425A CN115189702A CN 115189702 A CN115189702 A CN 115189702A CN 202210495425 A CN202210495425 A CN 202210495425A CN 115189702 A CN115189702 A CN 115189702A
Authority
CN
China
Prior art keywords
resistor
output
pmos tube
driver
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210495425.9A
Other languages
English (en)
Other versions
CN115189702B (zh
Inventor
庄志禹
孙飞阳
黄怡仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lianyun Technology Hangzhou Co ltd
Original Assignee
Lianyun Technology Hangzhou Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lianyun Technology Hangzhou Co ltd filed Critical Lianyun Technology Hangzhou Co ltd
Priority to CN202210495425.9A priority Critical patent/CN115189702B/zh
Publication of CN115189702A publication Critical patent/CN115189702A/zh
Application granted granted Critical
Publication of CN115189702B publication Critical patent/CN115189702B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q1/00—Details of selecting apparatus or arrangements
    • H04Q1/02—Constructional details
    • H04Q1/028—Subscriber network interface devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q1/00—Details of selecting apparatus or arrangements
    • H04Q1/02—Constructional details
    • H04Q1/03—Power distribution arrangements

Abstract

本公开提供以太网发射器的驱动器及以太网发射器，驱动器具有第一输出端口和第二输出端口，包括：信号转换模块，用于将接收的差分电流信号转换成差分电压信号；连接第一输出端口且有第一输出端的第一驱动模块，连接第二输出端口且有第二输出端的第二驱动模块，差分电流信号使第一输出端生成第一电压信号且第二输出端生成第二电压信号，差分电压信号使第一输出端口生成电压值等于第一电压信号的第一输出信号且第二输出端口生成电压值等于第二电压信号的第二输出信号；阻抗匹配模块，连接在第一输出端和第二输出端间，用于使驱动器的等效阻抗与以太网接收器中驱动器的等效阻抗匹配。本公开以较小面积架构满足多模式输出摆幅要求，且功耗较低。

Description

以太网发射器的驱动器及以太网发射器
技术领域
本公开涉及以太网收发器的技术领域，具体涉及一种以太网发射器的驱动器及以太网发射器。
背景技术
根据SPEC(Standard Performance Evaluation Corporation)要求，GBE(GigabitEthernet，千兆以太网)在不同模式下其发射器采用不同的输出摆幅。例如10BASE-T模式下其发射器的输出摆幅要在4.4～5.6V，100BASE-TX和1000BASE-T模式下其发射器的输出摆幅要在1.9～2.1V。为了满足输出摆幅的要求，多模式的以太网发射器采用多个驱动器，多个驱动器可以是电流驱动器(current mode driver)和/或电压驱动器(voltage modedriver)。然而，目前多模式以太网发射器采用的多个驱动器具有电路占用面积大和功耗高的缺点。
发明内容
为了解决上述技术问题，本公开提供了一种以太网发射器的驱动器及以太网发射器，能够以较小面积架构使发射器满足多模式输出摆幅要求，且功耗较低。
本公开的第一方面提供了一种太网发射器的驱动器，所述驱动器具有第一输出端口和第二输出端口，所述第一输出端口和所述第二输出端口通过传输线连接以太网接收器，所述驱动器包括：
信号转换模块，连接上级电路，用于将所述上级电路提供的差分电流信号转换成差分电压信号；
第一驱动模块，连接所述第一输出端口，具有第一输出端，用于基于所述差分电流信号中的一个在所述第一输出端生成第一电压信号，且在所述差分电压信号中的一个的驱动下在所述第一输出端口生成电压值等于所述第一电压信号的第一输出信号；
第二驱动模块，连接所述第二输出端口，具有第二输出端，用于基于所述差分电流信号中的另一个在所述第二输出端生成第二电压信号，且在所述差分电压信号中的另一个的驱动下在所述第二输出端口生成电压值等于所述第二电压信号的第二输出信号；
阻抗匹配模块，连接在所述第一输出端和所述第二输出端之间，用于使所述驱动器的等效阻抗与所述以太网接收器中驱动器的等效阻抗之间阻抗匹配。
可选地，所述信号转换模块包括运算放大器，其中，
所述运算放大器具有第一电流输入端和第二电流输入端，所述第一电流输入端和所述第二电流输入端分别连接所述上级电路，用于从所述上级电路接收所述差分电流信号；
所述运算放大器还具有第一电压输出端和第二电压输出端，所述第一电压输出端和所述第二电压输出端用于输出所述差分电压信号。
可选地，所述第一驱动模块包括：
第一电阻，串接在所述第一电流输入端和所述第一输出端之间；
第五电阻，串接在所述第一输出端和所述第一输出端口之间；
第一PMOS管和第一NMOS管，二者的漏极皆连接所述第一输出端，二者的栅极皆连接所述第一电压输出端，所述第一PMOS管的源极连接供电端，所述第一NMOS管的源极接地；
第三PMOS管和第三NMOS管，二者的漏极皆连接所述第一输出端口，二者的栅极皆连接所述第一电压输出端，所述第三PMOS管的源极连接所述供电端，所述第三NMOS管的源极接地。
可选地，所述第二驱动模块包括：
第二电阻，串接在所述第二电流输入端和所述第二输出端之间；
第六电阻，串接在所述第二输出端和所述第二输出端口之间；
第二PMOS管和第二NMOS管，二者的漏极皆连接所述第二输出端，二者的栅极皆连接所述第二电压输出端，所述第二PMOS管的源极连接所述供电端，所述第二NMOS管的源极接地；
第四PMOS管和第四NMOS管，二者的漏极皆连接所述第二输出端口，二者的栅极皆连接所述第二电压输出端，所述第四PMOS管的源极连接所述供电端，所述第四NMOS管的源极接地。
可选地，所述第一驱动模块包括：
第一电阻，串接在所述第一电流输入端和所述第一输出端之间；
第五电阻，串接在所述第一输出端和所述第一输出端口之间；
第一PMOS管和第七电阻，其中，所述第七电阻的第一端接地，所述第一PMOS管的源极连接供电端，所述第一PMOS管的漏极和所述第七电阻的第二端连接于所述第一输出端，所述第一PMOS管的栅极连接所述第一电压输出端；
第三PMOS管和第九电阻，其中，所述第九电阻的第一端接地，所述第三PMOS管的源极连接所述供电端，所述第三PMOS管的漏极和所述第九电阻的第二端连接于所述第一输出端口，所述第三PMOS管的栅极连接所述第一电压输出端。
可选地，所述第二驱动模块包括：
第二电阻，串接在所述第二电流输入端和所述第二输出端之间；
第六电阻，串接在所述第二输出端和所述第二输出端口之间；
第二PMOS管和第八电阻，其中，所述第八电阻的第一端接地，所述第二PMOS管的源极连接所述供电端，所述第二PMOS管的漏极和所述第八电阻的第二端连接于所述第二输出端所述第二PMOS管的栅极连接所述第二电压输出端；
第四PMOS管和第十电阻，其中，所述第十电阻的第一端接地，所述第四PMOS管的源极连接所述供电端，所述第四PMOS管的漏极和所述第十电阻的第二端连接于所述第二输出端口，所述第四PMOS管的栅极连接所述第二电压输出端。
可选地，所述第一驱动模块包括：
第一电阻，串接在所述第一电流输入端和所述第一输出端之间；
第五电阻，串接在所述第一输出端和所述第一输出端口之间；
第一PMOS管和第一电流源，其中，所述第一电流源的第一端接地，所述第一PMOS管的源极连接供电端，所述第一PMOS管的漏极和所述第一电流源的第二端连接于所述第一输出端，所述第一PMOS管的栅极连接所述第一电压输出端；
第三PMOS管和第三电流源，其中，所述第三电流源的第一端接地，所述第三PMOS管的源极连接所述供电端，所述第三PMOS管的漏极和所述第三电流源的第二端连接于所述第一输出端口，所述第三PMOS管的栅极连接所述第一电压输出端。
可选地，所述第二驱动模块包括：
第二电阻，串接在所述第二电流输入端和所述第二输出端之间；
第六电阻，串接在所述第二输出端和所述第二输出端口之间；
第二PMOS管和第二电流源，其中，所述第二电流源的第一端接地，所述第二PMOS管的源极连接所述供电端，所述第二PMOS管的漏极和所述第二电流源的第二端连接于所述第二输出端，所述第二PMOS管的栅极连接所述第二电压输出端；
第四PMOS管和第四电流源，其中，所述第四电流源的第一端接地，所述第四PMOS管的源极连接所述供电端，所述第四PMOS管的漏极和所述第四电流源的第二端连接于所述第二输出端口，所述第四PMOS管的栅极连接所述第二电压输出端。
可选地，所述第三PMOS管的宽长比与所述第一PMOS管的宽长比的比值为N，所述第四PMOS管的宽长比与所述第二PMOS管的宽长比的比值为N；
以及，所述第一驱动模块包括第一NMOS管和第三NMOS管且所述第二驱动模块包括第二NMOS管和第四NMOS管的情况下，所述第三NMOS管的宽长比与所述第一NMOS管的宽长比的比值为N，所述第四NMOS管的宽长比与所述第二NMOS管的宽长比的比值为N。
可选地，所述阻抗匹配模块包括：
第三电阻，第一端和所述第一输出端连接；
第四电阻，第一端和所述第二输出端连接；
其中，所述第三电阻的第二端和所述第四电阻的第二端连接，且所述第三电阻和所述第四电阻的阻值相等。
可选地，所述第三电阻和所述第四电阻的阻值均为所述以太网接收器中驱动器的等效阻抗的阻值的N倍。
可选地，所述第五电阻和所述第六电阻的阻值均为所述以太网接收器中驱动器的等效阻抗的阻值的(N+1)倍，且所述以太网接收器中驱动器的等效阻抗的阻值与所述传输线的特性阻抗阻值相等。
本公开的第二方面提供了一种太网发射器，包括上级电路和第一方面所述的任一种驱动器，所述上级电路用于根据所述以太网发射器当前模式的输出摆幅向所述驱动器提供差分电流信号。
本公开的有益效果是：
本公开的以太网发射器的驱动器中，信号转换模块将上级电路提供的差分电流信号转换成差分电压信号；第一驱动模块连接第一输出端口，具有第一输出端，用于基于差分电流信号中的一个在第一输出端生成第一电压信号，且在差分电压信号中的一个的驱动下在第一输出端口生成电压值等于第一电压信号的第一输出信号；第二驱动模块连接第二输出端口，具有第二输出端，用于基于差分电流信号中的另一个在第二输出端生成第二电压信号，且在差分电压信号中的另一个的驱动下在第二输出端口生成电压值等于第二电压信号的第二输出信号；阻抗匹配模块连接在第一输出端和第二输出端之间，用于使驱动器的等效阻抗与以太网接收器中驱动器的等效阻抗之间阻抗匹配。因而，通过调整上级电路提供的差分电流信号即可无电压损失地满足当前模式的输出摆幅需求，功耗较低。并且，第一驱动模块和第二驱动模块各自结合信号转换模块构成了一个电压驱动器，两个电压驱动器能够共用一个放大器搭建，从而以较简单的方式自适应多模式的信号传输需求，电路复杂度低，电路占用面积较小。
附图说明
通过以下参照附图对本公开实施例的描述，本公开的上述以及其他目的、特征和优点将更为清楚。
图1示出本公开实施例中驱动器的一种结构图；
图2示出本公开实施例中驱动器的一种电路图；
图3示出本公开实施例中驱动器的另一种电路图；
图4示出本公开实施例中驱动器的又一种电路图；
图5示出本公开实施例中以太网发射器的结构图。
具体实施方式
为了便于理解本公开，下面将参照相关附图对本公开进行更全面的描述。附图中给出了本公开的较佳实施例。但是，本公开可以通过不同的形式来实现，并不限于本文所描述的实施例。相反的，提供这些实施例的目的是使对本公开内容的理解更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本公开的技术领域的技术人员通常理解的含义相同。在本公开的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本公开。
图1所示为本公开实施例中以太网发射器的驱动器的一种结构图。参照图1，驱动器具有第一输出端口TXN和第二输出端口TXP，第一输出端口TXN和第二输出端口TXP通过传输线连接以太网接收器。驱动器还包括信号转换模块110、第一驱动模块120、第二驱动模块130和阻抗匹配模块140。
信号转换模块110连接上级电路，用于将上级电路提供的差分电流信号I-和I+转换成差分电压信号V-和V+。第一驱动模块120连接第一输出端口TXN，具有第一输出端ECN，用于基于差分电流信号中的I+在第一输出端ECN生成第一电压信号V'，且在差分电压信号中的V-的驱动下在第一输出端口TXN生成电压值等于第一电压信号V'的第一输出信号V1。第二驱动模块130连接第二输出端口TXP，具有第二输出端ECP，用于基于差分电流信号中的I-在第二输出端ECP生成第二电压信号V”，且在差分电压信号中的V+的驱动下在第二输出端口TXP生成电压值等于第二电压信号V”的第二输出信号V2。阻抗匹配模块140连接在第一输出端ECN和第二输出端ECP之间，用于使驱动器的等效阻抗与以太网接收器中驱动器的等效阻抗之间阻抗匹配。第二输出信号V2与第一输出信号V1的电压差值即为太网发射器的输出摆幅。
图2所示为驱动器的一种电路图。下面结合图2对驱动器各模块的电路结构进行详细介绍。
(一)信号转换模块110的电路结构
信号转换模块110包括运算放大器OPA。
运算放大器OPA具有第一电流输入端A1和第二电流输入端A2。第一电流输入端A1和第二电流输入端A2分别连接上级电路，用于从上级电路接收差分电流信号I-和I+。
运算放大器OPA还具有第一电压输出端C1和第二电压输出端C2，第一电压输出端C1和第二电压输出端C2用于输出差分电压信号V-和V+。
进一步，运算放大器OPA的第一电流输入端A1为运算放大器OPA的同相输入端，运算放大器OPA的第二电流输入端A2为运算放大器OPA的反相输入端；运算放大器OPA的第一电压输出端C1为运算放大器OPA的反相输出端，运算放大器OPA的第二电压输出端C2为运算放大器OPA的同相输出端。
(二)第一驱动模块120和第二驱动模块130的电路结构
图2示出本公开实施例中驱动器的一种电路图。参照图2，在一个可选实施例中：
第一驱动模块120包括：第一电阻R1，串接在第一电流输入端A1和第一输出端ECN之间；第五电阻R5，串接在第一输出端ECN和第一输出端口TXN之间；第一PMOS管PM1和第一NMOS管NM1，二者的漏极皆连接第一输出端ECN，二者的栅极皆连接第一电压输出端C1，第一PMOS管PM1的源极连接供电端Vcc，第一NMOS管NM1的源极接地；第三PMOS管PM3和第三NMOS管NM3，二者的漏极皆连接第一输出端口TXN，二者的栅极皆连接第一电压输出端C1，第三PMOS管PM3的源极连接供电端Vcc，第三NMOS管NM3的源极接地。
第二驱动模块130包括：第二电阻R2，串接在第二电流输入端A2和第二输出端ECP之间；第六电阻R6，串接在第二输出端ECP和第二输出端口TXP之间；第二PMOS管PM2和第二NMOS管NM2，二者的漏极皆连接第二输出端ECP，二者的栅极皆连接第二电压输出端C2，第二PMOS管PM2的源极连接供电端Vcc，第二NMOS管NM2的源极接地；第四PMOS管PM4和第四NMOS管NM4，二者的漏极皆连接第二输出端口TXP，二者的栅极皆连接第二电压输出端C2，第四PMOS管PM4的源极连接供电端Vcc，第四NMOS管NM4的源极接地。
图3示出本公开实施例中驱动器的另一种电路图。参照图3，在一个可选实施例中：
第一驱动模块120包括：第一电阻R1，串接在第一电流输入端A1和第一输出端ECN之间；第五电阻R5，串接在第一输出端ECN和第一输出端口TXN之间；第一PMOS管PM1和第七电阻R7，其中，第七电阻R7的第一端接地，第一PMOS管PM1的源极连接供电端Vcc，第一PMOS管PM1的漏极和第七电阻R7的第二端连接于第一输出端ECN，第一PMOS管PM1的栅极连接第一电压输出端C1；第三PMOS管PM3和第九电阻R9，其中，第九电阻R9的第一端接地，第三PMOS管PM3的源极连接供电端Vcc，第三PMOS管PM3的漏极和第九电阻R9的第二端连接于第一输出端口ECN，第三PMOS管PM3的栅极连接第一电压输出端C1。
第二驱动模块130包括：第二电阻R2，串接在第二电流输入端A2和第二输出端ECP之间；第六电阻R6，串接在第二输出端ECP和第二输出端口TXP之间；第二PMOS管PM2和第八电阻R8，其中，第八电阻R8的第一端接地，第二PMOS管PM2的源极连接供电端Vcc，第二PMOS管PM2的漏极和第八电阻R8的第二端连接于第二输出端ECP，第二PMOS管PM2的栅极连接第二电压输出端C2；第四PMOS管PM4和第十电阻R10，其中，第十电阻R10的第一端接地，第四PMOS管PM4的源极连接供电端Vcc，第四PMOS管PM4的漏极和第十电阻R10的第二端连接于第二输出端口TXP，第四PMOS管PM4的栅极连接第二电压输出端C2。
图4示出本公开实施例中驱动器的又一种电路图。参照图4，在一个可选实施例中：
第一驱动模块120包括：第一电阻R1，串接在第一电流输入端A1和第一输出端ECN之间；第五电阻R5，串接在第一输出端ECN和第一输出端口TXN之间；第一PMOS管PM1和第一电流源Is1，其中，第一电流源Is1的第一端接地，第一PMOS管PM1的源极连接供电端Vcc，第一PMOS管PM1的漏极和第一电流源Is1的第二端连接于第一输出端ECN，第一PMOS管PM1的栅极连接第一电压输出端C1；第三PMOS管PM3和第三电流源Is3，其中，第三电流源Is3的第一端接地，第三PMOS管PM3的源极连接供电端Vcc，第三PMOS管PM3的漏极和第三电流源Is3的第二端连接于第一输出端口TXN，第三PMOS管PM3的栅极连接第一电压输出端C1。
第二驱动模块130包括：第二电阻R2，串接在第二电流输入端A2和第二输出端ECP之间；第六电阻R6，串接在第二输出端ECP和第二输出端口TXP之间；第二PMOS管PM2和第二电流源Is2，其中，第二电流源Is2的第一端接地，第二PMOS管PM2的源极连接供电端Vcc，第二PMOS管PM2的漏极和第二电流源Is2的第二端连接于第二输出端ECP，第二PMOS管PM2的栅极连接第二电压输出端C2；第四PMOS管PM4和第四电流源Is4，其中，第四电流源Is4的第一端接地，第四PMOS管PM4的源极连接供电端Vcc，第四PMOS管PM4的漏极和第四电流源Is4的第二端连接于第二输出端口TXP，第四PMOS管PM4的栅极连接第二输出端ECP。
具体地，该实施例中，第一电流源Is1、第二电流源Is2、第三电流源Is3和第四电流源Is4可以设置为带相同偏置电压的NMOS管，即设置为栅极接收相同偏置电压的NMOS管。
上述三种可选实施例中，第一驱动模块120皆包括第一电阻R1，第二驱动模块130皆包括第二电阻R2，其中，第一电阻R1的作用在于基于差分电流信号中的I+在第一输出端ECN生成第一电压信号V'，第二电阻R2的作用在于基于差分电流信号中的I-在第二输出端ECP生成第二电压信号V”。
进一步，第三PMOS管PM3宽长比与第一PMOS管PM1宽长比的比值为N、第四PMOS管PM4宽长比与第二PMOS管PM2宽长比的比值为N。以及，第一驱动模块120包括第一NMOS管NM1和第三NMOS管NM3且第二驱动模块130包括第二NMOS管NM2和第四NMOS管NM4的情况下，第三NMOS管NM3宽长比与第一NMOS管NM1宽长比的比值为N、第四NMOS管NM4宽长比与第二NMOS管NM2宽长比的比值为N。
由于第三PMOS管PM3的栅源电压与第一PMOS管PM1的栅源电压相等，因而在第三PMOS管PM3宽长比与第一PMOS管PM1宽长比的比值为N的情况下，记：第一PMOS管PM1支路上流出的电流为I1，则第三PMOS管PM3支路上流出的电流I3为N·I1(以下描述中，若无特别说明，I1和I3采用此处释义)。
同理，由于第四PMOS管PM4的栅源电压与第二PMOS管PM2的栅源电压相等，因而在第四PMOS管PM4宽长比与第二PMOS管PM2宽长比的比值为N的情况下，记：第二PMOS管PM2支路上流出的电流为I2，则第四PMOS管PM4支路上流出的电流I4为N·I2(以下描述中，若无特别说明，I2和I4采用此处释义)。
需要说明的是，图2所示驱动器中，第一NMOS管NM1和第三NMOS管NM3的设置以及第二NMOS管NM2和第四NMOS管NM4的设置，使得第一驱动模块120和第二驱动模块130皆为AB类结构(即Class AB结构)。因而，第一驱动模块120包括第一NMOS管NM1和第三NMOS管NM3且第二驱动模块130包括第二NMOS管NM2和第四NMOS管NM4的情况下，第三NMOS管NM3宽长比设置为与第一NMOS管NM1宽长比的比值为N，且第四NMOS管NM4宽长比设置为与第二NMOS管NM2宽长比的比值为N。
图3和图4所示驱动器与图2所示驱动器的不同之处在于不再采用AB类结构，而是简化为单一种结构，但是在工作中第三PMOS管PM3支路上流出的电流I3仍为N·I1，第四PMOS管PM4支路上流出的电流I4仍为N·I2。
(三)阻抗匹配模块140的电路结构
阻抗匹配模块140包括：第三电阻R3和第四电阻R4。第三电阻R3的第一端和第一输出端ECN连接，第四电阻R4的第一端和第二输出端ECP连接，第三电阻R3的第二端和第四电阻R4的第二端连接，且第三电阻R3和第四电阻R4的阻值相等。
上述信号转换模块110接收的是差分电流信号且提供的是差分电压信号，上述第一驱动模块120和第二驱动模块130构成的是一种差分结构，阻抗匹配模块140通过第三电阻R3和第四电阻R4构成搭建在第一输出端ECN和第二输出端ECP之间的一种对称结构，从而使得发射器的驱动器的电路为全差分结构。
具体地，设置第三电阻R3的阻值为以太网接收器中驱动器150的等效阻抗R0的阻值的N倍(即R3＝N·R0)，第四电阻R4的阻值为以太网接收器中驱动器150的等效阻抗R0的阻值的N倍(即R4＝N·R0)。
进一步，设置第五电阻R5和第六电阻R6的阻值均为以太网接收器中驱动器150的等效阻抗R0的阻值的(N+1)倍，且以太网接收器中驱动器的等效阻抗R0的阻值与传输线的特性阻抗阻值相等，因而传输线的输入端和输出端分别处于阻抗匹配状态，这样信号能从发射器传递至接收器且几乎无信号反射回发射器，即实现了信号的无损输出，从而有利于发射器中驱动器功耗的降低。
本公开实施例提供的上述以太网发射器的驱动器，第一输出信号V1的电压值等于第一电压信号V'的电压值，即第一输出端口TXN相对于第一输出端ECN无压降；第二输出信号V2的电压值等于第二电压信号V”的电压值，即第二输出端口TXP相对于第二输出端ECP无压降，因而该电路无电压损失，这样不仅结合信号的无损输出达到降低驱动器能耗的目的，而且使得驱动器只要根据当前模式的输出摆幅需求直接调整上级电路提供的差分电流信号I-和I+即能够在多种不同模式下使用。此外，上述以太网发射器的驱动器，第一驱动模块120和第二驱动模块130各自结合信号转换模块110构成了一个电压驱动器，两个电压驱动器能够共用信号转换模块110内的同一放大器搭建，从而以较简单的方式自适应多模式的信号传输需求，电路复杂都低，电路占用面积较小。
相应于上述提供的以太网发射器的驱动器，本公开实施例还提供了一种发射器。参照图5，该发射器包括上级电路200和驱动器100，上级电路200用于根据以太网发射器当前模式的输出摆幅向驱动器100提供差分电流信号I-和I+。上级电路200例如为提供差分电流信号I-和I+的数模转换器(digital to analog converter，简称DAC)。驱动器100为以上实施例所提供的驱动器，因而该发射器能够以较小面积架构和较简单的电路满足多模式输出摆幅要求，且功耗较低。
此外，在本文中，所含术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
最后应说明的是：显然，上述实施例仅仅是为清楚地说明本公开所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本公开的保护范围之中。

Claims (13)

1.一种以太网发射器的驱动器，所述驱动器具有第一输出端口和第二输出端口，所述第一输出端口和所述第二输出端口通过传输线连接以太网接收器，其特征在于，所述驱动器包括：
信号转换模块，连接上级电路，用于将所述上级电路提供的差分电流信号转换成差分电压信号；
第一驱动模块，连接所述第一输出端口，具有第一输出端，用于基于所述差分电流信号中的一个在所述第一输出端生成第一电压信号，且在所述差分电压信号中的一个的驱动下在所述第一输出端口生成电压值等于所述第一电压信号的第一输出信号；
第二驱动模块，连接所述第二输出端口，具有第二输出端，用于基于所述差分电流信号中的另一个在所述第二输出端生成第二电压信号，且在所述差分电压信号中的另一个的驱动下在所述第二输出端口生成电压值等于所述第二电压信号的第二输出信号；
阻抗匹配模块，连接在所述第一输出端和所述第二输出端之间，用于使所述驱动器的等效阻抗与所述以太网接收器中驱动器的等效阻抗之间阻抗匹配。
2.根据权利要求1所述的驱动器，其特征在于，所述信号转换模块包括运算放大器，其中，
所述运算放大器具有第一电流输入端和第二电流输入端，所述第一电流输入端和所述第二电流输入端分别连接所述上级电路，用于从所述上级电路接收所述差分电流信号；
所述运算放大器还具有第一电压输出端和第二电压输出端，所述第一电压输出端和所述第二电压输出端用于输出所述差分电压信号。
3.根据权利要求2所述的驱动器，其特征在于，所述第一驱动模块包括：
第一电阻，串接在所述第一电流输入端和所述第一输出端之间；
第五电阻，串接在所述第一输出端和所述第一输出端口之间；
第一PMOS管和第一NMOS管，二者的漏极皆连接所述第一输出端，二者的栅极皆连接所述第一电压输出端，所述第一PMOS管的源极连接供电端，所述第一NMOS管的源极接地；
第三PMOS管和第三NMOS管，二者的漏极皆连接所述第一输出端口，二者的栅极皆连接所述第一电压输出端，所述第三PMOS管的源极连接所述供电端，所述第三NMOS管的源极接地。
4.根据权利要求3所述的驱动器，其特征在于，所述第二驱动模块包括：
第二电阻，串接在所述第二电流输入端和所述第二输出端之间；
第六电阻，串接在所述第二输出端和所述第二输出端口之间；
第二PMOS管和第二NMOS管，二者的漏极皆连接所述第二输出端，二者的栅极皆连接所述第二电压输出端，所述第二PMOS管的源极连接所述供电端，所述第二NMOS管的源极接地；
第四PMOS管和第四NMOS管，二者的漏极皆连接所述第二输出端口，二者的栅极皆连接所述第二电压输出端，所述第四PMOS管的源极连接所述供电端，所述第四NMOS管的源极接地。
5.根据权利要求2所述的驱动器，其特征在于，所述第一驱动模块包括：
第一电阻，串接在所述第一电流输入端和所述第一输出端之间；
第五电阻，串接在所述第一输出端和所述第一输出端口之间；
第一PMOS管和第七电阻，其中，所述第七电阻的第一端接地，所述第一PMOS管的源极连接供电端，所述第一PMOS管的漏极和所述第七电阻的第二端连接于所述第一输出端，所述第一PMOS管的栅极连接所述第一电压输出端；
第三PMOS管和第九电阻，其中，所述第九电阻的第一端接地，所述第三PMOS管的源极连接所述供电端，所述第三PMOS管的漏极和所述第九电阻的第二端连接于所述第一输出端口，所述第三PMOS管的栅极连接所述第一电压输出端。
6.根据权利要求5所述的驱动器，其特征在于，所述第二驱动模块包括：
第二电阻，串接在所述第二电流输入端和所述第二输出端之间；
第六电阻，串接在所述第二输出端和所述第二输出端口之间；
第二PMOS管和第八电阻，其中，所述第八电阻的第一端接地，所述第二PMOS管的源极连接所述供电端，所述第二PMOS管的漏极和所述第八电阻的第二端连接于所述第二输出端，所述第二PMOS管的栅极连接所述第二电压输出端；
第四PMOS管和第十电阻，其中，所述第十电阻的第一端接地，所述第四PMOS管的源极连接所述供电端，所述第四PMOS管的漏极和所述第十电阻的第二端连接于所述第二输出端口，所述第四PMOS管的栅极连接所述第二电压输出端。
7.根据权利要求2所述的驱动器，其特征在于，所述第一驱动模块包括：
第一电阻，串接在所述第一电流输入端和所述第一输出端之间；
第五电阻，串接在所述第一输出端和所述第一输出端口之间；
第一PMOS管和第一电流源，其中，所述第一电流源的第一端接地，所述第一PMOS管的源极连接供电端，所述第一PMOS管的漏极和所述第一电流源的第二端连接于所述第一输出端，所述第一PMOS管的栅极连接所述第一电压输出端；
第三PMOS管和第三电流源，其中，所述第三电流源的第一端接地，所述第三PMOS管的源极连接所述供电端，所述第三PMOS管的漏极和所述第三电流源的第二端连接于所述第一输出端口，所述第三PMOS管的栅极连接所述第一电压输出端。
8.根据权利要求7所述的驱动器，其特征在于，所述第二驱动模块包括：
第二电阻，串接在所述第二电流输入端和所述第二输出端之间；
第六电阻，串接在所述第二输出端和所述第二输出端口之间；
第二PMOS管和第二电流源，其中，所述第二电流源的第一端接地，所述第二PMOS管的源极连接所述供电端，所述第二PMOS管的漏极和所述第二电流源的第二端连接于所述第二输出端，所述第二PMOS管的栅极连接所述第二电压输出端；
第四PMOS管和第四电流源，其中，所述第四电流源的第一端接地，所述第四PMOS管的源极连接所述供电端，所述第四PMOS管的漏极和所述第四电流源的第二端连接于所述第二输出端口，所述第四PMOS管的栅极连接所述第二电压输出端。
9.根据权利要求4、6和8中任一项所述的驱动器，其特征在于，
所述第三PMOS管的宽长比与所述第一PMOS管的宽长比的比值为N，所述第四PMOS管的宽长比与所述第二PMOS管的宽长比的比值为N；
以及，所述第一驱动模块包括第一NMOS管和第三NMOS管且所述第二驱动模块包括第二NMOS管和第四NMOS管的情况下，所述第三NMOS管的宽长比与所述第一NMOS管的宽长比的比值为N，所述第四NMOS管的宽长比与所述第二NMOS管的宽长比的比值为N。
10.根据权利要求9所述的驱动器，其特征在于，所述阻抗匹配模块包括：
第三电阻，第一端和所述第一输出端连接；
第四电阻，第一端和所述第二输出端连接；
其中，所述第三电阻的第二端和所述第四电阻的第二端连接，且所述第三电阻和所述第四电阻的阻值相等。
11.根据权利要求10所述的驱动器，其特征在于，
所述第三电阻和所述第四电阻的阻值均为所述以太网接收器中驱动器的等效阻抗的阻值的N倍。
12.根据权利要求11所述的驱动器，其特征在于，
所述第五电阻和所述第六电阻的阻值均为所述以太网接收器中驱动器的等效阻抗的阻值的(N+1)倍，且所述以太网接收器中驱动器的等效阻抗的阻值与所述传输线的特性阻抗阻值相等。
13.一种以太网发射器，其特征在于，包括上级电路和权利要求1-12中任一项所述的驱动器，所述上级电路用于根据所述以太网发射器当前模式的输出摆幅向所述驱动器提供差分电流信号。
CN202210495425.9A 2022-05-07 2022-05-07 以太网发射器的驱动器及以太网发射器 Active CN115189702B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210495425.9A CN115189702B (zh) 2022-05-07 2022-05-07 以太网发射器的驱动器及以太网发射器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210495425.9A CN115189702B (zh) 2022-05-07 2022-05-07 以太网发射器的驱动器及以太网发射器

Publications (2)

Publication Number Publication Date
CN115189702A true CN115189702A (zh) 2022-10-14
CN115189702B CN115189702B (zh) 2024-05-03

Family

ID=83512565

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210495425.9A Active CN115189702B (zh) 2022-05-07 2022-05-07 以太网发射器的驱动器及以太网发射器

Country Status (1)

Country Link
CN (1) CN115189702B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040080368A1 (en) * 2002-10-29 2004-04-29 Pravas Pradhan Low voltage, low power differential receiver
US20080238521A1 (en) * 2007-03-26 2008-10-02 Novatek Microelectronics Corp. Low differential output voltage circuit
CN101359932A (zh) * 2008-09-03 2009-02-04 华为技术有限公司 一种数字用户线线路驱动装置、方法和接入系统
US20140306737A1 (en) * 2013-04-11 2014-10-16 Texas Instruments Incorporated Low-power voltage mode high speed driver
CN109729295A (zh) * 2018-12-19 2019-05-07 芯原微电子(上海)有限公司 发送端驱动电路及方法
CN110492890A (zh) * 2019-07-23 2019-11-22 华南理工大学 一种电流型射频发射前端电路、信号处理方法及发射系统
CN113098415A (zh) * 2021-03-31 2021-07-09 联芸科技（杭州）有限公司 以太网发射器的驱动器及其控制方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040080368A1 (en) * 2002-10-29 2004-04-29 Pravas Pradhan Low voltage, low power differential receiver
US20080238521A1 (en) * 2007-03-26 2008-10-02 Novatek Microelectronics Corp. Low differential output voltage circuit
CN101359932A (zh) * 2008-09-03 2009-02-04 华为技术有限公司 一种数字用户线线路驱动装置、方法和接入系统
US20140306737A1 (en) * 2013-04-11 2014-10-16 Texas Instruments Incorporated Low-power voltage mode high speed driver
CN109729295A (zh) * 2018-12-19 2019-05-07 芯原微电子(上海)有限公司 发送端驱动电路及方法
CN110492890A (zh) * 2019-07-23 2019-11-22 华南理工大学 一种电流型射频发射前端电路、信号处理方法及发射系统
CN113098415A (zh) * 2021-03-31 2021-07-09 联芸科技（杭州）有限公司 以太网发射器的驱动器及其控制方法

Also Published As

Publication number Publication date
CN115189702B (zh) 2024-05-03

Similar Documents

Publication Publication Date Title
US7176823B2 (en) Gigabit ethernet line driver and hybrid architecture
JP4578316B2 (ja) 送信装置
EP1318601B1 (en) Voltage mode differential driver and method
CN107276869B (zh) 电子设备、用于数据传输的方法和电子系统
US7952398B2 (en) Bias circuit for common-mode and semiconductor process voltage and temperature optimization for a receiver assembly
US7528636B2 (en) Low differential output voltage circuit
US5486777A (en) Low power differential receiver input circuit
JPH08509332A (ja) 高速の差動ラインドライバ
CN113098415B (zh) 以太网发射器的驱动器及其控制方法
CN110932714B (zh) 一种基于sublvds的传输接口电路
CN101741373B (zh) 一种自适应多种io电源的低电压差分信号驱动器
CN115001878A (zh) 以太网收发器的驱动器及其控制方法和以太网收发器
CN116488596A (zh) 宽输入共模范围的lvds接收电路及芯片
WO2020061077A1 (en) Ethernet line drive
CN101282108B (zh) 低差动电压输出电路
KR100311447B1 (ko) 서로 무관한 게인 및 바이어싱을 갖는 가변 게인 전류 합산 회로
US7843236B2 (en) Low voltage differential signal receiver
CN115189702B (zh) 以太网发射器的驱动器及以太网发射器
US6160436A (en) Driver with switchable gain
WO2018070261A1 (ja) ドライバ回路およびその制御方法、並びに、送受信システム
US6593769B1 (en) Differential, reduced swing buffer design
CN109891758B (zh) 用于全双工传输的虚拟混合的电路和方法
CN102215185B (zh) 信号传输电路以及信号传输方法
JP3119611B2 (ja) 演算増幅器
KR20060129129A (ko) 반도체 장치의 라인 구동 회로

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant