CN111490751A - 一种片内电阻自校准电路 - Google Patents

一种片内电阻自校准电路 Download PDF

Info

Publication number
CN111490751A
CN111490751A CN202010322253.6A CN202010322253A CN111490751A CN 111490751 A CN111490751 A CN 111490751A CN 202010322253 A CN202010322253 A CN 202010322253A CN 111490751 A CN111490751 A CN 111490751A
Authority
CN
China
Prior art keywords
voltage
chip resistor
resistor
comparator
self
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010322253.6A
Other languages
English (en)
Other versions
CN111490751B (zh
Inventor
杨海玲
蒋宇
施挺
朱虹齐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Weijing Electronic Technology Co ltd
Original Assignee
Shanghai Weijing Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Weijing Electronic Technology Co ltd filed Critical Shanghai Weijing Electronic Technology Co ltd
Priority to CN202010322253.6A priority Critical patent/CN111490751B/zh
Publication of CN111490751A publication Critical patent/CN111490751A/zh
Application granted granted Critical
Publication of CN111490751B publication Critical patent/CN111490751B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/28—Impedance matching networks

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种片内电阻自校准电路，包括电流转电压模块、比较器和有限状态机，所述电流转电压模块包括第一支路和第二支路，第一支路中电流源Ⅰ和参考电阻之间输出电压VA，第二支路中电流源Ⅱ和片内电阻阵列之间输出电压VB；所述片内电阻阵列包括n个并联的电阻单元，每个电阻单元包括串联的电阻和开关；所述电压VA和电压VB分别传输至所述比较器的两个输入端，所述比较器的输出端连接所述有限状态机，所述有限状态机根据所述比较器的输出结果输出开关控制信号，所述开关控制信号控制所述片内电阻阵列的等效电阻Rray＝Rext/M。本发明提供的一种片内电阻自校准电路，在确保片内电阻精度的同时，避免信号噪声的干扰，同时能够降低工作过程中的电流消耗。

Description

一种片内电阻自校准电路
技术领域
本发明涉及片内电阻校准领域，具体涉及一种片内电阻自校准电路。
背景技术
随着电子信息技术的发展，需要传输、处理的数据量不断增长；特别是在视频传输、数据存储等领域，随着画质分辨率和存储空间的增大，需要传输的数据量也在迅速增加。目前，商用串行接口的速度已经达到10Gbps的量级。高速信号在传输过程中，由于阻抗不匹配，会造成传输信号形成反射、串扰、驻波等现象，对信号质量产生严重影响，损害信号完整性，影响接收器接收。因此，对于高速信号传输电路，通常会设置校准电路模块，对发送器的输出阻抗进行匹配校准以提高信号传输质量；最佳匹配阻抗一般定义为50Ω±10％的范围。
现有的终端驱动电路的输出级一般由MOS器件实现，该类器件受PVT(Process,Voltage and Temperature)涨落影响，其精度最差可到±30％，而片内电阻器件的精度一般也只能实现±20％的精度，因此需要寻找能够对片内电阻进行精确校准的电路结构。
发明内容
本发明的目的是提供一种片内电阻自校准电路，在确保片内电阻精度的同时，避免信号噪声的干扰，同时能够降低工作过程中的电流消耗。
为了实现上述目的，本发明采用如下技术方案：一种片内电阻自校准电路，包括电流转电压模块、比较器和有限状态机，所述电流转电压模块包括第一支路和第二支路，所述第一支路包括串联的电流源Ⅰ和参考电阻，所述电流源Ⅰ和参考电阻之间输出电压VA，所述第二支路包括串联的电流源Ⅱ和片内电阻阵列，所述电流源Ⅱ和片内电阻阵列之间输出电压VB；所述电流源Ⅰ和电流源Ⅱ的电流值比例为1：M；
所述片内电阻阵列包括n个并联的电阻单元，每个电阻单元包括串联的电阻和开关，n个开关分别由开关信号控制；n为大于0的整数；
所述电压VA和电压VB分别传输至所述比较器的两个输入端，所述比较器的输出端连接所述有限状态机，所述有限状态机根据所述比较器的输出结果输出开关控制信号，所述开关控制信号控制所述片内电阻阵列的等效电阻Rray＝Rext/M；其中，Rext为参考电阻的电阻值。
进一步地，所述电压VA＝IBIAS×Rext，所述电压VB＝IBIAS×Rray×M；当电压VA小于电压VB时，所述比较器输出低电平；当电压VA大于等于电压VB时，所述比较器输出高电平，IBIAS表示电流源Ⅰ的偏置电流。
进一步地，所述自校准电路处于复位状态时，所述片内电阻阵列中n个开关均断开，所述电压VA小于电压VB，所述比较器输出低电平。
进一步地，所述有限状态机接收到复位信号之后，进入跳转状态；当比较器输出低电平时，所述有限状态机输出开关控制信号控制所述片内电阻阵列中开关依次闭合，使得所述片内电阻阵列的等效电阻逐渐变小；直至所述比较器输出高电平，此时有限状态机进入锁定状态，并获取开关控制信号。
进一步地，所述电流源Ⅰ为第一PMOS管，所述第一PMOS管源极连接电源，漏极连接所述参考电阻的一端，栅极连接偏置电压，所述参考电阻的另一端接地；所述电流源Ⅱ为第二PMOS管，所述第二PMOS管源极连接电源，漏极连接所述片内电阻阵列的一端，栅极连接偏置电压，所述片内电阻阵列的另一端接地。
进一步地，所述电流转电压模块还包括模拟选择单元，所述模拟选择单元的输出端输出偏置电压或者电源电压，且所述偏置电压小于电源电压。
进一步地，所述有限状态机输出电源选择信号，所述电源选择信号输入至所述模拟选择单元；当所述有限状态机处于跳转状态时，所述电源选择信号控制所述模拟选择单元输出偏置电压；否则，所述电源选择信号控制所述模拟选择单元输出电源电压。
进一步地，所述比较器为具有交叉耦合结构的迟滞比较器。
进一步地，所述片内电阻阵列中n个电阻的电阻值相等。
进一步地，所述参考电阻为外部参考电阻。
本发明具有如下有益效果：本发明中模拟选择单元可以输出两种电压，使得自校准完成之后，切换至低功耗模式，降低了电路工作过程中的电流消耗；本发明采用迟滞比较器结构，使得电路具有一定的噪声容限，确保片内电阻阵列精度的同时避免开关噪声导致系统比较环路中出现震荡。
附图说明
附图1为本发明所述的一种片内电阻自校准电路结构；
附图2为本发明中片上电阻阵列示意图；
附图3为自校准电路中的有限状态机的工作状态图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明的具体实施方式做进一步的详细说明。
如附图1所示，本发明提供的一种片内电阻自校准电路，包括电流转电压模块、比较器和有限状态机，电流转电压模块包括第一支路和第二支路，第一支路包括串联的电流源Ⅰ和参考电阻Rext，电流源Ⅰ和参考电阻Rext之间为节点A，节点A处输出电压VA，优选地，参考电阻为位于芯片外部的参考电阻。第二支路包括串联的电流源Ⅱ和片内电阻阵列，电流源Ⅱ和片内电阻阵列之间为节点B，节点B处输出电压VB；电流源Ⅰ和电流源Ⅱ的电流值比例可以自行设置，例如，本发明中可以设置电流源Ⅰ的电流值：电流源Ⅱ的电流值＝1：M，此时，电压VA＝IBIAS×Rext，电压VB＝IBIAS×Rray×M；Rext为参考电阻的电阻值，Rray为片内电阻阵列的等效电阻值，IBIAS表示电流源Ⅰ的偏置电流。
请继续参阅附图1，本发明中电流源Ⅰ为第一PMOS管MB1，第一PMOS管MB1源极连接电源VDD，漏极连接参考电阻Rext的一端，栅极连接偏置电压Vbp，参考电阻Rext的另一端接地。电流源Ⅱ为第二PMOS管MB2，第二PMOS管MB2源极连接电源VDD，漏极连接片内电阻阵列的一端，栅极连接偏置电压Vbp，片内电阻阵列的另一端接地。电流转电压模块还包括模拟选择单元，模拟选择单元的输出端输出偏置电压VBIAS或者电源电压VDD，且偏置电压VBIAS小于电源电压VDD。附图1中模拟选择单元的输出状态受电压控制信号FINISH控制，当电压控制信号FINISH为1时，模拟选择单元输出电源电压VDD，当电压控制信号FINISH为0时，模拟选择单元输出偏置电压VBIAS。且上述电压控制信号FINISH的值与模拟选择单元输出值之间的对应关系可以随意设定，附图1中仅仅是其中一种对应关系；且下文描述以附图1中示例为例进行说明，其工作原理在其他对应关系中也适用。
请参阅附图2，本发明中片内电阻阵列包括n个并联的电阻单元，n为大于0的整数。每个电阻单元包括串联的电阻和开关，n个开关分别由开关控制信号R_TRIM<n:0>控制；其中，开关控制信号R_TRIM<n:0>中具体包含n个开关信号R_TRIM<0>至R_TRIM<n-1>，开关信号R_TRIM<x>控制与电阻Rx连接的开关，当R_TRIM<x>为1时，开关连接，当R_TRIM<x>为0时，开关断开。开关控制信号R_TRIM<n:0>中开关信号R_TRIM<x>为1的个数越多，片内电阻阵列接通的并联电阻越多，片内电阻阵列的等效电阻越小。优选地，本发明中片内电阻阵列中n个电阻的电阻值相等。
值得说明的是，片上电阻阵列中也可以同时包括并联的电阻和/或串联的电阻，并在开关控制信号中添加对应的开关信号；只需要能够调节片上电阻阵列的等效电阻即可。
请继续参阅附图1，本发明中电压VA和电压VB分别传输至比较器的两个输入端，附图1中电压输入至比较器的正相输入端，电压输入至比较器的反相输入端，在实际应用中，上述两个输入端可以互换，以下仅以附图1中示例进行说明，当比较器的两个输入端互换之后，其原理相同。定义比较器的输出端为节点C，电压VA和电压VB经过比较放大后在比较器的输出端C得到比较结果VC，当VA≥VB时，比较器输出端输出高电平，节点C处电压VC为VDD，当VA<VB时，比较器输出端输出低电平，节点C处电压VC为0。
如附图1所示，本发明中比较器的功耗状态受电压控制信号FINISH控制，当电压控制信号FINISH为1时，比较器进入低功耗状态，当电压控制信号FINISH为0时，比较器正常工作。
本发明中比较器优选采用交叉耦合结构的迟滞比较器结构。使用迟滞比较器的好处是，该类比较器结构有一定的迟滞性，对于信号噪声有更好的免疫效果。由于点流转电压模块中片上电阻阵列的开关会导致在比较器输出端出现一定的开关噪声干扰，同时为了实现更高的阵列控制精度，片上电阻阵列中各个电阻值较小，因此B节点每次电压变化范围较小，对片上电阻阵列重开关带来的开关噪声更为敏感。因此需要后级比较器有一定的噪声容限。
比较器的输出端连接有限状态机FSM，比较器输出结果输入到有限状态机FSM之后，经过内部状态机的跳转，触发响应的跳转调节，将导致有限状态机FSM输出开关控制信号R_TRIM<n:0>和电压控制信号FINISH；当VA≥VB时，比较器输出端输出高电平，节点C处电压值为VDD，电压控制信号FINISH-1；当VA<VB时，比较器输出端输出低电平，节点C处电压值为0，电压控制信号FINISH＝0。
有限状态机的工作状态图如图三所示。其中，当有限状态机处于跳转状态时，电源选择信号控制模拟选择单元输出偏置电压；否则，电源选择信号控制模拟选择单元输出电源电压。本发明中自校准电路处于复位状态时，片内电阻阵列中n个开关均断开，电压VA小于电压VB，比较器输出低电平。有限状态机接收到复位信号之后，进入跳转状态；当比较器输出低电平时，有限状态机输出开关控制信号控制片内电阻阵列开关依次闭合，使得片内电阻阵列的等效电阻逐渐变小；直至比较器输出高电平，有限状态机进入锁定状态，并获取开关控制信号。
限状态机FSM的状态定义和各状态之间的跳转如图3所示。其工作原理较为简单，可由线性移位寄存器实现。需要注意的是，有限状态机的工作时钟频率最好低于系统一个环路延迟，以保证上一时刻的开关控制信号变化R_TRIM<n:0>反应到节点C上的输出电压时再进行系统状态的判决与跳转。由于选择了交叉耦合结构的迟滞比较器，其比较过程相对其他结构比较器更快，有利于设置一个较高的环路带宽，减少电阻自校准过程的时间消耗。
请继续参阅附图1，本发明中片上电阻自动校准电路的工作步骤为：电路初始处于复位状态，FSM的输出R_TRIM<n:0>为全0，FINISH为0。此时，片上电阻阵列的等效电阻为无限大，则电流转电压模块中节点B的输出电压为电源电压VDD。而节点A输出电压为电流源Ⅰ的偏置电流IBIAS与Rext的乘积。此时满足VA＜VB的条件，于是VC输出等效为数字0。
当复位信号RESET释放之后，有限状态机FSM开始状态跳转。由于VC起始为0，因此FINSH输出为0，R_TRIM<n:0>其中一位变成1，片上电阻阵列连接了一路电阻单元R0，片上电阻阵列的等效电阻值Rray＝R；其中，R为电阻单元中每个电阻的电阻值。此时B点电压值变为IBIAS×M×R。此时VA/VB的电压比较结果更新，若VA依然小于VB，则VC依然为0，FSM的输出R_TRIM<n:0>从一个1变为两个1，片上电阻阵列连接两路电阻单元R0和R1，此时片上电阻阵列的等效电阻值Rray＝R/2，片上电阻阵列的等效电阻变化后导致B点电压值变化，状态机FSM状态翻转，FINISH依然为0，系统重复前面的步骤，直到片上电阻阵列并联的电阻足够多，使A点电压VA大于等于B点电压VB，此时C点输出为0，状态机跳转到锁定(LOCK)状态，FINISH变为1。此时自校准电路完成校准工作，得到了最终的阵列开关选择配置R_TRIM<n:0>，并将结果保存在系统寄存器中，直到下次系统复位重新进行电阻校准的动作。当FINISH为1后，电压控制信号FINISH控制电流转电压模块和比较器进入低功耗状态，因此该校准电路在系统正常工作状态下将不再导致额外功耗，实现低功耗的目的。
为了进一步降低工作过程中的电流消耗，可自行定义参考电阻Rext和片上电阻阵列的阻值范围。同时电流转电压模块中两条支路的电流比例也可以灵活配置，最终只要能锁定到IBIAS×Rext＝IBIAS×M×Rray，则校准后的片上电阻阵列电阻等效值就为Rext/M。再通过等比例调节电阻单元中电阻串或并联的个数就可以实现任意精确的电阻值。
以上所述仅为本发明的优选实施例，所述实施例并非用于限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明所附权利要求的保护范围内。

Claims (10)

1.一种片内电阻自校准电路，其特征在于，包括电流转电压模块、比较器和有限状态机，所述电流转电压模块包括第一支路和第二支路，所述第一支路包括串联的电流源Ⅰ和参考电阻，所述电流源Ⅰ和参考电阻之间输出电压VA，所述第二支路包括串联的电流源Ⅱ和片内电阻阵列，所述电流源Ⅱ和片内电阻阵列之间输出电压VB；所述电流源Ⅰ和电流源Ⅱ的电流值比例为1：M；
所述片内电阻阵列包括n个并联的电阻单元，每个电阻单元包括串联的电阻和开关，n个开关分别由开关信号控制；n为大于0的整数；
所述电压VA和电压VB分别传输至所述比较器的两个输入端，所述比较器的输出端连接所述有限状态机，所述有限状态机根据所述比较器的输出结果输出开关控制信号，所述开关控制信号控制所述片内电阻阵列的等效电阻Rray＝Rext/M；其中，Rext为参考电阻的电阻值。
2.根据权利要求1所述的一种片内电阻自校准电路，其特征在于，所述电压VA＝IBIAS×Rext，所述电压VB＝IBIAS×Rray×M；当电压VA小于电压VB时，所述比较器输出低电平；当电压VA大于等于电压VB时，所述比较器输出高电平，IBIAS表示电流源Ⅰ的偏置电流。
3.根据权利要求2所述的一种片内电阻自校准电路，其特征在于，所述自校准电路处于复位状态时，所述片内电阻阵列中n个开关均断开，所述电压VA小于电压VB，所述比较器输出低电平。
4.根据权利要求3所述的一种片内电阻自校准电路，其特征在于，所述有限状态机接收到复位信号之后，进入跳转状态；当比较器输出低电平时，所述有限状态机输出开关控制信号控制所述片内电阻阵列中开关依次闭合，使得所述片内电阻阵列的等效电阻逐渐变小；直至所述比较器输出高电平，此时有限状态机进入锁定状态，并获取开关控制信号。
5.根据权利要求1所述的一种片内电阻自校准电路，其特征在于，所述电流源Ⅰ为第一PMOS管，所述第一PMOS管源极连接电源，漏极连接所述参考电阻的一端，栅极连接偏置电压，所述参考电阻的另一端接地；所述电流源Ⅱ为第二PMOS管，所述第二PMOS管源极连接电源，漏极连接所述片内电阻阵列的一端，栅极连接偏置电压，所述片内电阻阵列的另一端接地。
6.根据权利要求1所述的一种片内电阻自校准电路，其特征在于，所述电流转电压模块还包括模拟选择单元，所述模拟选择单元的输出端输出偏置电压或者电源电压，且所述偏置电压小于电源电压。
7.根据权利要求6所述的一种片内电阻自校准电路，其特征在于，所述有限状态机输出电源选择信号，所述电源选择信号输入至所述模拟选择单元；当所述有限状态机处于跳转状态时，所述电源选择信号控制所述模拟选择单元输出偏置电压；否则，所述电源选择信号控制所述模拟选择单元输出电源电压。
8.根据权利要求1所述的一种片内电阻自校准电路，其特征在于，所述比较器为具有交叉耦合结构的迟滞比较器。
9.根据权利要求1所述的一种片内电阻自校准电路，其特征在于，所述片内电阻阵列中n个电阻的电阻值相等。
10.根据权利要求1所述的一种片内电阻自校准电路，其特征在于，所述参考电阻为外部参考电阻。
CN202010322253.6A 2020-04-22 2020-04-22 一种片内电阻自校准电路 Active CN111490751B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010322253.6A CN111490751B (zh) 2020-04-22 2020-04-22 一种片内电阻自校准电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010322253.6A CN111490751B (zh) 2020-04-22 2020-04-22 一种片内电阻自校准电路

Publications (2)

Publication Number Publication Date
CN111490751A true CN111490751A (zh) 2020-08-04
CN111490751B CN111490751B (zh) 2023-05-12

Family

ID=71811093

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010322253.6A Active CN111490751B (zh) 2020-04-22 2020-04-22 一种片内电阻自校准电路

Country Status (1)

Country Link
CN (1) CN111490751B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112596569A (zh) * 2020-12-17 2021-04-02 江苏科大亨芯半导体技术有限公司 光电集成芯片内部电阻校准电路及方法
CN112650344A (zh) * 2020-12-22 2021-04-13 成都华微电子科技有限公司 可配置终端匹配电阻校准电路
CN112751565A (zh) * 2021-01-06 2021-05-04 北京遥测技术研究所 一种自校准片内基准电压模块
CN113253787A (zh) * 2021-06-17 2021-08-13 苏州裕太微电子有限公司 一种芯片内电阻校正电路

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7161412B1 (en) * 2005-06-15 2007-01-09 National Semiconductor Corporation Analog calibration of a current source array at low supply voltages
CN101505099A (zh) * 2002-11-14 2009-08-12 艾科嘉公司 开关电源转换器和用于控制多个开关电源转换器的系统
US20090315617A1 (en) * 2008-06-20 2009-12-24 Conexant Systems, Inc. Method and Algorithm of High Precision On-Chip Global Biasing Using Integrated Resistor Calibration Circuits
WO2014114004A1 (zh) * 2013-01-28 2014-07-31 香港中国模拟技术有限公司 自校准电流源系统
CN105119594A (zh) * 2015-07-30 2015-12-02 中国电子科技集团公司第五十八研究所 高速串口负载自动校准电路
US20160182044A1 (en) * 2014-12-17 2016-06-23 Sandisk Technologies Inc. On Chip ZQ Calibration Resistor Trimming
CN109729295A (zh) * 2018-12-19 2019-05-07 芯原微电子(上海)有限公司 发送端驱动电路及方法
CN111030630A (zh) * 2019-12-06 2020-04-17 深圳市纽瑞芯科技有限公司 一种利用开关电容校准片上rc时间常数的电路和方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101505099A (zh) * 2002-11-14 2009-08-12 艾科嘉公司 开关电源转换器和用于控制多个开关电源转换器的系统
US7161412B1 (en) * 2005-06-15 2007-01-09 National Semiconductor Corporation Analog calibration of a current source array at low supply voltages
US20090315617A1 (en) * 2008-06-20 2009-12-24 Conexant Systems, Inc. Method and Algorithm of High Precision On-Chip Global Biasing Using Integrated Resistor Calibration Circuits
WO2014114004A1 (zh) * 2013-01-28 2014-07-31 香港中国模拟技术有限公司 自校准电流源系统
US20160182044A1 (en) * 2014-12-17 2016-06-23 Sandisk Technologies Inc. On Chip ZQ Calibration Resistor Trimming
CN105119594A (zh) * 2015-07-30 2015-12-02 中国电子科技集团公司第五十八研究所 高速串口负载自动校准电路
CN109729295A (zh) * 2018-12-19 2019-05-07 芯原微电子(上海)有限公司 发送端驱动电路及方法
CN111030630A (zh) * 2019-12-06 2020-04-17 深圳市纽瑞芯科技有限公司 一种利用开关电容校准片上rc时间常数的电路和方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
高兴波;赵毅强;宋益伟;: "一种带自动稳幅的新型电流模LC振荡器" *

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112596569A (zh) * 2020-12-17 2021-04-02 江苏科大亨芯半导体技术有限公司 光电集成芯片内部电阻校准电路及方法
CN112596569B (zh) * 2020-12-17 2022-05-13 江苏科大亨芯半导体技术有限公司 光电集成芯片内部电阻校准电路及方法
CN112650344A (zh) * 2020-12-22 2021-04-13 成都华微电子科技有限公司 可配置终端匹配电阻校准电路
CN112650344B (zh) * 2020-12-22 2022-07-29 成都华微电子科技股份有限公司 可配置终端匹配电阻校准电路
CN112751565A (zh) * 2021-01-06 2021-05-04 北京遥测技术研究所 一种自校准片内基准电压模块
CN112751565B (zh) * 2021-01-06 2024-02-09 北京遥测技术研究所 一种自校准片内基准电压模块
CN113253787A (zh) * 2021-06-17 2021-08-13 苏州裕太微电子有限公司 一种芯片内电阻校正电路
WO2022262155A1 (zh) * 2021-06-17 2022-12-22 苏州裕太微电子有限公司 一种芯片内电阻校正电路
US11592853B2 (en) 2021-06-17 2023-02-28 Motorcomm Electronic Technology Co., Ltd. On-chip resistor correction circuit

Also Published As

Publication number Publication date
CN111490751B (zh) 2023-05-12

Similar Documents

Publication Publication Date Title
CN111490751A (zh) 一种片内电阻自校准电路
KR101965788B1 (ko) 단일 종단형 구성가능한 다중 모드 드라이버
US10193552B1 (en) Termination resistor calibration circuit and control method thereof
EP0456231B1 (en) Programmable delay circuit
US7786785B2 (en) Peaking control circuit
US7382153B2 (en) On-chip resistor calibration for line termination
US6600338B1 (en) Apparatus and method for level-shifting input receiver circuit from high external voltage to low internal supply voltage
US5028815A (en) Clocked comparator with offset reduction
US7514991B2 (en) High accuracy current mode duty cycle and phase placement sampling circuit
US5600269A (en) Low power consumption comparator circuit
CN112187214B (zh) Fpga的io阻抗校准电路及其方法
US20060132209A1 (en) CMOS master/slave flip-flop with integrated multiplexor
CN115173861A (zh) 一种带有自校准功能的轨到轨电流舵dac结构
US7084662B1 (en) Variable impedance output driver
US7821429B2 (en) Parallel to serial conversion circuit
US5329192A (en) High speed CMOS current switching circuit
EP0488826B1 (en) Flip-flop circuit having CMOS hysteresis inverter
US5467035A (en) Sample-and-hold circuit
US6211712B1 (en) CMOS comparator with hysteresis
US5514982A (en) Low noise logic family
US20040080336A1 (en) Output buffer apparatus capable of adjusting output impedance in synchronization with data signal
US4114055A (en) Unbalanced sense circuit
US7190196B1 (en) Dual-edge synchronized data sampler
CN113970669B (zh) 阻抗校准方法及阻抗校准系统
CN111614333B (zh) 一种具有失调消除功能的高速采样放大器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant