CN104423406A - 具有电压驱动器和电流驱动器的发送器 - Google Patents

具有电压驱动器和电流驱动器的发送器 Download PDF

Info

Publication number
CN104423406A
CN104423406A CN201410270292.0A CN201410270292A CN104423406A CN 104423406 A CN104423406 A CN 104423406A CN 201410270292 A CN201410270292 A CN 201410270292A CN 104423406 A CN104423406 A CN 104423406A
Authority
CN
China
Prior art keywords
voltage
current
node
driver
output node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410270292.0A
Other languages
English (en)
Other versions
CN104423406B (zh
Inventor
施育男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN104423406A publication Critical patent/CN104423406A/zh
Application granted granted Critical
Publication of CN104423406B publication Critical patent/CN104423406B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0005—Modifications of input or output impedance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明提供了一种电路，包括处于第一电压电平的第一电源节点、处于第二电压电平的第二电源节点、第一电压驱动器，第一电流驱动器和控制单元。第一电压驱动器被配置为当第一输入节点处的第一输入信号处于第一逻辑状态时，将第一输出节点电连接至第一电源节点，而当第一输入信号处于第二逻辑状态时，将第一输出节点电连接至第二电源节点。第一电流驱动器被配置为将第一调节电流注入至第一输出节点或者从第一输出节点提取第一调节电流。控制单元被配置为生成第一电压电平的测量结果，并且根据测量结果设置第一调节电流。本发明还提供了一种操作电路的方法。

Description

具有电压驱动器和电流驱动器的发送器
技术领域
本发明总体涉及信号发送系统，更具体地，涉及发送器。
背景技术
信号发送系统包括发送器、接收器和连接发送器与接收器的信道。为了沿着具有预设固有阻抗的信道发送信号，电压模式驱动器可用作发送器，并且电压模式驱动器能够输出电压电平在(a)第一电源电压(具有电压电平VDD)与第二电源电压(具有电压电平GND)之间的差值的一半和(b)第二电源电压的电压电平GND之间变化的电压信号。因此，输出信号的信号摆幅为在一些应用中，一起使用两个电压模式驱动器来发送差分信号对，输出的差分信号的总信号摆幅为(VDD-GND)。在一些应用中，信号发送系统被设计为符合工业标准，其中还提供了输出信号摆幅的限定范围。
发明内容
根据本发明的一个方面，提供了一种电路，包括：第一电源节点，被配置为承载具有第一电压电平的第一电源电压；第二电源节点，被配置为承载具有第二电压电平的第二电源电压，第二电压电平低于第一电压电平；第一电压驱动器，包括第一输入节点和第一输出节点，该第一电压驱动器被配置为：当第一输入节点处的第一输入信号处于第一逻辑状态时，将第一输出节点电连接至第一电源节点；和当第一输入节点处的第一输入信号处于第二逻辑状态时，将第一输出节点电连接至第二电源节点；第一电流驱动器，被配置为将第一调节电流注入至第一输出节点中或者从第一输出节点提取第一调节电流；以及控制单元，被配置为：生成第一电压电平的测量结果；和根据测量结果设置第一调节电流的大小和方向。
优选地，第一电压驱动器被配置为具有与信道的预设固有阻抗匹配的输出阻抗。
优选地，控制单元包括：模拟数字转换器(ADC)，被配置为基于参考电压生成测量结果；以及电流调节单元，被配置为根据测量结果将控制信号组输出至第一电流驱动器，以设置第一调节电流的大小和方向。
优选地，控制单元还包括：分压器，被配置为将第一电源电压转换为分压信号并且将分压信号输出至ADC。
优选地，该电路还包括：参考电压单元，被配置为基于带隙参考电压输出参考电压。
优选地，第一电流驱动器包括：第一电流源组，连接至第一输出节点，第一电流源组被配置为响应于来自控制单元的第一控制信号组将第一电流注入至第一输出节点。
优选地，第一电流驱动器还包括：第二电流源组，连接至第一输出节点，该第二电流源组被配置为响应于来自控制单元的第二控制信号组从第一输出节点提取第二电流，并且第一调节电流是第一电流与第二电流的差值。
优选地，控制单元包括被配置为存储第一控制信号组的存储单元。
优选地，该电路还包括：第二电压驱动器，包括第二输入节点和第二输出节点，第二电压驱动器被配置为：当第二输入节点处的第二输入信号处于第一逻辑状态时，将第二输出节点电连接至第一电源节点；和当第二输入节点处的第二输入信号处于第二逻辑状态时，将第二输出节点电连接至第二电源节点；以及第二电流驱动器，被配置为将第二调节电流注入至第二输出节点，或者从第二输出节点提取第二调节电流，其中，控制单元还被配置为根据测量结果设置第二调节电流的大小和方向。
根据本发明的另一方面，提供了一种电路，包括：电流驱动器，被配置为将调节电流注入至节点或者从节点提取调节电流；模拟数字转换器(ADC)，被配置为基于参考电压生成电源电压的电压电平的测量结果；以及电流调节单元，被配置为根据测量结果将控制信号组输出至电流驱动器，以设置调节电流的大小和方向。
优选地，该电路还包括：分压器，被配置为将电源电压转换为分压信号，并且将分压信号输出至ADC。
优选地，该电路还包括：参考电压单元，被配置为基于带隙参考电压输出参考电压。
优选地，电流驱动器包括：第一电流源组，连接至节点，第一电流源组被配置为响应于控制信号组将第一电流注入至节点。
优选地，电流驱动器还包括：第二电流源组，连接至节点，第二电流源组被配置为响应于控制信号组从节点提取第二电流，并且调节电流是第一电流和第二电流的差值。
优选地，该电路包括被配置为存储控制信号组的存储单元。
根据本发明的又一方面，提供了一种操作电路的方法，包括：生成第一电源电压的第一电压电平的测量结果；基于测量结果设置电流驱动器以提供调节电流；通过电压驱动器接收输入信号，该电压驱动器被配置为：当输入信号处于第一逻辑状态时，将电压驱动器的输出节点电连接至第一电源节点，第一电源节点被配置为承载第一电源电压；和当输入信号处于第二逻辑状态时，将电压驱动器的输出节点电连接至第二电源节点，第二电源节点被配置为承载第二电源电压，第二电源电压具有低于第一电压电平的第二电压电平；以及当输入信号处于第一逻辑状态时，将调节电流供给至电压驱动器的输出节点。
优选地，该方法还包括：当输入信号处于第二逻辑状态时，将电流驱动器与电压驱动器的输出节点断开。
优选地，电流驱动器包括连接至输出节点的第一电流源组；以及设置电流驱动器包括：响应于第一控制信号组配置第一电流源组以将第一电流注入至输出节点。
优选地，电路驱动器还包括连接至输出节点的第二电流源组；以及设置电流驱动器还包括：响应于第二控制信号组配置第二电流源组以从输出节点提取第二电流。
优选地，生成测量结果包括：将第一电源电压转换为分压信号；以及基于分压信号生成测量结果。
附图说明
以实例而非限定的方式示出了一个或者多个实施例，在所附视图中，所有具有相同参考标号的元件代表类似元件。
图1是根据一个或者多个实施例的信号发送系统的电路图。
图2A是根据一个或者多个实施例的具有处于逻辑高状态的输入信号的电压驱动器和电流驱动器的电路图。
图2B是根据一个或者多个实施例的具有处于逻辑低状态的输入信号的电压驱动器和电流驱动器的电路图。
图3A是根据一个或者多个实施例的可以用在电流驱动器中的电流源组的电路图。
图3B是根据一个或者多个实施例的可以用在电流驱动器中的另一电流源组的电路图。
图4是根据一个或者多个实施例的操作发送器的方法的流程图。
具体实施方式
可以理解，以下公开内容提供了一个或者多个不同实施例或者实例，用来实现本发明的不同特征。以下描述了部件和布置的特定实例来简化本发明。当然，这些实例并不旨在进行限定。根据工业中的标准实践，视图中的不同部件并未按比例绘制并且仅用于示出的目的。
此外，使用例如“低于”、“高于”、“水平”、“垂直”、“在…之上”、“在…之下”、“向上”、“向下”、“顶部”、“底部”、“左”、“右”等等的空间相对术语及其衍生术语(例如，“水平地”、“向下地”、“向上地”等等)以便于公开一个部件与另一个部件的关系。空间相对术语旨在覆盖包括部件的器件的不同方位。
在一些实施例中，基于电压驱动器的电源电压的电压电平和注入电压驱动器的输出节点的调节电流或者从电压驱动器的输出节点提取的调节电流来确定输出信号摆幅。可以基于电源电压的电压电平的测量结果，通过控制调节电流的大小和方向将输出信号摆幅调节为预设信号摆幅。
图1是根据一个或者多个实施例的信号发送系统100的电路图。信号发送系统包括发送部分(即，发送器)TX、接收部分(即，接收器)RX和发送部分TX与接收部分RX之间的信道部分CH。
发送部分TX包括第一电压驱动器110、与第一电压驱动器110相连接的第一电流驱动器120、第二电压驱动器130、与第二电压驱动器130相连接的第二电流驱动器140、通过总线162与第一电流驱动器120和第二电流驱动器140相连接的控制单元150以及连接至控制单元150的参考电压单元166。发送部分TX还包括第一电源节点172、第二电源节点174、第三电源节点176和第四电源节点178。信道部分CH包括连接至第一电压驱动器110的第一信道182和连接至第二电压驱动器130的第二信道186。接收部分RX包括连接至第一信道182的第一终端阻抗192、连接至第二信道186的第二终端阻抗196以及连接至第一终端阻抗192和第二终端阻抗196的第五电源节点198。
第一电压驱动器110包括P型晶体管112、N型晶体管114、电阻器116、117和118、输入节点IN1和输出节点OUT1。P型晶体管112的源极通过电阻器116连接至第一电源节点172。P型晶体管的漏极连接至N型晶体管114的漏极。N型晶体管114的源极通过电阻器117连接至第二电源节点174。晶体管112和114的漏极通过电阻器118连接至输出节点OUT1。晶体管112和114的栅极连接至输入节点IN1。在一些实施例中，电阻器116、117和118是物理电阻器件。在一些实施例中，电阻器116、117和118中的一个或者多个不是物理电阻器件。反之，电阻器116、117和118中的一个或者多个用在电路图中来表示晶体管112和114的电阻和/或可从输出节点OUT1观察到的第一电压驱动器110的导线的电阻。
第一电源节点172被配置为承载具有第一电压电平VDD的第一电源电压。第二电源节点174被配置为承载具有低于第一电压电平VDD的第二电压电平VSS或者地电位GND的第二电源电压。
在一些实施例中，第一电压驱动器被配置为当输入节点IN1处的第一输入信号处于第一逻辑状态(诸如逻辑低状态)时将输出节点OUT1电连接至第一电源节点172。在一些实施例中，第一电压驱动器110被配置为当输入节点IN1处的第一输入信号处于第二逻辑状态(诸如逻辑高状态)时，将输出节点OUT1电连接至第二电源节点174。
在一些实施例中，信道182具有预设固有阻抗Z0。在一些实施例中，第一电压驱动器110被配置为具有与预设固有阻抗Z0匹配的输出阻抗。在一些实施例中，当输入节点IN1处的第一输出信号处于逻辑低状态时，第一电压驱动器110的输出电阻与相串联的电阻器116、电阻器118和晶体管112的导通电阻的组合的电阻相等。在一些实施例中，当输入节点IN1处的第一输入信号处于逻辑高状态时，第一电压驱动器110的输出电阻与相串联的电阻器117、电阻器118和晶体管114的导通电阻的组合的电阻相等。
第一电流驱动器120包括P型晶体管122、N型晶体管124、反相器125、第一电流源组126和第二电流源组128。P型晶体管122的源极通过第一电流源组126连接至第三电源节点176。P型晶体管122的漏极连接至N型晶体管124的漏极。N型晶体管的源极通过第二电流源组128连接至第四电源节点178。晶体管122和124的漏极连接至输出节点OUT1。在一些实施例中，第三电源节点176被配置为承载具有第三电压电平VDDA的第三电源电压，或者连接至第一电源节点172。第四电源节点178被配置为承载具有低于第三电压电平VDDA的第四电压电平VSSA或者地电位GND的第四电源电压，或者连接至第二电源节点174。
反相器125具有连接至输入节点IN1的输入端和输出端。P型晶体管122的栅极连接至输入节点IN1，N型晶体管124的栅极连接至反相器125的输出端。
图2A是根据一个或者多个实施例的具有处于逻辑高状态的输入信号的电压驱动器110和电流驱动器120的电路图。以相同参考标号表示与图1中示出的部件类似的部件。
当第一信号处于逻辑高状态时，晶体管122和124截止(所示为被阴影区域覆盖)，并且第一电流驱动器120与输出节点OUT1电断开。并且，晶体管112截止(所示为被阴影区域覆盖)，晶体管114导通，因此，输出节点OUT1电连接至电源节点174。如果电源节点174、178和198具有设置为0V的电压电平，则输出节点OUT1处的电压电平为0V。
图2B是根据一个或者多个实施例的具有处于逻辑低状态的输入信号的电压驱动器110和电流驱动器120的电路图。以相同参考标号表示与图1中示出的部件类似的部件。
当第一信号处于逻辑低状态时，晶体管122和124导通，并且第一电流源组126和第二电流源组128电连接至输出节点OUT1。并且，晶体管112导通，晶体管114截止(所示为被阴影区域覆盖)，因此，输出节点OUT1电连接至电源节点172。
在这种方案中，第一电流驱动器120被配置为将第一调节电流注入至输出节点OUT1或者从输出节点OUT1提取出第一调节电流。例如，当晶体管122和124导通时，第一电流源组126连接至输出节点OUT1，并且被配置为响应于通过总线162a来自控制单元150的第一控制信号组将第一电流I1注入至输出节点OUT1中。在一些实施例中，当晶体管122和124导通时，第二电流源组128连接至输出节点OUT1，并且被配置为响应于通过总线162b来自控制单元150的第二控制信号组提取来自输入节点OUT1的第二电流I2。因此，注入至输出节点OUT1的调节电流I的大小等于(I1-I2)，其中，I为正值表示注入调节电流，I为负值表示提取调节电流。在一些实施例中，电流I1或者I2之一被设置为0，以最小化第一电流驱动器110的能耗。
接收部分RX的第一终端阻抗192用于模拟接收器的输入阻抗。在一些实施例中，第一终端阻抗192还具有与预设固有阻抗Z0匹配的输入阻抗。在一些实施例中，如果R0表示预设固有阻抗Z0的实部，则I表示由第一电流驱动器120注入至输出节点OUT1中的电流大小，并且电压电平VSS或者地电位GND设置为0V，输出节点OUT1处的电压电平为
因此，如图2A和图2B中所示，当电压驱动器110、电流驱动器120、信道182和终端阻抗192被配置为是上述的改进时，则输出节点OUT1处的电压电平的信号摆幅为输出节点OUT1处的信号摆幅可以由控制调节电流I调节。
如图1所示，第二电压驱动器130和第二电流驱动器140以具有与如上所示的第一电压驱动器110和第一电流驱动器120的功能基本上类似的功能的方式配制。
第二电压驱动器130包括P型晶体管132、N型晶体管134、电阻器136、137和138、输入节点IN2以及输出节点OUT2。P型晶体管132的源极通过电阻器136连接至第一电源节点172。P型晶体管132的漏极连接至N型晶体管134的漏极。N型晶体管134的源极通过电阻器137连接至第二电源节点174。晶体管132和134的漏极通过电阻器138连接至输出节点OUT2。晶体管132和134的栅极连接至输入节点IN2。在一些实施例中，电阻器136、137和138为物理电阻器件。在一些实施例中，电阻器136、137和138中的一个或者多个用在电路图中来表示晶体管132和134的电阻和/或第一电压驱动器的导线的电阻，因此，电阻器136、137和138不是物理电阻器件。
在一些实施例中，第二电压驱动器130被配置为当输入节点IN2处的第二输入信号处于逻辑低状态时，将输出节点OUT2电连接至第一电源节点172。在一些实施例中，第二电压驱动器130被配置为当输入节点IN2处的第二输入信号处于逻辑高状态时，将输出节点OUT2电连接至第二电源节点174。
在一些实施例中，信道186还具有预设固有阻抗Z0。在一些实施例中，第二电压驱动器130以类似于第一电压驱动器110的方式被配置为具有与预设固有阻抗Z0匹配的输出电阻。
第二电流驱动器140包括P型晶体管142、N型晶体管144、反相器145、第三电流源组146和第四电流源组148。P型晶体管142的源极通过第三电流源组146连接至第三电源节点176。P型晶体管142的漏极连接至N型晶体管144的漏极。N型晶体管的源极通过第四电流源组148连接至第四电源节点178。晶体管142和144的漏极连接至输出节点OUT2。反相器145具有连接至输入节点IN2的输入端和输出端。P型晶体管142的栅极连接至输入节点IN2，并且N型晶体管144的栅极连接至反相器145的输出端。
与第一电流驱动器120类似，第二电流驱动器140被配置为当输入节点IN2处的第二输入信号处于逻辑低状态时，将第二调节电流注入至输出节点OUT2或者从输出节点OUT2提取电流。在这种情况下，在一些实施例中，第三电流源组146被配置为响应于通过总线162c来自控制单元150的第三控制信号组将第三电流I3注入至输出节点OUT2。在一些实施例中，第四电流源组148被配置为响应于通过总线162d来自控制单元150的第二控制信号组从输出节点OUT4中提取第四电流I4。
在一些实施例中，第二调节电流被设置为具有与第一调节电流的大小相同的沿着一致的方向(即，注入或者提取调节电流)流动的电流。在一些实施例中，注入至输出节点OUT2的调节电流I的大小为(I3-I4)，其中，I为正值表示注入调节电流，I为负值表示提取调节电流。在一些实施例中，电流I3或者I4中的一个设置为0，以最小化第二电流驱动器的能耗。
在一些实施例中，第一电流源组126和第三电流源组146具有类似配制，并且电流I1和I3被设置为基本相同。在一些实施例中，第二电流源组128和第四电流源组148具有类似配制，并且电流I2和I4被设置为基本相同。
如果R0表示预设固有阻抗Z0的实部，I表示由第二电流驱动器140注入至输出节点OUT2的电流大小，并且电压电平VSS或者地电位GND被设置为0V，则第二输出节点OUT2处的电压电平的信号摆幅等于 ( VDD 2 + IR 0 2 ) .
在一些实施例中，第一电压驱动器110和第二电压驱动器130被配置为以差分方式发送信号。因此，第一输入信号和第二输入信号是差分信号对并且具有逻辑互补状态。由此，在一些实施例中，第一电压驱动器110、第一电流驱动器120、第二电压驱动器130和第二电流驱动器140被设置为在输出节点OUT1和OUT2处的信号摆幅等于(VDD+IR0)。
控制单元150具有模拟数字转换器(ADC)152和电流调节单元154。控制单元150还连接至电源节点172以接收第一电源电压，并且连接至参考电压单元166以接收参考电压。ADC152被配置为基于参考电压而生成第一电源电压的第一电压电平的测量结果。电流调节单元154被配置为根据测量结果将一组控制信号输出至第一电流驱动器120以设置第一调节电流的大小和方向，并且将一组控制信号输出至第二电流驱动器140以设置第二调节电流的大小和方向。
例如，当ADC152返回的第一电源电压的第一电压电平的测量结果为VDD，并且信号发送系统100被设置为具有预设差分模式输出摆幅VX，则电流调节单元154能够设置电流I1、I2、I3和I4以提供调节电流I，使得：
Vx＝(VDD+IR0)，因此
IR0＝(Vx-VDD)
在一些实施例中，电流调节单元154根据预设查询表来确定用于控制电流驱动器120和140的控制信号，其中，查询表使用测量结果VDD和预设输出信号摆幅VX作为索引。
控制单元150还具有被配置为存储控制信号组和/或查询表的存储单元156。因此，由ADC152实施的测量和由电流调节单元154实施的控制信号组的确定不需要连续和/或循环执行。在一些实施例中，控制单元150被配置为当信号发送系统100开启时、根据外部重启指令重启时或者根据外部校准指令被请求重新执行测量控制信号组和确定控制信号组时，实施测量第一电源电压并且确定控制信号组。
在一些实施例中，控制单元150具有分压器158，该分压器158被配置为从电源节点172接收第一电源电压并将该第一电源电压转换为分压信号，并且将该分压信号输出至ADC152。在一些实施例中，参考电压单元166被配置为基于带隙参考电压输出参考电压输出参考电压。在一些实施例中，ADC152能够将电压电平在0V和参考电压之间的电压信号转换为数字码。
在一些实施例中，如果电源节点172处的电压电平接近或者高于参考电压，则分压器158能够用于输出落入ADC152的可适用操作范围内的分压信号。在一些实施例中，ADC152能够仅将具有落入较小电压范围内(0V至参考电压的范围内)的电压电平的电压信号转换为数字码，这是因为，较小电压范围之外的电源节点172的电压电平将导致电流驱动器120和140不能操作。在一些实施例中，ADC152能够在每个量化步骤中输出具有5mV至30mV分辨率的数字码。在一些实施例中，ADC152被配置为输出3位至7位的二进制值。
图3A是根据一个或者多个实施例的可在电流驱动器120或者130中用作电流源组126或146的电流源组300A的电路图。电流源300A包括参考电流源302、二极管接法P型晶体管(diode-connected P-type transistor)304、多个P型晶体管312a、312b、312c和312d以及多个开关器件314a、314b、314c和314d。
参考电流源302被配置为提供恒定的参考电流。晶体管312a、312b、312c、312d和晶体管304的源极连接至电源节点176。晶体管312a、312b、312c、312d的栅极与晶体管304的栅极连接在一起。晶体管312a、312b、312c、312d和晶体管304被配置为电流镜阵列，以使晶体管312a、312b、312c和312d能够基于来自参考电流源302的参考电流的镜像输出具有预设电流级的相应电流。在一些实施例中，根据晶体管312a、312b、312c和312d及晶体管304的信道宽/长比，来确定相应的电流级。在一些实施例中，晶体管312a、312b、312c和312d被配置输出大小相同的电流。在一些实施例中，晶体管312a、312b、312c和312d被配置为输出大小不同的电流。在一些实施例中，基于晶体管334的用于电流镜像的晶体管多于或者少于四个晶体管312a、312b、312c和312d。
多个开关器件314a、314b、314c和314d将相应的晶体管312a、312b、312c和312d连接至节点320，并且被设置为基于通过总线162a或者162b来自控制单元150的控制信号导通或者截止。在一些实施例中，开关器件314a、314b、314c和314d也由P型晶体管形成。在一些实施例中，晶体管312a、312b、312c和312d中的每一个均被配置为输出大小相同的电流，并且用于控制晶体管312a、312b、312c和312d的栅极的控制信号组表示为温度计码格式(thermometer code format)的值。在一些实施例中，晶体管312a、312b、312c和312d的栅极被连接为晶体管组，其中每一个晶体管组均表示相应的单元电流的二次幂(power of two)，并且用于控制相应晶体管312a、312b、312c和312d的组的控制信号组表示为二进制码格式的值。
图3B是根据一个或者多个实施例的可在电流驱动器120或者140中用作电流源组128或者148的另一电流源组300B的电路图。电流源300B包括参考电流源332、二极管接法N型晶体管、多个N型晶体管352a、352b、352c和352d以及多个开关器件354a、354b、354c和354d。
参考电流源332被配置为提供恒定的参考电流。晶体管352a、352b、352c和352d以及晶体管334的源极连接至电源节点178。晶体管352a、352b、352c和352d以及晶体管334的栅极连接在一起。晶体管352a、352b、352c和352d以及晶体管334的被配置为电流镜阵列，以使晶体管352a、352b、352c和352d能够基于来自参考电流源332的参考电流的镜像来输出具有预设电流级的相应电流。在一些实施例中，根据晶体管352a、352b、352c和352d以及晶体管334的信道宽/长比来确定相应的电流级。在一些实施例中，晶体管352a、352b、352c和352d被配置为输出大小相同的电流。在一些实施例中，晶体管352a、352b、352c和352d被配置为输出大小不同的电流。在一些实施例中，基于晶体管334的用于电流镜像的晶体管多于或者少于四个晶体管352a、352b、352c和352d。
多个开关器件354a、354b、354c和354d将相应的晶体管352a、352b、352c和352d连接至节点360，并且被设置为基于通过总线162b或者162d来自控制单元150的控制信号而导通或者截止。在一些实施例中，开关器件354a、354b、354c和354d也由N型晶体管形成。在一些实施例中，开关器件354a、354b、354c和354d中的每一个均被配置为输出大小相同的电流，并且用于控制晶体管352a、352b、352c和352d的栅极的控制信号组表示为温度计码格式的值。在一些实施例中，晶体管352a、352b、352c和352d的栅极连接为晶体管组，每个晶体管组均表示相应单元电流的二次幂，并且用于控制相应晶体管352a、352b、352c和352d的组的控制信号组表示为二进制码格式的值。
图4是根据一个或者多个实施例的操作发送器的方法400的流程图。可以理解，可以在图4所示出的方法400之前、期间和/或之后执行额外操作，并且本文仅对一些其他工艺进行简要描述。
如图1和图4所示，在操作410中，控制单元150生成在电源节点172处第一电源电压的第一电压电平的测量结果，比如VDD。在一些实施例中，ADC152接收在电源节点172处的第一电源电压，并且基于来自参考电压单元166的参考电压输出表示测量结果VDD的数字码。在一些实施例中，分压器158接收在电源节点172处的第一电源电压并且将第一电源电压转换为分压信号。然后，ADC152接收分压，并且基于分压信号生成测量结果。
如图1和图4中所示，在操作420中，控制单元150设置电流驱动器，诸如电流驱动器120和/或电源驱动器140，以基于测量结果VDD提供调节电流。在一些实施例中，操作420包括操作422，其中，电流驱动器120的电流源组126和/或电流驱动器140的电流源组146被配置为响应于第一控制信号组而将第一电流注入至相应的输出节点OUT1或者OUT2。在一些实施例中，操作420还包括操作424，其中电流驱动器120的电流源组128和/或电流驱动器140的电流源组148被配置为响应于第二控制信号组从相应的输出节点OUT1或者OUT2提取第二电流。
在一些实施例中，用于控制电流驱动器120和140的控制信号存储在存储单元156中。在一些实施例中，如上所示，电流调节单元154根据预设查询表来确定用于控制电流驱动器120和140的控制信号，其中，如上所述，查询表使用测量结果VDD和预设输出信号摆幅作为索引。
如图1和图4所示，在操作430中，由电压驱动器110和/或130接收输入信号。在一些实施例中，电压驱动器110或者130被配置为当输入信号处于逻辑低状态时，将相应的输出节点OUT1或者OUT2电连接至电源节点172，而当输入信号处于逻辑高状态时，将相应的输出节点OUT1或者OUY2电连接至电源节点174。
如图1和图4所示，在操作440中，电流驱动器120或者140确定相应的输入信号是否处于逻辑高状态还是处于逻辑低状态。如图2B和图4所示，在操作450中，当相应的输入信号处于逻辑低状态，来自电流驱动器120或者140的调节电流被供给至输出节点OUT1或者OUT2。如图2A和图4所示，在操作460中，当相应的输入信号处于逻辑高状态时，电流驱动器120或者140将电流驱动器与输出节点OUT1或者OUT2电路断开。
因此，根据本申请的一个或者多个实施例，输出信号摆幅被设置为由预设工业标准所设定的预设信号摆幅。此外，使用ADC152和相应的电流驱动器，可以补偿相应的电压驱动器的电源电压的变化，并且校准输出信号摆幅。
根据一个实施例，一种电路包括：第一电源节点、第二电源节点、第一电压驱动器、第一电流驱动器和控制单元。第一电源节点被配置为承载具有第一电压电平的第一电源电压。第二电源节点被配置为承载具有第二电压电平的第二电源电压，其中，第二电压电平低于第一电压电平。第一电压驱动器，具有第一输入节点和第一输出节点。第一电压驱动器被配置为当第一输入节点处的第一输入信号处于第一逻辑状态时，将第一输出节点电连接至第一电源节点，并且当第一输入节点处的第一输入信号处于第二逻辑状态时，将第一输出节点电连接至第二电源节点。第一电流驱动器被配置为将第一调节电流注入至第一输出节点中或者从第一输出节点提取第一调节电流。控制单元被配置为生成第一电压电平的测量结果，并且根据测量结果设置第一调节电流的大小和方向。
根据另一实施例，一种电路包括：电流驱动器、模拟数字转换器(ADC)和电流调节单元。电流驱动器被配置为将调节电流注入至节点或者从节点提取调节电流。ADC被配置为基于参考电压生成电源电压的电压电平的测量结果。电流调节单元被配置为根据测量结果将控制信号组输出至电流驱动器，以设置调节电流的大小和方向。
根据另一实施例，一种操作电路的方法包括：生成第一电源电压的第一电压电平的测量结果。电流驱动器被设置为基于测量结果提供调节电流；通过电压驱动器接收输入信号。电压驱动器被配置为当输入信号处于第一逻辑状态时，将电压驱动器的输出节点电连接至第一电源节点，而当输入信号处于第二逻辑状态时，将电压驱动器的输出节点电连接至第二电源节点，其中，第一电源节点被配置为承载第一电源电压，而第二电源节点被配置为承载第二电源电压，第二电源电压具有低于第一电压电平的第二电压电平。当输入信号处于第一逻辑状态时，将调节电流供给至电压驱动器的输出节点。
上面论述了若干实施例的概括特征，使得本领域普通技术人员可以更好地理解本发明的各个方面。本领域普通技术人员应该理解，可以很容易地使用本发明作为基础来设计或更改其他用于达到与本文所介绍实施例相同的目的和/或实现相同优点的工艺和结构。本领域普通技术人员也应该意识到，这种等效构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，可以进行多种变化、替换以及改变。

Claims (10)

1.一种电路，包括：
第一电源节点，被配置为承载具有第一电压电平的第一电源电压；
第二电源节点，被配置为承载具有第二电压电平的第二电源电压，所述第二电压电平低于所述第一电压电平；
第一电压驱动器，包括第一输入节点和第一输出节点，所述第一电压驱动器被配置为：
当所述第一输入节点处的第一输入信号处于第一逻辑状态时，将所述第一输出节点电连接至所述第一电源节点；和
当所述第一输入节点处的所述第一输入信号处于第二逻辑状态时，将所述第一输出节点电连接至所述第二电源节点；
第一电流驱动器，被配置为将第一调节电流注入至所述第一输出节点中或者从所述第一输出节点提取所述第一调节电流；以及
控制单元，被配置为：
生成所述第一电压电平的测量结果；和
根据所述测量结果设置所述第一调节电流的大小和方向。
2.根据权利要求1所述的电路，其中，所述第一电压驱动器被配置为具有与信道的预设固有阻抗匹配的输出阻抗。
3.根据权利要求1所述的电路，其中，所述控制单元包括：
模拟数字转换器(ADC)，被配置为基于参考电压生成所述测量结果；以及
电流调节单元，被配置为根据所述测量结果将控制信号组输出至所述第一电流驱动器，以设置所述第一调节电流的大小和方向。
4.根据权利要求3所述的电路，其中，所述控制单元还包括：
分压器，被配置为将所述第一电源电压转换为分压信号并且将所述分压信号输出至所述ADC。
5.根据权利要求3所述的电路，还包括：参考电压单元，被配置为基于带隙参考电压输出所述参考电压。
6.根据权利要求1所述的电路，其中，所述第一电流驱动器包括：
第一电流源组，连接至所述第一输出节点，所述第一电流源组被配置为响应于来自所述控制单元的第一控制信号组将第一电流注入至所述第一输出节点。
7.根据权利要求6所述的电路，其中，所述第一电流驱动器还包括：
第二电流源组，连接至所述第一输出节点，所述第二电流源组被配置为响应于来自所述控制单元的第二控制信号组从所述第一输出节点提取第二电流，并且所述第一调节电流是所述第一电流与所述第二电流的差值。
8.根据权利要求6所述的电路，其中，所述控制单元包括被配置为存储所述第一控制信号组的存储单元。
9.一种电路，包括：
电流驱动器，被配置为将调节电流注入至节点或者从所述节点提取所述调节电流；
模拟数字转换器(ADC)，被配置为基于参考电压生成电源电压的电压电平的测量结果；以及
电流调节单元，被配置为根据所述测量结果将控制信号组输出至所述电流驱动器，以设置所述调节电流的大小和方向。
10.一种操作电路的方法，包括：
生成第一电源电压的第一电压电平的测量结果；
基于所述测量结果设置电流驱动器以提供调节电流；
通过电压驱动器接收输入信号，所述电压驱动器被配置为：
当所述输入信号处于第一逻辑状态时，将所述电压驱动器的输出节点电连接至第一电源节点，所述第一电源节点被配置为承载所述第一电源电压；和
当所述输入信号处于第二逻辑状态时，将所述电压驱动器的输出节点电连接至第二电源节点，所述第二电源节点被配置为承载第二电源电压，所述第二电源电压具有低于所述第一电压电平的第二电压电平；以及
当所述输入信号处于所述第一逻辑状态时，将所述调节电流供给至所述电压驱动器的输出节点。
CN201410270292.0A 2013-08-30 2014-06-17 具有电压驱动器和电流驱动器的发送器 Active CN104423406B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/015,183 2013-08-30
US14/015,183 US9041439B2 (en) 2013-08-30 2013-08-30 Transmitter having voltage driver and current driver

Publications (2)

Publication Number Publication Date
CN104423406A true CN104423406A (zh) 2015-03-18
CN104423406B CN104423406B (zh) 2016-05-04

Family

ID=52582353

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410270292.0A Active CN104423406B (zh) 2013-08-30 2014-06-17 具有电压驱动器和电流驱动器的发送器

Country Status (2)

Country Link
US (2) US9041439B2 (zh)
CN (1) CN104423406B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104515613A (zh) * 2013-09-30 2015-04-15 爱思开海力士有限公司 温度传感器
WO2017147947A1 (zh) * 2016-03-04 2017-09-08 广州时艺音响科技有限公司 一种无源极电阻的大功率场效应管互补输出电路
CN107919865A (zh) * 2016-10-06 2018-04-17 爱思开海力士有限公司 发射器以及包括其的系统
CN108702341A (zh) * 2016-02-22 2018-10-23 索尼公司 发送装置、发送方法和通信系统
CN109729295A (zh) * 2018-12-19 2019-05-07 芯原微电子(上海)有限公司 发送端驱动电路及方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9467133B2 (en) * 2015-02-27 2016-10-11 Huawei Technologies Co., Ltd. Comparator apparatus and method
US9564900B2 (en) 2015-04-16 2017-02-07 Taiwan Semiconductor Manufacturing Co., Ltd. Supply boost device
US10038431B1 (en) * 2017-06-01 2018-07-31 Nuvoton Technology Corporation Current mirror array for high-frequency clock generator
EP3413467A1 (en) * 2017-06-06 2018-12-12 Samsung SDI Co., Ltd Passive conjunction circuit and voltage measurement circuit
US10892923B2 (en) 2018-02-08 2021-01-12 Socionext Inc. Signal output circuit, transmission circuit and integrated circuit

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1728032A (zh) * 2004-07-21 2006-02-01 三星电子株式会社 降低基片噪音的电流驱动器电路及其操作方法
CN101097442A (zh) * 2006-06-29 2008-01-02 乐金电子（昆山）电脑有限公司 电源控制装置及方法
US20080224768A1 (en) * 2007-03-14 2008-09-18 Chih-Jen Yen Operational Amplifier Capable of Compensating Offset Voltage
US7443231B2 (en) * 2006-08-09 2008-10-28 Elite Semiconductor Memory Technology Inc. Low power reference voltage circuit
US7525357B2 (en) * 2006-12-13 2009-04-28 Qimonda Ag Circuit and method for adjusting a voltage drop
US7639746B2 (en) * 2005-07-01 2009-12-29 Apple Inc. Hybrid voltage/current-mode transmission line driver
US7969206B2 (en) * 2007-05-21 2011-06-28 Denso Corporation Semiconductor element drive circuit

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6369621B1 (en) * 2001-03-29 2002-04-09 Texas Instruments Incorporated Voltage/current mode TIA/EIA-644 compliant fast LVDS driver with output current limit
US6566911B1 (en) * 2001-05-18 2003-05-20 Pixelworks, Inc. Multiple-mode CMOS I/O cell
JP3799251B2 (ja) * 2001-08-24 2006-07-19 エルピーダメモリ株式会社 メモリデバイス及びメモリシステム
KR100605601B1 (ko) * 2004-05-06 2006-07-31 주식회사 하이닉스반도체 스위칭 노이즈를 감소시킨 온다이 터미네이션 회로를구비한 반도체 메모리 장치
US7501801B2 (en) * 2005-06-30 2009-03-10 Potentia Semiconductor Inc. Power supply output voltage trimming
JP2007228447A (ja) * 2006-02-27 2007-09-06 Hitachi Ltd スイッチング素子のゲート駆動回路
US7902885B2 (en) * 2006-12-28 2011-03-08 Stmicroelectronics Pvt. Ltd. Compensated output buffer for improving slew control rate
US7764082B2 (en) * 2007-11-20 2010-07-27 Montage Technology Group Limited On-die termination circuit
US7688113B2 (en) * 2008-03-31 2010-03-30 Freescale Semiconductor, Inc. Current driver suitable for use in a shared bus environment
JP5527031B2 (ja) * 2010-06-14 2014-06-18 富士通株式会社 電流源回路
CN103188177B (zh) * 2011-12-30 2016-09-07 意法半导体研发（上海）有限公司 Lin驱动器中的电磁发射的有效减小的方法
US8564352B2 (en) * 2012-02-10 2013-10-22 International Business Machines Corporation High-resolution phase interpolators
US8988106B2 (en) * 2012-02-29 2015-03-24 Taiwan Semiconductor Manufacturing Co., Ltd. Voltage mode driver with current booster (VMDCB)

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1728032A (zh) * 2004-07-21 2006-02-01 三星电子株式会社 降低基片噪音的电流驱动器电路及其操作方法
US7639746B2 (en) * 2005-07-01 2009-12-29 Apple Inc. Hybrid voltage/current-mode transmission line driver
CN101097442A (zh) * 2006-06-29 2008-01-02 乐金电子（昆山）电脑有限公司 电源控制装置及方法
US7443231B2 (en) * 2006-08-09 2008-10-28 Elite Semiconductor Memory Technology Inc. Low power reference voltage circuit
US7525357B2 (en) * 2006-12-13 2009-04-28 Qimonda Ag Circuit and method for adjusting a voltage drop
US20080224768A1 (en) * 2007-03-14 2008-09-18 Chih-Jen Yen Operational Amplifier Capable of Compensating Offset Voltage
US7969206B2 (en) * 2007-05-21 2011-06-28 Denso Corporation Semiconductor element drive circuit

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104515613A (zh) * 2013-09-30 2015-04-15 爱思开海力士有限公司 温度传感器
CN104515613B (zh) * 2013-09-30 2018-11-02 爱思开海力士有限公司 温度传感器
CN108702341A (zh) * 2016-02-22 2018-10-23 索尼公司 发送装置、发送方法和通信系统
US11218344B2 (en) 2016-02-22 2022-01-04 Sony Group Corporation Transmission device, transmission method, and communication system
US11750421B2 (en) 2016-02-22 2023-09-05 Sony Group Corporation Transmission device, transmission method, and communication system
WO2017147947A1 (zh) * 2016-03-04 2017-09-08 广州时艺音响科技有限公司 一种无源极电阻的大功率场效应管互补输出电路
CN107919865A (zh) * 2016-10-06 2018-04-17 爱思开海力士有限公司 发射器以及包括其的系统
CN107919865B (zh) * 2016-10-06 2021-04-13 爱思开海力士有限公司 发射器以及包括其的系统
CN109729295A (zh) * 2018-12-19 2019-05-07 芯原微电子(上海)有限公司 发送端驱动电路及方法
CN109729295B (zh) * 2018-12-19 2021-07-16 芯原微电子(上海)股份有限公司 发送端驱动电路及方法

Also Published As

Publication number Publication date
US20150229308A1 (en) 2015-08-13
US9041439B2 (en) 2015-05-26
US20150061745A1 (en) 2015-03-05
US9531386B2 (en) 2016-12-27
CN104423406B (zh) 2016-05-04

Similar Documents

Publication Publication Date Title
CN104423406A (zh) 具有电压驱动器和电流驱动器的发送器
CN101013331A (zh) 输出电压可调式cmos基准电压源
CN105099445A (zh) 一种环形振荡器的频率控制方法及电路
CN103995554B (zh) 电压产生器
CN101556825B (zh) 一种集成电路
CN103941792B (zh) 带隙电压基准电路
CN101093956A (zh) 带温度补偿的欠压锁定电路
CN103166604A (zh) 一种低功耗片内时钟产生电路
CN103986443B (zh) 延迟线电路及半导体集成电路
CN105027209A (zh) 用于交叉点存储器的高度分布式电流基准的低功率、高精度电流基准
CN105425887A (zh) 一种带上电复位的可校正低功耗电压基准源
CN205540381U (zh) 一种电流反馈式精确过温保护电路
CN101505094A (zh) 一种便携式设备的电源模块
CN103163933A (zh) 一种电流镜像电路
TWI470394B (zh) 電壓產生器
CN102545779B (zh) 一种无晶振时钟电路
CN101458541B (zh) 一种高低压转换电路
CN103888093A (zh) 差分信号的共模电平重置电路
US20130207634A1 (en) Semiconductor device including voltage generating circuit
CN107733405A (zh) 传输门电路
CN107422773B (zh) 数字低压差稳压器
CN102591401A (zh) 内建数字电源电路
CN106292832B (zh) 一种改进型紧凑cmos稳压电路
CN106209029B (zh) 环形振荡器
CN106134074B (zh) 低噪声放大器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant