CN107733405A - 传输门电路 - Google Patents

Abstract

本发明揭示了一种传输门电路。该电路包括耦接在用于接收输入信号的输入节点和用于输出输出信号的输出节点之间的第一晶体管；第二晶体管，用于在其第二栅极和第二源极之间产生压差，以响应流经第二晶体管的偏置电流，并将该压差施加在所述第一晶体管的第一栅极和所述输出节点之间；以及放大器，用于比较所述输出信号与参考电压，并根据所述比较结果，将所述偏置电流供应给所述第二晶体管。

Description

传输门电路

本申请是于2012年12月31日提交的、申请号为201210596220.6、发明名称为“传输门电路”的中国发明专利申请的分案申请。

技术领域

本发明大体上涉及电子电路，尤其是涉及一种传输门电路。

背景技术

在许多高压电路应用中，在将输入信号提供给由低压晶体管组成的内部电路元件之前，在电路的输入级级联一个传输门电路元件来限制输入信号的幅度。传输门电路元件可以保护内部电路中的低压晶体管不会因为意外的高压而被击穿，这样改善了高压电路的稳定性。

图1展示的是现有的传输门电路10。如图1所示，传输门电路10包括耦接在内部施密特触发器14的输入节点12和中间节点13之间的DMOS晶体管11。DMOS晶体管11的栅极接收电源电压Vsup。但是，当将输入节点12接收的输入电压Vin传递到中间节点13时，中间节点13上的中间电压Vim会经历阈值电压损耗，因为DMOS晶体管11只有在其栅极-源极电压高于其阈值电压Vth时才导通。因此，中间电压Vim的最大幅度等于电源电压Vsup减去阈值电压Vth。由于DMOS晶体管11的阈值电压Vth通常高于1伏，显著减小了传输门电路10所提供的中间电压Vim的范围。

图2展示的是另一个现有的传输门电路20。如图2所示，传输门电路20包括DMOS晶体管21和具有第一电阻22和第二电阻23的电阻分压器。第一电阻22耦接在输入节点24和DMOS晶体管21的漏极之间，第二晶体管23耦接在DMOS晶体管21的源极和地之间。中间电压Vim被提供给DMOS晶体管21源极处的内部施密特触发器25。但是因为有第一电阻22，电阻分压器会引入额外的感应误差至电路20。在一些情况下，因为第二电阻23引入了一个从DMOS晶体管21的源极到地的下拉电流路径，所以不能给传输门电路20提供上拉电流。

发明内容

因此，需要一种具有更宽的电压通过范围的传输门电路。

一方面，一种传输门电路包括：第一晶体管，其耦接在用于接收输入信号的输入节点和用于输出输出信号的输出节点之间；第二晶体管，用于以在其第二栅极和第二源极之间产生压差，以响应流经所述第二晶体管的偏置电流，并将该压差施加在所述第一晶体管的第一栅极和所述输出节点之间；以及放大器，用于比较所述输出信号与参考电压，并根据所述比较的结果，将所述偏置电流供应给所述第二晶体管。

在本发明一些实施例中，所述第一晶体管第一栅极的电压可以经由第二晶体管的输出信号来提升，因此，与所述输入信号相比，所述第一晶体管所输出的输出信号不会有阈值电压损耗。通过这种方式，所述传输门电路会有较宽的电压通过范围。此外，可以用所述放大器将所述输出信号钳制到比所述参考电压低。此外，因为没有电流通路经过所述输入节点，所述传输门电路不会引入任何感应误差。

在一个实施例中，所述放大器包括：差分输入级，用于接收所述输出信号和所述参考电压，并根据所述输出信号和所述参考电压，在第一输出节点输出第一电流，并在第二输出节点输出第二电流；第一电流镜，用于根据所述第一电流和第二电流之间的差动电流，将所述第二电流镜像到所述第一输出节点，以生成所述偏置电流。

在一个实施例中，所述差分输入级包括：第三晶体管和与所述第三晶体管并联耦接的第四晶体管，其中所述第三晶体管的第三源极和所述第四晶体管的第四源极耦接在一起，以接收参考电流，所述第三晶体管的第三栅极耦接至所述输出节点，以接收所述输出信号，所述第四晶体管的第四栅极耦接至所述参考电压，所述第三晶体管的第三漏极耦接至所述第一电流镜的第一支路，所述第四晶体管的第四漏极耦接至所述第一电流镜的第二支路。

在一个实施例中，所述第一电流镜具有第一支路和第二支路，所述第一支路耦接在第二参考电势线和所述第一输出节点之间，所述第二支路耦接在所述第二参考电势线和所述第二输出节点之间。

在一个实施例中，所输传输门电路进一步包括耦接至所述放大器上的电流源，用于提供参考电流以供给所述放大器。

在一个实施例中，所述第一晶体管是NMOS晶体管，所述第二晶体管是PMOS晶体管，所述第二源极耦接至所述放大器，所述第二栅极耦接至所述输出节点，所述第二晶体管的第二漏极耦接至第一参考电势线。

在一个实施例中，所述传输门电路进一步包括与所述第二晶体管串联耦接的一个或多个晶体管，其中每一个所述一个或多个晶体管分别具有耦接在一起的漏极和栅极。

在一个实施例中，所述第一晶体管是DMOS晶体管。所述DMOS晶体管包括耦接在其漏极的漂移区，该漂移区让所述DMOS晶体管能够承受显著高压的输入信号。

在一个实施例中，所述传输门电路还包括：上拉电路，用于给所述输出节点提供上拉电流。当所述输入节点处于不定态时，所述上拉电路可以将所述输出节点的电压设置成固定电平。

在一个实施例中，所述上拉电路包括第二电流镜，所述第二电流镜具有第三支路和第四支路，所述第三支路用于接收参考电流，所述第四支路耦接至所述输出节点，以提供所述上拉电流，以响应所述参考电流。

前面相当宽泛地概括了本发明的特征。接下来描述本发明的附加特征，它们形成本发明权利要求的主题。本领域技术人员会理解，所揭示的概念和具体实施例会容易地用作修改或者设计实现本发明同样目的的其它特征或者过程的基础。本领域技术人员还可以认识到，这样的等同构造不会偏离所附权利要求所列的本发明的精神和范围。

附图说明

为了更完整地理解本发明及其优点，现在参考下面的描述结合附图，其中：

图1示出了现有的传输门电路10；

图2示出了另一个现有的传输门电路20；

图3示出了本发明第一实施例的传输门电路100；

图4示出了本发明第二实施例的传输门电路200。

在不同的图中，相对应的数字和符号一般指的是相对应的部分，除非另有指出。所述图是绘示来清楚地说明本发明实施例的相关方面，不是必须按比例绘制的。为了更清楚地说明一些实施例，可以在图号后面跟有字母，表示具有相同结构、材料或者处理步骤的变形。

具体实施方式

下面详细讨论实施例的做法和使用。但是，应当理解，本发明提供了许多可以体现在多种具体情境下的可应用创新性构思。所讨论的具体实施例只是具有具体方式来说明制造和使用本发明，并不限制本发明的范围。

图3示出了本发明第一实施例的传输门电路100。传输门电路100可以级联在由低压晶体管构成的电路元件的内部输入节点上，作为输入接口，用于钳制提供给内部输入节点的信号的幅度以及保护低压晶体管不被击穿。

如图3所示，传输门电路100包括：第一晶体管101，耦接在用于接收输入信号Vin的输入节点103和用于输出输出信号Vout的输出节点105之间；第二晶体管107，用于响应流经第二晶体管107的偏置电流Ibias，在第二晶体管107的第二栅极和第二源极之间产生压差。传输门电路100进一步包括放大器109，用来比较输出信号Vout与参考电压Vref，并根据输出信号Vout与参考电压Vref的比较结果，将偏置电流Ibias供应给第二晶体管107。在所述实施例中，放大器109是运算跨导放大器(OTA)。所述第一晶体管是DMOS晶体管。DMOS晶体管包括耦接在其漏极的漂移区，该漂移区让DMOS晶体管能够承受显著的高压输入信号Vin。

在图3的实施例中，第一晶体管101是NMOS晶体管，由第一晶体管101输送的输入信号Vin为正向电压。因此，将第一晶体管101的第一栅极提升到至少比输入信号Vin高出第一晶体管101的一个阈值Vth，使得在传输输入信号Vin的过程中，第一晶体管101可以完全导通。第二晶体管107是PMOS晶体管，然后，当偏置电流Ibias流经第二晶体管107时，所述第二栅极的电压低于所述第二源极的电压。所述第二源极耦接至放大器109的输出，以便接收偏置电流Ibias，所述第二漏极耦接至第一参考电势线111，比如，接地，以确保在所述第二源极和第二栅极之间有正压差。该压差可以随着流经第二晶体管107的偏置电流Ibias而变化。另外，所述第二栅极耦接至输出节点105。因此，所述正压差可以施加在在第一晶体管101的第一栅极和第一源极之间。

在一些实施例中，传输门电路100进一步包括与第二晶体管107串联耦接的一个或多个晶体管，其中一个或多个晶体管中的每一个均具有分别耦接在一起的漏极和栅极。所述偏置电流Ibias也可以流经所述一个或多个晶体管，从而进一步增大施加在第一晶体管101的第一栅极和第一源极之间的压差。

放大器109根据输出信号Vout和参考电压Vref之间的差值提供偏置电流Ibias。具体而言，差值越大，偏置电流Ibias越大。在一些实施例中，当输出信号Vout等于参考电压Vref时，没有偏置电流Ibias提供给第二晶体管107。在这种情况下，输出信号Vout不会比参考电压Vref高。第一晶体管101能够输送的输出信号Vout的最大幅度等于参考电压Vref的幅度。换句话说，输出信号Vout的幅度受到了钳制。

根据内部电路113(比如，施密特触发器)的需要，参考电压Vref可以是正阈值电压。在工作时，当输入信号Vin比参考电压Vref低很多时，输出信号Vout基本上等于输入信号Vin。相应地，提供给第二晶体管107的偏置电流Ibias大得足以保持第二晶体管107在饱和状态下工作。与输出信号Vout和输入信号Vin相比，第一晶体管101的第一栅极处的电压被第二晶体管107的源极-栅极电压提升了。因此，输出信号Vout会随着输入信号Vin的升高而升高。

当输入信号Vin升高、逐渐接近参考电压Vref时，输出电压Vout和参考电压Vref之间的差值相应地变小。因此，供应在第二晶体管107上的偏置电流Ibias逐渐减小，施加在第一晶体管101的第一栅极和第一源极之间的压差也减小。当偏置电流Ibias等于零时，第二晶体管107截止。输出信号Vout被钳制成与参考电压Vref相等，所述第一栅极处的电压被固定为参考电压Vref加上第一晶体管101的一个阈值电压Vth。在这种条件下，第一晶体管101仍然导通，在输送输入信号Vin的过程中，第一晶体管101上没有阈值电压损耗。通过用这种方式，传输门电路100具有一个较宽的电压通过范围。此外，放大器109将输出信号Vout钳制成不高于参考电压Vref，从而保护内部电路113不被击穿。而且，因为没有电流路径经过输入节点103，传输门电路100不会引入任何感应误差。

在所述实施例中，放大器109包括差分输入级115和第一电流镜117。差分输入级115用于接收输出信号Vout和参考电压Vref，并根据输出信号Vout和参考电压Vref，在第一输出节点119输出第一电流、在第二输出节点121输出第二电流。第一电流镜117用于根据所述第一电流和第二电流之间的差动电流，将所述第二电流镜像到第一输出节点119，以生成偏置电流Ibias。

具体而言，差分输入级115包括第三晶体管123和与第三晶体管123并联耦接的第四晶体管125。第三晶体管123的第三源极和第四晶体管125的第四源极耦接在一起，以接收参考电流Iref。参考电流Iref由电流源提供。第三晶体管123的第三栅极耦接至输出节点105，以接收输出信号Vout，并且第四晶体管125的第四栅极耦接至参考电压Vref。第三晶体管123的第三漏极耦接至第一电流镜117的第一支路127，第四晶体管125的第四漏极耦接至第一电流镜117的第二支路129。由于第三源极和第四源极耦接在一起，当输出信号Vout等于参考电压Vref时，第三晶体管123在第一输出节点119输出的第一电流等于第四晶体管125在第二输出节点121输出的第二电流。

第一电流镜117包括第一支路127和第二支路129。第一支路127根据流经第二支路129的电流(即，流经第四晶体管125的第一电流)，产生镜像电流。具体而言，第一支路127耦接在第二参考电势线133(比如正的电源电压)和第一输出节点119之间。第二支路129耦接在第二参考电势线133和第二输出节点121之间。在所述实施例中，第一支路127具有第五晶体管，第二支路129具有与第五晶体管成对耦接的第六晶体管。第五晶体管的宽度-长度比例可以等于第六晶体的宽度-长度比例，以确保流经第一支路127的镜像电流与流经第二支路129的第二电流一致。在其它一些实施例中，所述镜像电流可以与流经第二支路129的第二电流成比例不为1的正比关系。因此，输出信号Vout的最大幅度可能会与参考电压Vref有一点不同，例如，小于或大于参考电压Vref。

图4示出了本发明第二实施例的传输门电路200。

如图4所示，通路门电路200包括第一晶体管201、第二晶体管203、第三晶体管204、放大器205、上拉电路207和电流源209。

第一晶体管201耦接在用于接收输入信号Vin的输入节点211和用于输出输出信号Vout的输出节点213之间。第三晶体管204与第二晶体管203串联耦接在一起。第二晶体管203和第三晶体管204用于在第二晶体管203的第二栅极和第三晶体管204的第三源极之间产生压差，以响应流过的偏置电流Ibias，并将所述压差施加在在第一晶体管201的第一栅极和输出节点213之间。第三晶体管204的漏极耦接至放大器205，从放大器205接收偏置电流Ibias，第三晶体管204的源极耦接至第一晶体管201的第一栅极。通过这种方式，偏置电流Ibias可以流经第二晶体管203和第三晶体管204两者，从而进一步增大施加在第一晶体管201的第一栅极和第一源极上的压差。在有第三晶体管204的附加的栅极-源极电压的情况下，所述第一源极和第一栅极之间的压差会被显著提高，以确保第一晶体管201导通，即使在某些情况下，第二晶体管203的栅极-源极电压不大于第一晶体管201的阈值电压。

放大器205用于比较所述输出信号与参考电压Vref，并根据输出信号Vout和参考电压Vref的比较结果将偏置电流Ibias供应给第二晶体管203。

上拉电路207用于给输出节点213提供上拉电流，输出节点213耦接至内部电路215的内部输入节点。当输入节点211处于不定态时，上拉电路207可以将输出节点213的电压设置成固定电平，从而避免内部电路215在不确定状态下工作。在所述实施例中，上拉电路207包括具有第三支路219和第四支路221的第二电流镜217。第三支路219用于接收参考电流，第四支路221耦接至输出节点213，响应所述参考电流而提供上拉电流。因此，当输入节点211处于不定态时，所述上拉电流可以将输出节点213的电压上拉到一个高压，例如正的电源电压。

电流源209耦接至放大器205，用于给放大器205供应参考电流。在所述实施例中，电流源209包括第三电流镜223，其中第三电流镜223包括第五支路225和对第五支路225的中的电流进行镜像的第六支路227。

在实施例中，可以用经过第二晶体管203和第三晶体管204的输出信号Vout提升第一晶体管201的第一栅极的电压，因此，与输入信号Vin相比，第一晶体管201输出的输出信号Vout不会具有阈值电压损耗。通过用这种方式，传输门电路200具有更宽的电压通过范围。另外，可以用放大器205将输出信号Vout钳制成比参考电压低。

本领域技术人员很容易就得知，可以在本发明的范围内改变材料和方法。还应该理解的是，除了用于说明实施例的具体语境之外，本发明提供了许多可应用的创新性概念。相应地，所附权利要求旨在将这样的过程、机器、制造、物质合成、装置、方法或者步骤包括在它们的范围内。

Claims (19)

1.一种传输门电路，包括：

第一晶体管，其耦接在用于接收输入信号的输入节点和用于输出输出信号的输出节点之间；

第二晶体管，用于响应于流经所述第二晶体管的偏置电流而产生用于施加在所述第一晶体管的第一栅极和所述输出节点之间的电压差；以及

放大器，用于比较所述输出信号与参考电压，并响应于所述比较，将所述偏置电流供应给所述第二晶体管。

2.如权利要求1所要求的电路，其中，所述放大器包括：

差分输入级，用于接收所述输出信号和所述参考电压，并根据所述输出信号和所述参考电压之间的差值，在第一输出节点输出第一电流，并在第二输出节点输出第二电流；以及

第一电流镜，用于根据所述所述差值，将所述第二电流镜像到所述第一输出节点，以生成所述偏置电流。

3.如权利要求2所要求的电路，其中，所述差分输入级包括：

第三晶体管和与所述第三晶体管差分耦接的第四晶体管，

其中，所述第三晶体管的第三源极和所述第四晶体管的第四源极耦接在一起，以接收参考电流，所述第三晶体管的第三栅极耦接至所述输出节点，以接收所述输出信号，所述第四晶体管的第四栅极耦接至所述参考电压，所述第三晶体管的第三漏极耦接至所述第一电流镜的第一支路，所述第四晶体管的第四漏极耦接至所述第一电流镜的第二支路。

4.如权利要求2所要求的电路，其中，所述第一电流镜具有第一支路和第二支路，所述第一支路耦接在参考电势线和所述第一输出节点之间，并且所述第二支路耦接在所述参考电势线和所述第二输出节点之间。

5.如权利要求1所要求的电路，进一步包括：

电流源，耦接至所述放大器，并且用于提供参考电流以供给所述放大器。

6.如权利要求1所要求的电路，其中，所述第一晶体管是NMOS晶体管，所述第二晶体管是PMOS晶体管，所述第二晶体管的第二源极耦接至所述放大器，所述第二晶体管的第二栅极耦接至所述输出节点，所述第二晶体管的第二漏极耦接至第一参考电势线。

7.如权利要求1所要求的电路，进一步包括与所述第二晶体管串联耦接的一个或多个晶体管，其中每一个所述一个或多个晶体管分别具有耦接在一起的漏极和栅极。

8.如权利要求1所要求的电路，其中，所述第一晶体管是DMOS晶体管。

9.如权利要求1所要求的电路，进一步包括：

上拉电路，用于提供上拉电流至所述输出节点。

10.如权利要求9所要求的电路，其中，所述上拉电路包括第二电流镜，所述第二电流镜具有第三支路和第四支路，所述第三支路用于接收参考电流，所述第四支路耦接至所述输出节点以提供所述上拉电流，以响应所述参考电流。

11.如权利要求1所要求的电路，还包括施密特触发器电路，所述施密特触发器电路具有耦接至所述第一晶体管的输出节点的输入。

12.一种电路，包括：

第一晶体管，其具有耦接在输入节点和输出节点之间的源极-漏极路径，所述第一晶体管具有第一栅极；

第二晶体管，其具有耦接在偏置节点和参考电源节点之间的源极-漏极路径，所述第二晶体管具有耦接至所述输出节点的第二栅极；

其中所述第一栅极耦接至所述偏置节点；以及

差分放大器，用于将所述输出节点处的电压与参考电压进行比较，并且在所述偏置节点处生成偏置电流，所述偏置电流与所述输出节点处的电压和所述参考电压之间的差值成正比。

13.如权利要求12所要求的电路，还包括二极管接法晶体管，所述二极管接法晶体管与所述第二晶体管串联耦接在所述偏置节点与所述参考电源节点之间。

14.如权利要求12所要求的电路，其中所述参考电源节点是接地。

15.如权利要求12所要求的电路，还包括上拉电路，所述上拉电路耦接至所述输出节点，并且用于响应于所述输入节点处的不定态条件，将所述输出节点处的电压上拉至参考电源电压。

16.一种方法，包括：

通过第一晶体管将输入信号从输入节点传输到输出节点；

感测所述输出节点处的电压与参考电压之间的差值；

响应于所感测的差值，生成偏置电流；

使用所述偏置电流生成电压差；以及

将所述电压差施加在所述第一晶体管的控制端子与所述输出节点之间；

其中使用所述偏置电流的步骤包括：通过第二晶体管的源极-漏极路径传输所述偏置电流，并且将所述输出节点处的电压施加至所述第二晶体管的控制端子。

17.如权利要求16所要求的方法，其中使用所述偏置电流的步骤还包括：通过与所述第一晶体管串联耦接的第三晶体管的源极-漏极路径传输所述偏置电流。

18.如权利要求17所要求的方法，还包括将所述第三晶体管操作为二极管。

19.如权利要求16所要求的方法，还包括响应于所述输入节点处的不定态条件，将所述输出节点上拉至参考电源电压。