CN106959718A

CN106959718A - 调节器

Info

Publication number: CN106959718A
Application number: CN201611170438.XA
Authority: CN
Inventors: 高野阳; 高野阳一
Original assignee: Mitsumi Electric Co Ltd
Current assignee: Mitsumi Electric Co Ltd
Priority date: 2016-01-08
Filing date: 2016-12-16
Publication date: 2017-07-18
Also published as: US9785163B2; JP2017123091A; JP6700550B2; US20170199535A1

Abstract

本发明提供一种调节器，其使用较少的元件数量在轻负载时减小高温时的截止漏电流所引起的输出电压的上升。调节器(100)的特征在于，具有：由误差放大电路(104)的输出控制的输出晶体管(M1)；栅极连接到第一端子(101)的第一MOS晶体管(M2)；源极连接到第二端子(102)，栅极和漏极连接到上述第一MOS晶体管(M2)的漏极的第二MOS晶体管(M3)；漏极与输出晶体管(M1)的漏极相连接，栅极与第二MOS晶体管(M3)的栅极相连接，源极与第二端子(102)相连接的第三MOS晶体管(M4)，误差放大电路(104)的输出经由信号处理电路(110或210)连接到第一MOS晶体管(M2)的源极。

Description

调节器

技术领域

本发明涉及一种调节器。

背景技术

在电压调节器(以下称为调节器)中，由于输出晶体管中流过的截止漏电流的影响，当输出电流少、温度高时，调节器的输出电压有时上升。为了防止该输出电压的上升，已知有附加了流过与输出晶体管的截止漏电流相同程度大小的电流的电路的调节器(例如，参照专利文献1)。

图5表示专利文献1所公开的现有的调节器的结构的一个例子。在图5中，在晶体管M502中，对应于输出晶体管M501与晶体管M502的尺寸比，流过与输出晶体管M501的截止漏电流Iout成比例的截止漏电流I。例如假设输出晶体管M501的栅极长度为L1，栅极宽度为W1，晶体管M502的栅极长度为L2，栅极宽度为W2，则I与Iout之比为I/Iout＝(W2/L2)/(W1/L1)。

晶体管M502中流过与该比对应的电流。并且，晶体管M503中流过与晶体管M502相同的电流，对应于晶体管M503与M504的晶体管尺寸之比，晶体管M503和M504中流过成比例的电流。在上述结构中，通过把与输出晶体管M501的截止泄漏量的电流值相同的电流值导入晶体管M504，能够抑制输出晶体管的截止泄漏(off-leak)所引起的输出电压的上升。

此外，在上述结构中，与调节器的输出电流的大小无关，一旦变为高温，则流过对应于晶体管M502的漏电流的晶体管M504的电流。因此，当调节器的负载重时(输出电流多时)，在修正输出晶体管M501的截止漏电流的电路中消耗浪费的电流。

图6表示专利文献1所公开的现有的调节器的结构的另外一个例子。在图6中，当调节器的负载轻时，误差放大电路502向截止输出晶体管M501的方向进行控制。此时，通过相同的误差放大电路502的动作，晶体管M505被控制为截止方向。由此，由于反相器电路601的输入根据恒流电路602被拉至低电平，因此成为低电平。因此，反相器电路601导通晶体管M506，修正输出晶体管M501的截止漏电流的电路(M502、M503以及M504)进行动作。

另一方面，当调节器的负载变重时，晶体管M505导通，反相器电路601的输入变为高电平，截止晶体管M506。由于晶体管M506被截止，因此不流过晶体管M502的截止漏电流，修正输出晶体管M501的截止漏电流的电路停止动作。

根据上述结构，当调节器的负载重时(输出电流多时)，能够减少修正输出晶体管M501的截止漏电流的电路的消耗电流。

专利文献1：日本特开平10-301642号公报

发明内容

根据专利文献1所公开的调节器，在轻负载时能够减小高温时的截止漏电流所引起的输出电压的上升。但是，伴随搭载调节器的装置等的小型化、低价化等，需要使用更少的元件数量来减小轻负载、高温时的截止漏电流所引起的输出电压的上升的调节器。

本发明的实施方式是鉴于上述问题而提出的，其目的为提供一种与现有调节器相比使用更少的元件数量在轻负载时减小高温时的截止漏电流所引起的输出电压的上升的调节器。

本发明的一实施方式所涉及的调节器(100)，具有：输出调节器(100)的输出电压的输出端子(107)；连接到所述调节器(100)的第一端子(101)与第二端子(102)之间的基准电压电路(103)；具有两个输入，对一个输入连接了所述基准电压电路(103)的输出的误差放大电路(104)；由所述误差放大电路(104)的输出控制，输出所述输出电压的第一导电型(P沟道)的输出晶体管(M1)；在所述第一端子(101)与所述第二端子(102)之间与所述输出晶体管(M1)串联连接，对所述输出晶体管(M1)的所述输出电压进行分压，将分压后的分压电压连接到所述误差放大电路(104)的另一个输入的分压电阻(R1、R2)；栅极连接到所述第一端子(101)的第一MOS晶体管(M2)；连接在所述第一MOS晶体管(M2)的漏极与所述第二端子(102)之间，源极连接到所述第二端子(102)，将栅极和漏极连接的第二导电型(N沟道)的第二MOS晶体管(M3)；漏极与所述输出晶体管(M1)的漏极相连接，栅极与所述第二MOS晶体管(M3)的栅极相连接，源极与所述第二端子(102)相连接的第二导电型(N沟道)的第三MOS晶体管(M4)；以及信号处理电路(110或210)，所述误差放大电路(104)的输出经由所述信号处理电路(110或210)连接到所述第一MOS晶体管(M2)的源极。

优选的是，信号处理电路(110)具有：栅极与所述误差放大电路(104)的输出相连接，源极与所述第一端子(101)相连接的第一导电型的第四MOS晶体管(M5)；在所述第四MOS晶体管(M5)的漏极与所述第二端子(102)之间连接的电流源(106)；以及具有输入和输出的反相器(105)，所述第四MOS晶体管(M5)的漏极连接到所述反相器(105)的所述输入，所述反相器(105)的所述输出连接到所述第一MOS晶体管(M2)的源极。

优选的是，信号处理电路(210)具有：栅极与所述误差放大电路(104)的输出相连接，源极与所述第一端子(101)相连接的第一导电型的第四MOS晶体管(M5)；在所述第四MOS晶体管(M5)的漏极与所述第二端子(102)之间连接的电流源(106)；以及具有两个输入的比较器(211)，所述第四MOS晶体管(M5)的漏极连接到所述比较器(211)的一个输入，对所述比较器(211)的另一个输入连接基准电压(212)，所述比较器(211)的输出连接到所述第一MOS晶体管(M2)的源极。

另外，本发明的另一实施方式所涉及的调节器(100)，具有：输出调节器(100)的输出电压的输出端子(107)；连接到所述调节器(100)的第一端子(101)与第二端子(102)之间的基准电压电路(103)；具有两个输入，对一个输入连接了所述基准电压电路(103)的输出的误差放大电路(104)；由所述误差放大电路(104)的输出控制，输出所述输出电压的第一导电型(P沟道)的输出晶体管(M1)；在所述第一端子(101)与所述第二端子(102)之间与所述输出晶体管(M1)串联连接，对所述输出晶体管(M1)的所述输出电压进行分压，将分压后的分压电压连接到所述误差放大电路(104)的另一个输入的分压电阻(R1、R2)；栅极与源极相连接的第一MOS晶体管(M2)；连接在所述第一MOS晶体管(M2)的漏极与所述第二端子(102)之间，源极连接到所述第二端子(102)，将栅极和漏极相连接的第二导电型(N沟道)的第二MOS晶体管(M3)；漏极与所述输出晶体管(M1)的漏极相连接，栅极与所述第二MOS晶体管(M3)的栅极相连接，源极与所述第二端子(102)相连接的第二导电型(N沟道)的第三MOS晶体管(M4)；以及信号处理电路(110或210)，所述误差放大电路(104)的输出经由所述信号处理电路(110或210)连接到所述第一MOS晶体管(M2)的栅极和源极。

优选的是，所述信号处理电路(110)具有：栅极与所述误差放大电路(104)的输出相连接，源极与所述第一端子(101)相连接的第一导电型的第四MOS晶体管(M5)；在所述第四MOS晶体管(M5)的漏极与所述第二端子(102)之间连接的电流源(106)；以及具有输入和输出的反相器(105)，所述第四MOS晶体管(M5)的漏极连接到所述反相器(105)的所述输入，所述反相器(105)的所述输出连接到所述第一MOS晶体管(M2)的栅极和源极。

优选的是，所述信号处理电路(210)具有：栅极与所述误差放大电路(104)的输出相连接，源极与所述第一端子(101)相连接的第一导电型的第四MOS晶体管(M5)；在所述第四MOS晶体管(M5)的漏极与所述第二端子(102)之间连接的电流源(106)；以及具有两个输入的比较器(211)，所述第四MOS晶体管(M5)的漏极连接到所述比较器(211)的一个输入，对所述比较器(211)的另一个输入连接基准电压(212)，所述比较器(211)的输出连接到所述第一MOS晶体管(M2)的栅极和源极。

此外，上述括号内的参照符号是为了容易理解所附加的，仅仅是一个示例，并不限定于图示的方式。

根据本发明，通过将第一MOS晶体管作为高温时的截止漏电流的发生源，还兼用作为开关元件，能够提供一种比现有调节器使用更少的元件数量在轻负载时减小高温时的截止漏电流所引起的输出电压的上升的调节器。

附图说明

图1是第一实施方式所涉及的调节器的结构图。

图2是第二实施方式所涉及的调节器的结构图。

图3是第三实施方式所涉及的调节器的结构图。

图4是第四实施方式所涉及的调节器的结构图。

图5是表示现有的调节器的结构的一例的图。

图6是表示现有的调节器的结构的另一例的图。

符号说明

100 调节器；

101 第一端子；

102 第二端子；

103 基准电压电路；

104 误差放大电路；

105 反相器；

106 电流源；

107 输出端子；

110、210 信号处理电路；

211 比较器；

212 基准电压；

M1 输出晶体管；

M2 第一MOS晶体管；

M3 第二MOS晶体管；

M4 第三MOS晶体管；

M5 第四MOS晶体管。

具体实施方式

以下对于本发明的实施方式，参照附图进行说明。

[第一实施方式]

图1是第一实施方式所涉及的调节器的结构图。

在图1中，调节器100具有被供给电源电压Vin的第一端子101、连接到接地电压GND的第二端子102以及输出输出电压Vout的输出端子107。调节器100是把输入到第一端子101的电源电压Vin降压到预定的输出电压Vout并进行输出的恒压电路。

图1所示的调节器100具有基准电压电路103、误差放大电路104、输出晶体管M1、分压电阻R1、R2、第一MOS晶体管M2、第二MOS晶体管M3、第三MOS晶体管M4以及信号处理电路110等。

基准电压电路103连接到第一端子101与第二端子102之间，输出对应于输出电压Vout的基准电压(以下称为Vref)。

误差放大电路104对两个输入中的一个输入(-)连接基准电压电路103的输出即Vref，对另一输入(+)连接了使用分压电阻R1、R2对输出电压Vout进行分压后的分压电压。误差放大电路104是对基准电压电路103所输出的Vref与分压电阻R1、R2所输出的分压电压之间的差值进行放大并输出的差动放大器。

输出晶体管M1由误差放大电路104的输出来控制，是输出输出电压Vout的P沟道型(第一导电型)晶体管(例如MOS-FET)。输出晶体管M1将其源极连接到第一端子101，将其漏极连接到输出端子107，并且经由分压电阻R1、R2连接到第二端子102。

分压电阻R1、R2在第一端子101与第二端子102之间与输出晶体管M1串联连接，对输出晶体管M1的输出电压进行分压，将分压后的分压电压连接到误差放大电路104的另一输入(+)。例如，若设两个分压电阻R1、R2的电阻值分别为r1、r2，输出电压为Vout，则分压电压(以下称为Vp)为Vp＝Vout×r2/(r1+r2)。

误差放大电路104对从基准电压电路103所输入的Vref、从分压电阻R1、R2所输入的Vp进行比较，控制输出晶体管M1以使Vref与Vp始终相等。

在上述结构中，输出晶体管M1为了提高电流能力，大面积使用微细化的元件。另外，在输出晶体管M1中，在结(junction)产生漏电流，在高温时会产生更大的漏电流。

另外，搭载调节器100的可佩带终端等移动设备，存在为了降低功耗而减小消耗电流的情况，并且为了减小调节器的消耗电流而将分压电阻R1、R2的电阻值设定得高。

因此，存在调节器100由于轻负载、高温时的输出晶体管M1的漏电流，流过分压电阻R1、R2的电流增大，输出电压比设定值上升的情况。

本实施方式所涉及的调节器，为了减小轻负载、高温时的漏电流所引起的输出电压的上升而具有以下结构。

第一MOS晶体管M2是P沟道型(第一导电型)MOS晶体管。第一MOS晶体管M2的栅极连接到第一端子101，源极连接到信号处理电路110的输出。

例如，假设来自信号处理电路110的输出为高电平(例如与电源电压Vin相同的电压)。在这种情况下，第一MOS晶体管M2中，对应于输出晶体管M1与第一MOS晶体管M2的尺寸比，流过与输出晶体管M1的漏电流Iout成比例的漏电流I。例如，当输出晶体管M1与第一MOS晶体管M2的尺寸比为100比1时，第一MOS晶体管M2中流过与输出晶体管M1的漏电流Iout成比例的漏电流I(I＝Iout/100)。另一方面，当来自信号处理电路110的输出为低电平(例如与接地电位GND相同的电压)时，第一MOS晶体管M2中不流过漏电流。

第二MOS晶体管M3是连接在第一MOS晶体管M2的漏极与第二端子102之间的N沟道型(第二导电型)MOS晶体管。第二MOS晶体管M3的源极连接到第二端子102，其栅极与漏极相连接。该第二MOS晶体管M3中流过第一MOS晶体管M2的漏电流I。

第三MOS晶体管M4是其漏极连接到输出晶体管M1的漏极，其栅极连接到第二MOS晶体管M3的栅极，其源极连接到第二端子102的N沟道型MOS晶体管。第三MOS晶体管M4中，对应于第二MOS晶体管M3与第三MOS晶体管M4之比，流过与流过第二MOS晶体管M3的电流I成比例的电流i。

例如，当来自信号处理电路110的输出是高电平，第二MOS晶体管M3与第三MOS晶体管M4的尺寸比为1比100时，第三MOS晶体管M4中流过电流i(i＝100×I＝Iout)。在这种情况下，第三MOS晶体管M4中流过与输出晶体管M1的漏电流Iout相同的电流。另一方面，当来自信号处理电路110的输出为低电平时，第三MOS晶体管M4中不流过电流。

信号处理电路110连接到第一端子101和第二端子102，根据所输入的误差放大电路104的输出，检测输出晶体管M1的输出电流Iout比预定值减小的情况。另外，信号处理电路110检测到输出晶体管M1的输出电流Iout比预定值减小时，把高电平(例如与电源电压Vin相同的电压)输出到第一MOS晶体管M2的源极。

在图1中，第一实施方式所涉及的信号处理电路110具有第四MOS晶体管M5、电流源106以及反相器105。

第四MOS晶体管M5是栅极连接到误差放大电路104，源极连接到第一端子101的P沟道型(第一导电型)MOS晶体管。

电流源106是连接在第四MOS晶体管M5与第二端子102之间的、流过预定电流的恒流电路。

反相器105是其输入连接到第四MOS晶体管M5的漏极，其输出连接到第一MOS晶体管M2的源极的反相电路。例如，反相器105被提供电源电压Vin，当输入电平为低电平时，输出高电平(与电源电压Vin相同的电压)的信号，当输入电平为高电平时，输出低电平(与接地电压GND相同的电压)的信号。

在信号处理电路110中，一旦由误差放大电路104的输出引起输出晶体管M1的输出电流Iout减少，则与其成比例地流过第四MOS晶体管M5的电流也减少。另外，预先设定流过电流源106的电流值，使得当流过输出晶体管M1的输出电流Iout比预定值小，第四MOS晶体管M5中流过的电流变为阈值以下时，反相器105的输入电平变为低电平。

根据上述结构，信号处理电路110当检测到输出晶体管M1的输出电流比预定值小(负载轻)时，把与第一端子101相同的电压信号输出到第一MOS晶体管M2的源极。由此，第一MOS晶体管M2以及第二MOS晶体管M3中流过对应于输出晶体管M1与第一MOS晶体管M2的尺寸比(例如，100比1)的漏电流I(例如，I＝Iout/100)。另外，第三MOS晶体管M4中流过对应于第二MOS晶体管M3与第三MOS晶体管M4的尺寸比(例如，100比1)的电流i(例如，i＝100×I＝Iout)。

因此，调节器100当负载轻时，与输出晶体管M1的漏电流Iout相同的电流i被导入第三MOS晶体管M4中，能够抑制输出晶体管M1的漏电流所引起的输出电压Vout的上升。

另一方面，当输出晶体管M1的输出电流在预定值以上时(负载重时)，信号处理电路110把与第二端子102相同的电压信号输出到第一MOS晶体管M2的源极。由此，第一MOS晶体管M2以及第二MOS晶体管M3中不流过漏电流I。

因此，调节器100当负载重时能够减小修正输出晶体管M1的漏电流的电路(第一MOS晶体管M2、第二MOS晶体管M3以及第三MOS晶体管M4)的消耗电流。

根据以上内容，根据本实施方式，能够提供一种比现有的调节器(例如图6所示的调节器)使用更少的元件数量，在负载轻时减小高温时的漏电流所引起的输出电压的上升的调节器100。

[第二实施方式]

在第二实施方式中，对于图1所示的第一实施方式所涉及的调节器100的信号处理电路110的另一个例子进行说明。

图2是第二实施方式所涉及的调节器的结构图。在图2中，调节器100的信号处理电路210的结构与图1所示的第一实施方式所涉及的信号处理电路110的结构不同。另外，调节器100的信号处理电路210以外的结构与同1所示的第一实施方式所涉及的调节器相同，因此在这里以差别为中心进行说明。

信号处理电路210连接到第一端子101和第二端子102，根据所输入的误差放大电路104的输出，检测输出晶体管M1的输出电流Iout比预定值减小的情况。另外，信号处理电路210当检测到输出晶体管M1的输出电流Iout比预定值减小时，把高电平(例如与电源电压Vin相同的电压)输出到第一MOS晶体管M2的源极。

在图2中，第二实施方式所涉及的信号处理电路210具有第四MOS晶体管M5、电流源106以及比较器211。

此外，第四MOS晶体管M5以及电流源106，与图1所示的第一实施方式的结构相同。

比较器211具有负(-)输入和正(+)输入这两个输入，负输入连接到第四MOS晶体管M5的漏极，正输入连接到基准电压212。例如，比较器211被提供电源电压Vin，当负输入的电压比正输入的电压高时，输出低电平(与接地电压GND相同的电压)信号，当负输入的电压比正输入的电压低时，输出高电平(与电源电压Vin相同的电压)信号。

在图2的例子中，当连接到负输入的第四MOS晶体管M5的漏极电压比基准电压212(例如Vin/2)低时，比较器211输出高电平(与电源电压Vin相同的电压)信号。另外，当第四MOS晶体管M5的漏极电压比基准电压212高时，比较器211输出低电平(与接地电压GND相同的电压)信号。

在图2中，若由误差放大电路104的输出引起输出晶体管M1的输出电流Iout减少，则与其成比例地流过第四MOS晶体管M5的电流也减少。

另外，预先设定流过电流源106的电流值，使得当流过输出晶体管M1的输出电流Iout比预定的值小，第四MOS晶体管M5中流过的电流变为阈值以下时，使第四MOS晶体管M5的漏极电压变为低电平。

根据上述结构，本实施方式所涉及的信号处理电路210与第一实施方式所涉及的信号处理电路110同样地进行动作。即、信号处理电路210当检测到输出晶体管M1的输出电流比预定值小(负载轻)时，把与第一端子101相同的电压信号输出到第一MOS晶体管M2的源极。另外，信号处理电路210当输出晶体管M1的输出电流在预定值以上(负载重)时，把与第二端子102相同的电压信号输出到第一MOS晶体管M2的源极。

此外，本实施方式所涉及的信号处理电路210使用比较器211来进行第一MOS晶体管M2的控制，因此能够高精度地设定第一MOS晶体管M2的导通、截止的阈值。

根据以上内容，根据本实施方式，与第一实施方式同样地能够提供一种比现有技术使用更少的元件数量，在轻负载时减小高温时的漏电流所引起的输出电压的上升的调节器100。另外，根据本实施方式所涉及的调节器100，能够使用比较器211和基准电压212高精度地设定第一MOS晶体管M2的导通、截止的阈值。

[第三实施方式]

在第三实施方式中，对于图1所示的第一实施方式所涉及的调节器100的另一例子进行说明。

图3是第三实施方式所涉及的调节器的结构图。在图3中，第三实施方式所涉及的调节器100将第一MOS晶体管M2的栅极连接到第一MOS晶体管M2的源极以及反相器105的输出。此外，其他的结构与图1所示的第一实施方式所涉及的调节器100的结构相同。

与第一实施方式相同，信号处理电路110当检测到输出晶体管M1的输出电流比预定值小时，把与第一端子101的电压(Vin)相同的电压信号输出到第一MOS晶体管M2的栅极以及源极。

此时，与第一实施方式相同，第一MOS晶体管M2以及第二MOS晶体管M3中流过对应于输出晶体管M1与第一MOS晶体管M2的尺寸比的漏电流I(例如，I＝Iout/100)。另外，第三MOS晶体管M4中流过对应于第二MOS晶体管M3与第三MOS晶体管M4的尺寸比(例如，100比1)的电流i(例如，i＝100×I＝Iout)。

另一方面，当输出晶体管M1的输出电流在预定值以上时(负载重时)，信号处理电路110把与第二端子102的电压相同的电压信号输出到第一MOS晶体管M2的源极。由此，第一MOS晶体管M2以及第二MOS晶体管M3中不流过漏电流I。

因此，调节器100当负载重时，能够减小修正输出晶体管M1的漏电流的电路(第一MOS晶体管M2、第二MOS晶体管M3以及第三MOS晶体管M4)的消耗电流。

根据以上内容，根据本实施方式，能够提供一种使用比现有的调节器(例如图6所示的调节器)更少的元件数量，在负载轻时减小高温时的漏电流所引起的输出电压的上升的调节器100。另外，根据本实施方式所涉及的调节器100，也可以不把第一MOS晶体管M2的栅极连接到第一端子101，因此元件间的布线变得容易。

[第四实施方式]

在第四实施方式中，对于图2所示的第二实施方式所涉及的调节器100的另一例子进行说明。

图4是第四实施方式所涉及的调节器的结构图。在图4中，第四实施方式所涉及的调节器100将第一MOS晶体管M2的栅极连接到第一MOS晶体管M2的源极以及比较器211的输出。此外，其他的结构与图2所示的第二实施方式所涉及的调节器100的结构相同。

与第二实施方式相同，信号处理电路210当检测到输出晶体管M1的输出电流比预定值小时，把与第一端子101的电压(Vin)相同的电压信号输出到第一MOS晶体管M2的栅极以及源极。

此时，与第二实施方式相同，第一MOS晶体管M2以及第二MOS晶体管M3中流过对应于输出晶体管M1与第一MOS晶体管M2的尺寸比的漏电流I(例如，I＝Iout/100)。另外，第三MOS晶体管M4中流过对应于第二MOS晶体管M3与第三MOS晶体管M4的尺寸比(例如，100比1)的电流i(例如，i＝100×I＝Iout)。

另一方面，当输出晶体管M1的输出电流在预定值以上时(负载重时)，信号处理电路210把与第二端子102的电压相同的电压信号输出到第一MOS晶体管M2的源极。由此，第一MOS晶体管M2以及第二MOS晶体管M3中不流过漏电流I。

因此，当负载重时，调节器100能够减小修正输出晶体管M1的漏电流的电路(第一MOS晶体管M2、第二MOS晶体管M3以及第三MOS晶体管M4)的消耗电流。

根据以上内容，根据本实施方式，能够提供一种比现有的技术使用更少的元件数量，在轻负载时减小高温时的漏电流所引起的输出电压的上升的调节器100。另外，根据本实施方式所涉及的调节器100，也可以不把第一MOS晶体管M2的栅极连接到第一端子101，因此元件间的布线变得容易。进一步，根据本实施方式所涉及的调节器100能够使用比较器211和基准电压212高精度地设定第一MOS晶体管M2的导通、截止的阈值。

Claims

1.一种调节器，其特征在于，

具有：

输出调节器的输出电压的输出端子；

连接到所述调节器的第一端子与第二端子之间的基准电压电路；

具有两个输入，对一个输入连接了所述基准电压电路的输出的误差放大电路；

由所述误差放大电路的输出控制，输出所述输出电压的第一导电型的输出晶体管；

在所述第一端子与所述第二端子之间与所述输出晶体管串联连接，对所述输出晶体管的所述输出电压进行分压，将分压后的分压电压连接到所述误差放大电路的另一个输入的分压电阻；

栅极连接到所述第一端子的第一MOS晶体管；

连接在所述第一MOS晶体管的漏极与所述第二端子之间，源极连接到所述第二端子，将栅极和漏极连接的第二导电型的第二MOS晶体管；

漏极与所述输出晶体管的漏极相连接，栅极与所述第二MOS晶体管的栅极相连接，源极与所述第二端子相连接的第二导电型的第三MOS晶体管；以及

信号处理电路，

所述误差放大电路的输出经由所述信号处理电路连接到所述第一MOS晶体管的源极。

2.根据权利要求1所述的调节器，其特征在于，

所述信号处理电路具有：

栅极与所述误差放大电路的输出相连接，源极与所述第一端子相连接的第一导电型的第四MOS晶体管；

在所述第四MOS晶体管的漏极与所述第二端子之间连接的电流源；以及

具有输入和输出的反相器，

所述第四MOS晶体管的漏极连接到所述反相器的所述输入，

所述反相器的所述输出连接到所述第一MOS晶体管的源极。

3.根据权利要求1所述的调节器，其特征在于，

所述信号处理电路具有：

具有两个输入的比较器，

所述第四MOS晶体管的漏极连接到所述比较器的一个输入，对所述比较器的另一个输入连接基准电压，

所述比较器的输出连接到所述第一MOS晶体管的源极。

4.一种调节器，其特征在于，

具有：

输出调节器的输出电压的输出端子；

栅极与源极相连接的第一MOS晶体管；

连接在所述第一MOS晶体管的漏极与所述第二端子之间，源极连接到所述第二端子，将栅极和漏极相连接的第二导电型的第二MOS晶体管；

信号处理电路，

所述误差放大电路的输出经由所述信号处理电路连接到所述第一MOS晶体管的栅极和源极。

5.根据权利要求4所述的调节器，其特征在于，

所述信号处理电路具有：

具有输入和输出的反相器，

所述第四MOS晶体管的漏极连接到所述反相器的所述输入，

所述反相器的所述输出连接到所述第一MOS晶体管的栅极和源极。

6.根据权利要求4所述的调节器，其特征在于，

所述信号处理电路具有：

具有两个输入的比较器，

所述比较器的输出连接到所述第一MOS晶体管的栅极和源极。