JP6211889B2 - ボルテージレギュレータ - Google Patents
ボルテージレギュレータ Download PDFInfo
- Publication number
- JP6211889B2 JP6211889B2 JP2013219530A JP2013219530A JP6211889B2 JP 6211889 B2 JP6211889 B2 JP 6211889B2 JP 2013219530 A JP2013219530 A JP 2013219530A JP 2013219530 A JP2013219530 A JP 2013219530A JP 6211889 B2 JP6211889 B2 JP 6211889B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- output
- leakage current
- voltage
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
- G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
- G05F3/245—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the temperature
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Amplifiers (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Power Engineering (AREA)
Description
本発明は、高温時に出力トランジスタのリーク電流を抑制し、かつ常温時に低消費電流化できるリ−ク電流シンク回路を備えたボルテージレギュレータの提供に関する。
図６に、従来の出力トランジスタのリーク電流を抑制するボルテージレギュレータを示す。従来のボルテージレギュレータは、基準電圧回路１０３、差動増幅回路１０４、出力トランジスタ１０５、分圧回路１０６、リーク電流シンク回路１０７を備える。
差動増幅回路１０４は、基準電圧回路１０３の出力する基準電圧ＶＲＥＦ及び分圧回路１０６の出力するフィードバック電圧ＶＦＢを比較し、出力端子１０２の出力電圧ＶＯＵＴが所定の電圧を保持するように出力トランジスタ１０５のゲート電圧を制御する。
出力電圧ＶＯＵＴは、式（１）で示すように電源電圧に依存せず一定になる。
ＶＯＵＴ＝（ＲＳ＋ＲＦ）／ＲＳ×ＶＲＥＦ ・・・（１）
ここで、ＲＳは抵抗１２２の抵抗値、ＲＦは抵抗１２１の抵抗値を示す。
ＶＯＵＴ＝（ＲＳ＋ＲＦ）／ＲＳ×ＶＲＥＦ ・・・（１）
ここで、ＲＳは抵抗１２２の抵抗値、ＲＦは抵抗１２１の抵抗値を示す。
出力端子１０２に負荷を接続していない状態または、軽負荷を接続している状態では、差動増幅回路１０４は、分圧回路１０６の出力を保つのに必要な電流のみ、または、その電流に軽負荷電流分を加算した電流を流せるように、出力トランジスタ１０５のゲート−ソース間電圧をほぼオフ状態に制御する。このとき、分圧回路１０６に流す電流Ｉｆｂは、理想的には式（２）となる。
Ｉｆｂ＝ＶＲＥＦ／ＲＳ ・・・（２）
分圧回路１０６に流す電流Ｉｆｂを用いて出力電圧ＶＯＵＴを表現すると、式（３）となる。
ＶＯＵＴ＝（ＲＳ＋ＲＦ）×Ｉｆｂ ・・・（３）
しかし、高温時では、出力トランジスタ１０５のリーク電流Ｉｌｅａｋが流れる。リーク電流Ｉｌｅａｋは、温度の増加に伴い指数的に増加するため無視ができなくなり、負荷を接続していない状態または、軽負荷を接続している状態では、最終的に分圧回路１０６に流れ込む。
Ｉｆｂ＝ＶＲＥＦ／ＲＳ ・・・（２）
分圧回路１０６に流す電流Ｉｆｂを用いて出力電圧ＶＯＵＴを表現すると、式（３）となる。
ＶＯＵＴ＝（ＲＳ＋ＲＦ）×Ｉｆｂ ・・・（３）
しかし、高温時では、出力トランジスタ１０５のリーク電流Ｉｌｅａｋが流れる。リーク電流Ｉｌｅａｋは、温度の増加に伴い指数的に増加するため無視ができなくなり、負荷を接続していない状態または、軽負荷を接続している状態では、最終的に分圧回路１０６に流れ込む。
よって、式（３）は、高温時には式（４）となる。
ＶＯＵＴ＝（ＲＳ＋ＲＦ）×（Ｉｆｂ＋Ｉｌｅａｋ） ・・・（４）
従って、リーク電流Ｉｌｅａｋの影響により出力電圧ＶＯＵＴが上昇し、ボルテージレギュレータの正常に動作が出来なくなる。このため、デプレッション型ＮＭＯＳトランジスタ１１１とＮＭＯＳトランジスタ１１２で構成したリーク電流シンク回路１０７を用いて、リーク電流の影響を低減させる（例えば、特許文献１参照）。
ＶＯＵＴ＝（ＲＳ＋ＲＦ）×（Ｉｆｂ＋Ｉｌｅａｋ） ・・・（４）
従って、リーク電流Ｉｌｅａｋの影響により出力電圧ＶＯＵＴが上昇し、ボルテージレギュレータの正常に動作が出来なくなる。このため、デプレッション型ＮＭＯＳトランジスタ１１１とＮＭＯＳトランジスタ１１２で構成したリーク電流シンク回路１０７を用いて、リーク電流の影響を低減させる（例えば、特許文献１参照）。
しかしながら、従来のボルテージレギュレータは、常温時にもリーク電流シンク回路１０７に出力端子１０２から電流が流れるので、低消費電流化できないという課題があった。
本発明は、上記課題に鑑みてなされ、高温時における出力トランジスタのリーク電流の影響を抑制することができ、かつ常温時には低消費電流化することができるリ−ク電流シンク回路を備えたボルテージレギュレータの提供する。
従来の課題を解決するため、本発明のボルテージレギュレータは以下のような構成とした。
基準電圧回路が出力する基準電圧と、出力トランジスタが出力する出力電圧を分圧する分圧回路が出力するフィードバック電圧と、の差を増幅して出力し、出力トランジスタのゲートを制御する誤差増幅回路と、出力端子に接続され、温度検出手段と、温度検出手段の出力信号によって制御されるリーク電流を流すトランジスタと、を有し、常温時には動作せず、高温時のみ出力端子から出力トランジスタのリーク電流の影響を抑制するリーク電流シンク回路と、を備える構成とした。
基準電圧回路が出力する基準電圧と、出力トランジスタが出力する出力電圧を分圧する分圧回路が出力するフィードバック電圧と、の差を増幅して出力し、出力トランジスタのゲートを制御する誤差増幅回路と、出力端子に接続され、温度検出手段と、温度検出手段の出力信号によって制御されるリーク電流を流すトランジスタと、を有し、常温時には動作せず、高温時のみ出力端子から出力トランジスタのリーク電流の影響を抑制するリーク電流シンク回路と、を備える構成とした。
本発明のリーク電流シンク回路を備えたボルテージレギュレータは、常温時は動作せず低消費電流化ができ、高温時には出力トランジスタからのリーク電流をシンクしリーク電流の影響を抑制することができる。また、リーク電流シンク回路を構成している素子をＮＭＯＳトランジスタとデプレッション型ＮＭＯＳトランジスタで揃えることでプロセスばらつきを抑えることが出来る。
以下、本実施形態について図面を参照して説明する。
［第一の実施形態］
図１は、第一の実施形態のボルテージレギュレータを示す回路図である。第一の実施形態のボルテージレギュレータは、基準電圧回路１０３と、差動増幅回路１０４と、出力トランジスタ１０５と、分圧回路１０６と、リーク電流シンク回路１０７と、グラウンド端子１００と、電源端子１０１と、出力端子１０２で構成されている。基準電圧回路１０３は、デプレッション型ＮＭＯＳトランジスタ１３１とＮＭＯＳトランジスタ１３２で構成されている。分圧回路１０６は、抵抗１２１、１２２で構成されている。リーク電流シンク回路１０７は、デプレッション型ＮＭＯＳトランジスタ１１１及び１１５と、ＮＭＯＳトランジスタ１１２及び１１４と、インバータ１１３で構成されている。
［第一の実施形態］
図１は、第一の実施形態のボルテージレギュレータを示す回路図である。第一の実施形態のボルテージレギュレータは、基準電圧回路１０３と、差動増幅回路１０４と、出力トランジスタ１０５と、分圧回路１０６と、リーク電流シンク回路１０７と、グラウンド端子１００と、電源端子１０１と、出力端子１０２で構成されている。基準電圧回路１０３は、デプレッション型ＮＭＯＳトランジスタ１３１とＮＭＯＳトランジスタ１３２で構成されている。分圧回路１０６は、抵抗１２１、１２２で構成されている。リーク電流シンク回路１０７は、デプレッション型ＮＭＯＳトランジスタ１１１及び１１５と、ＮＭＯＳトランジスタ１１２及び１１４と、インバータ１１３で構成されている。
デプレッション型ＮＭＯＳトランジスタ１３１は、ゲートとソースはＮＭＯＳトランジスタ１３２のゲートおよびドレインと差動増幅回路１０４の反転入力端子に接続され、ドレインは電源端子１０１に接続される。ＮＭＯＳトランジスタ１３２のソースはグラウンド端子１００に接続される。差動増幅回路１０４は、出力端子は出力トランジスタ１０５のゲートに接続され、非反転入力端子は抵抗１２１の一方の端子と抵抗１２２の一方の端子の接続点に接続される。出力トランジスタ１０５は、ソースは電源端子１０１に接続され、ドレインは出力端子１０２および抵抗１２１のもう一方の端子に接続される。抵抗１２２のもう一方の端子はグラウンド端子１００に接続される。デプレッション型ＮＭＯＳトランジスタ１１１は、ゲートはグラウンド端子１００に接続され、ドレインは出力端子１０２に接続され、ソースはＮＭＯＳトランジスタ１１２のドレインとインバータ１１３の入力端子に接続される。ＮＭＯＳトランジスタ１１２は、ゲートおよびソースはグラウンド端子１００に接続される。ＮＭＯＳトランジスタ１１４は、ゲートはインバータ１１３の出力に接続され、ドレインは出力端子１０２に接続され、ソースはデプレッション型ＮＭＯＳトランジスタ１１５のドレインに接続される。デプレッション型ＮＭＯＳトランジスタ１１５は、ゲートおよびソースはグラウンド端子１００に接続される。
次に、第一の実施形態のボルテージレギュレータの動作について説明する。
常温時は、ＮＭＯＳトランジスタ１１２により、出力端子１０２とグラウンド端子１００の間に電流は流れず、デプレッション型ＮＭＯＳトランジスタ１１１はチャネルが形成されている状態で起動するので、インバータ１１３の入力端子にＨｉｇｈが入力される。そして、インバータ１１３はＬｏｗを出力し、ＮＭＯＳトランジスタ１１４をオフさせる。このようにして、常温時にリーク電流シンク回路１０７は消費電流を流さない。
常温時は、ＮＭＯＳトランジスタ１１２により、出力端子１０２とグラウンド端子１００の間に電流は流れず、デプレッション型ＮＭＯＳトランジスタ１１１はチャネルが形成されている状態で起動するので、インバータ１１３の入力端子にＨｉｇｈが入力される。そして、インバータ１１３はＬｏｗを出力し、ＮＭＯＳトランジスタ１１４をオフさせる。このようにして、常温時にリーク電流シンク回路１０７は消費電流を流さない。
高温時は、デプレッション型ＮＭＯＳトランジスタ１１１は基板間に流れるリーク電流とＮＭＯＳトランジスタ１１２のオフリーク電流を流すため、インバータ１１３の入力端子の電圧は下がりＬｏｗが入力される。そして、インバータ１１３はＨｉｇｈを出力して、ＮＭＯＳトランジスタ１１４をオンさせ、デプレッション型ＮＭＯＳトランジスタ１１５に流せる電流分だけ、出力トランジスタ１０５からのリーク電流をシンクする。このようにして、高温時のみ出力トランジスタ１０５のリーク電流をシンクして、リーク電流の影響を抑制することができる。
なお、デプレッション型ＮＭＯＳトランジスタの閾値とＮＭＯＳトランジスタの閾値は、同じ装置で同じイオンを用い濃度を変えてインプラすることで、装置のバラツキにより閾値がばらついた時は同様の方向へばらつきプロセスばらつきを抑えることが可能になる。
また、基準電圧回路１０３は、本発明の動作を満たすものであれば構成を限定されるものでなく、どのような構成であってもよい。
また、基準電圧回路１０３は、本発明の動作を満たすものであれば構成を限定されるものでなく、どのような構成であってもよい。
また、図示はしないが、デプレッション型ＮＭＯＳトランジスタ１１１のソースとＮＭＯＳトランジスタ１１２のソースの間に、少なくとも１つ以上のゲートとドレインを接続したデプレッション型ＮＭＯＳトランジスタを直列に接続してもよい。
また、インバータ１１３の電源端子は、電源端子１０１または出力端子１０２のどちらに接続してもよい。
また、インバータ１１３の電源端子は、電源端子１０１または出力端子１０２のどちらに接続してもよい。
以上により、第一の実施形態のボルテージレギュレータは、常温時にリーク電流シンク回路１０７を動作させず低消費電流化ができ、かつ高温時にリーク電流シンク回路１０７を動作させ出力トランジスタ１０５のリーク電流をシンクして、リーク電流の影響を抑制することができる。
また、リーク電流シンク回路１０７を構成している素子をデプレッション型ＮＭＯＳトランジスタとＮＭＯＳトランジスタで揃えることでプロセスばらつきを抑えることが出来る。
［第二の実施形態］
図２は、第二の実施形態のボルテージレギュレータを示す回路図である。図１との違いは、ＮＭＯＳトランジスタ１１４のドレインがデプレッション型ＮＭＯＳトランジスタ１１６のソースに接続され、デプレッション型ＮＭＯＳトランジスタ１１６のゲートがグラウンド端子１００接続され、ドレインが出力端子１０２に接続された点である。このような構成でも第一の実施形態と同様に動作させることができる。
図２は、第二の実施形態のボルテージレギュレータを示す回路図である。図１との違いは、ＮＭＯＳトランジスタ１１４のドレインがデプレッション型ＮＭＯＳトランジスタ１１６のソースに接続され、デプレッション型ＮＭＯＳトランジスタ１１６のゲートがグラウンド端子１００接続され、ドレインが出力端子１０２に接続された点である。このような構成でも第一の実施形態と同様に動作させることができる。
なお、図示はしないがデプレッション型ＮＭＯＳトランジスタ１１１のゲートをソースに接続しても同様に動作させることができる。また、基準電圧回路１０３は本発明の動作を満たすものであれば構成を限定されるものでなくどのような構成であってもよい。
以上により、第二の実施形態のボルテージレギュレータは、常温時にリーク電流シンク回路１０７を動作させず低消費電流化ができ、かつ高温時にリーク電流シンク回路１０７を動作させリーク電流をシンクしてリーク電流の影響を抑制することができる。また、リーク電流シンク回路１０７を構成している素子をデプレッション型ＮＭＯＳトランジスタとＮＭＯＳトランジスタで揃えることでプロセスばらつきを抑えることが出来る。
［第三の実施形態］
図３は、第三の実施形態のボルテージレギュレータを示す回路図である。図２との違いは、デプレッション型ＮＭＯＳトランジスタ１１６のソースとＮＭＯＳトランジスタ１１４のドレインの間に抵抗１１８が挿入され、デプレッション型ＮＭＯＳトランジスタ１１６のゲートがＮＭＯＳトランジスタ１１４のドレインに接続された点である。
図３は、第三の実施形態のボルテージレギュレータを示す回路図である。図２との違いは、デプレッション型ＮＭＯＳトランジスタ１１６のソースとＮＭＯＳトランジスタ１１４のドレインの間に抵抗１１８が挿入され、デプレッション型ＮＭＯＳトランジスタ１１６のゲートがＮＭＯＳトランジスタ１１４のドレインに接続された点である。
次に、第三の実施形態のボルテージレギュレータの動作について説明する。
常温時は、ＮＭＯＳトランジスタ１１２により、出力端子１０２とグラウンド端子１００の間に電流は流れず、デプレッション型ＮＭＯＳトランジスタ１１１はチャネルが形成されている状態で起動するので、インバータ１１３の入力端子にＨｉｇｈが入力される。そして、インバータ１１３はＬｏｗを出力し、ＮＭＯＳトランジスタ１１４をオフさせる。このようにして、常温時にリーク電流シンク回路１０７は消費電流を流さない。
常温時は、ＮＭＯＳトランジスタ１１２により、出力端子１０２とグラウンド端子１００の間に電流は流れず、デプレッション型ＮＭＯＳトランジスタ１１１はチャネルが形成されている状態で起動するので、インバータ１１３の入力端子にＨｉｇｈが入力される。そして、インバータ１１３はＬｏｗを出力し、ＮＭＯＳトランジスタ１１４をオフさせる。このようにして、常温時にリーク電流シンク回路１０７は消費電流を流さない。
高温時は、デプレッション型ＮＭＯＳトランジスタ１１１は、基板間に流れるリーク電流とＮＭＯＳトランジスタ１１２のオフリーク電流を流すため、インバータ１１３の入力端子の電圧は下がりＬｏｗが入力される。そして、インバータ１１３はＨｉｇｈを出力して、ＮＭＯＳトランジスタ１１４をオンさせ、デプレッション型ＮＭＯＳトランジスタ１１６に流せる電流分だけ、出力トランジスタ１０５からのリーク電流をシンクする。このようにして、高温時のみリーク電流をシンクしリーク電流の影響を抑制することができる。そして、シンクする電流量は抵抗１１８をトリミングすることで調整され、リーク電流の影響を更に高精度に抑制する事ができる。
なお、抵抗１１８の代わりに、ゲートとドレインを接続した非飽和で動作するデプレッション型ＮＭＯＳトランジスタを直列に接続してもよい。
また、基準電圧回路１０３は、本発明の動作を満たすものであれば構成を限定されるものでなくどのような構成であってもよい。
また、基準電圧回路１０３は、本発明の動作を満たすものであれば構成を限定されるものでなくどのような構成であってもよい。
以上により、第三の実施形態のボルテージレギュレータは、常温時にリーク電流シンク回路１０７を動作させず低消費電流化ができ、かつ高温時にリーク電流シンク回路１０７を動作させリーク電流をシンクしてリーク電流の影響を抑制することができる。また、抵抗１１８をトリミングする事でリーク電流の影響を更に高精度に抑制する事ができる。
［第四の実施形態］
図４は、第四の実施形態のボルテージレギュレータを示す回路図である。図１との違いは、ＮＭＯＳトランジスタ１１４をＰＭＯＳトランジスタ１１９に変更し、インバータ１１３を削除してＰＭＯＳトランジスタ１１９のゲートにＮＭＯＳトランジスタ１１２のドレインを接続した点である。
図４は、第四の実施形態のボルテージレギュレータを示す回路図である。図１との違いは、ＮＭＯＳトランジスタ１１４をＰＭＯＳトランジスタ１１９に変更し、インバータ１１３を削除してＰＭＯＳトランジスタ１１９のゲートにＮＭＯＳトランジスタ１１２のドレインを接続した点である。
次に、第四の実施形態のボルテージレギュレータの動作について説明する。
常温時は、ＮＭＯＳトランジスタ１１２により、出力端子１０２とグラウンド端子１００の間に電流は流れず、デプレッション型ＮＭＯＳトランジスタ１１１はチャネルが形成されている状態で起動するので、ＰＭＯＳトランジスタ１１９のゲートにＨｉｇｈが入力され、ＰＭＯＳトランジスタ１１９をオフさせる。このようにして、常温時にリーク電流シンク回路１０７は消費電流を流さない。
常温時は、ＮＭＯＳトランジスタ１１２により、出力端子１０２とグラウンド端子１００の間に電流は流れず、デプレッション型ＮＭＯＳトランジスタ１１１はチャネルが形成されている状態で起動するので、ＰＭＯＳトランジスタ１１９のゲートにＨｉｇｈが入力され、ＰＭＯＳトランジスタ１１９をオフさせる。このようにして、常温時にリーク電流シンク回路１０７は消費電流を流さない。
高温時は、デプレッション型ＮＭＯＳトランジスタ１１１は、基板間に流れるリーク電流とＮＭＯＳトランジスタ１１２のオフリーク電流を流すため、ＰＭＯＳトランジスタ１１９のゲートの電圧は下がりＰＭＯＳトランジスタ１１９をオンさせる。そして、デプレッション型ＮＭＯＳトランジスタ１１５に流せる電流分だけ、出力トランジスタ１０５からのリーク電流をシンクする。このようにして、高温時のみリーク電流をシンクしリーク電流の影響を抑制することができる。ＮＭＯＳトランジスタ１１２からの信号をＰＭＯＳトランジスタ１１９のゲートで直接受けることで、温度増加に伴いオフリーク電流が増加し、ＰＭＯＳトランジスタ１１９ゲート−ソース間電圧が開き、非飽和状態からシンクする電流を流すことができる。よって、温度がより低い状態からリーク電流を少しずつシンクすることができる。また、素子数が減るため面積も小さくすることができる。
なお、基準電圧回路１０３は本発明の動作を満たすものであれば構成を限定されるものでなくどのような構成であってもよい。
以上により、第四の実施形態のボルテージレギュレータは、常温時にリーク電流シンク回路１０７を動作させず低消費電流化ができ、かつ高温時にリーク電流シンク回路１０７を動作させリーク電流をシンクしてリーク電流の影響を抑制することができる。
以上により、第四の実施形態のボルテージレギュレータは、常温時にリーク電流シンク回路１０７を動作させず低消費電流化ができ、かつ高温時にリーク電流シンク回路１０７を動作させリーク電流をシンクしてリーク電流の影響を抑制することができる。
図５は、本発明のボルテージレギュレータの他の例を示す回路図である。図１との違いは、ＮＭＯＳトランジスタ２０１、２０２とヒューズ２０３、２０４を追加した点である。
ＮＭＯＳトランジスタ２０１は、ゲート及びソースはグラウンド端子１００に接続され、ドレインはヒューズ２０３の一方の端子に接続される。ヒューズ２０３のもう一方の端子はインバータ１１３の入力端子に接続される。ＮＭＯＳトランジスタ２０２は、ゲート及びソースはグラウンド端子１００に接続され、ドレインはヒューズ２０４の一方の端子に接続される。ヒューズ２０４のもう一方の端子はインバータ１１３の入力端子に接続される。他は図１と同様である。
図５に示したボルテージレギュレータは、ヒューズ２０３、２０４をトリミングする事でリーク電流シンク回路１０７と出力トランジスタ１０５の同一温度時に流れるリーク電流を最適値にすることができ、出力トランジスタ１０５からのリーク電流をシンクする温度を調整することができる。
なお、ＮＭＯＳトランジスタ２０１、２０２、１１２は３個並列に接続したが、３個に限定するものではなく、３個以上を並列に接続しても良い。また、図５に示した構成は、図２から図４に示した回路に構成されても、同様の効果を奏する。
以上説明したように、本発明のボルテージレギュレータは、常温時にリーク電流シンク回路１０７を動作させず低消費電流化ができ、かつ高温時にリーク電流シンク回路１０７を動作させ出力トランジスタ１０５からのリーク電流をシンクして、リーク電流の影響を抑制することができる。
１００ グラウンド端子
１０１ 電源端子
１０２ 出力端子
１０３ 基準電圧回路
１０４ 差動増幅回路
１０５ 出力トランジスタ
１０６ 分圧回路
１０７ リーク電流シンク回路
１０１ 電源端子
１０２ 出力端子
１０３ 基準電圧回路
１０４ 差動増幅回路
１０５ 出力トランジスタ
１０６ 分圧回路
１０７ リーク電流シンク回路
Claims (3)
- 基準電圧回路が出力する基準電圧と、出力トランジスタが出力する出力電圧を分圧する分圧回路が出力するフィードバック電圧と、の差を増幅して出力し、前記出力トランジスタのゲートを制御する誤差増幅回路と、
出力端子に接続され、温度検出手段と、前記温度検出手段の出力信号によって制御されるリーク電流を流すトランジスタと、を有し、常温時には動作せず、高温時のみ前記出力端子から前記出力トランジスタのリーク電流の影響を抑制するリーク電流シンク回路と、を備え、
前記リーク電流シンク回路は、
前記温度検出手段が、
ゲートとソースがグラウンド端子に接続された第一のトランジスタと、
ゲートがグラウンド端子に接続され、ドレインが前記出力端子に接続され、ソースが前記第一のトランジスタのドレインに接続された第二のトランジスタと、を備え、
前記リーク電流を流すトランジスタが、
前記第二のトランジスタのソースの電圧に応じてオンオフする第三のトランジスタと、
前記第三のトランジスタに接続され、前記出力端子からリーク電流を流す第四のトランジスタと、を備えることを特徴とするボルテージレギュレータ。 - 前記第四のトランジスタは、ドレインが前記出力端子に接続され、ゲートとソースの間に抵抗が接続され、ゲートが前記第三のトランジスタのドレインに接続されることを特徴とする請求項１に記載のボルテージレギュレータ。
- 前記第一のトランジスタは、トリミングにてトランジスタサイズを調整可能なことを特徴とする請求項２に記載のボルテージレギュレータ。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013219530A JP6211889B2 (ja) | 2013-10-22 | 2013-10-22 | ボルテージレギュレータ |
| TW103133304A TWI631449B (zh) | 2013-10-22 | 2014-09-25 | 電壓調節器 |
| KR1020140138842A KR102227587B1 (ko) | 2013-10-22 | 2014-10-15 | 볼티지 레귤레이터 |
| US14/517,153 US9372489B2 (en) | 2013-10-22 | 2014-10-17 | Voltage regulator having a temperature sensitive leakage current sink circuit |
| CN201410569284.6A CN104571243B (zh) | 2013-10-22 | 2014-10-22 | 电压调节器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013219530A JP6211889B2 (ja) | 2013-10-22 | 2013-10-22 | ボルテージレギュレータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015082196A JP2015082196A (ja) | 2015-04-27 |
| JP6211889B2 true JP6211889B2 (ja) | 2017-10-11 |
Family
ID=52825614
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013219530A Expired - Fee Related JP6211889B2 (ja) | 2013-10-22 | 2013-10-22 | ボルテージレギュレータ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US9372489B2 (ja) |
| JP (1) | JP6211889B2 (ja) |
| KR (1) | KR102227587B1 (ja) |
| CN (1) | CN104571243B (ja) |
| TW (1) | TWI631449B (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI694320B (zh) * | 2015-09-22 | 2020-05-21 | 南韓商三星電子股份有限公司 | 使用多電源和增益提升技術之電壓調節器以及包含該電壓調節器的行動裝置 |
| JP6700550B2 (ja) | 2016-01-08 | 2020-05-27 | ミツミ電機株式会社 | レギュレータ |
| CN105700606B (zh) * | 2016-01-22 | 2017-09-05 | 深圳微步信息股份有限公司 | 电源模块及其输出电压调节方法 |
| US10614766B2 (en) * | 2016-05-19 | 2020-04-07 | Novatek Microelectronics Corp. | Voltage regulator and method applied thereto |
| KR101937268B1 (ko) * | 2017-10-11 | 2019-04-09 | 현대오트론 주식회사 | 실시간 기울기 제어 장치 및 그것의 동작 방법 |
| JP7031983B2 (ja) * | 2018-03-27 | 2022-03-08 | エイブリック株式会社 | ボルテージレギュレータ |
| US10956352B2 (en) | 2018-05-29 | 2021-03-23 | Continental Automotive Systems, Inc. | Automatic location based addressing method for network participants in a serial bus system |
| US10614860B1 (en) | 2019-04-15 | 2020-04-07 | Micron Technology, Inc. | Systems for discharging leakage current over a range of process, voltage, temperature (PVT) conditions |
| TWI727742B (zh) * | 2020-04-16 | 2021-05-11 | 晶豪科技股份有限公司 | 具有暫態響應增強的端接電壓調節裝置 |
| CN111766913B (zh) * | 2020-05-27 | 2023-12-22 | 北京新忆科技有限公司 | 集成电路的控制系统和集成电路 |
| CN116996054A (zh) * | 2022-03-11 | 2023-11-03 | 康希通信科技（上海）有限公司 | 射频开关电路及射频电路 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6069782A (en) * | 1998-08-26 | 2000-05-30 | Integrated Device Technology, Inc. | ESD damage protection using a clamp circuit |
| JP3825300B2 (ja) * | 2001-10-31 | 2006-09-27 | Ｎｅｃエレクトロニクス株式会社 | 内部降圧回路 |
| JP2003150254A (ja) * | 2001-11-09 | 2003-05-23 | Seiko Instruments Inc | ボルテージ・レギュレータ |
| JP2004152092A (ja) * | 2002-10-31 | 2004-05-27 | Matsushita Electric Ind Co Ltd | 電圧源回路 |
| JP2005011133A (ja) * | 2003-06-20 | 2005-01-13 | Mitsumi Electric Co Ltd | ボルテージレギュレータ |
| US7221213B2 (en) * | 2005-08-08 | 2007-05-22 | Aimtron Technology Corp. | Voltage regulator with prevention from overvoltage at load transients |
| JP4836599B2 (ja) * | 2006-02-16 | 2011-12-14 | 株式会社リコー | ボルテージレギュレータ |
| DE602007008050D1 (de) * | 2007-02-27 | 2010-09-09 | St Microelectronics Srl | Verbesserter Spannungsregler mit Leckstromkompensation |
| JP2008217203A (ja) * | 2007-03-01 | 2008-09-18 | Sanyo Electric Co Ltd | レギュレータ回路 |
| US7573323B2 (en) * | 2007-05-31 | 2009-08-11 | Aptina Imaging Corporation | Current mirror bias trimming technique |
| TWI377460B (en) * | 2008-09-02 | 2012-11-21 | Faraday Tech Corp | Reference current generator circuit for low-voltage applications |
| JP5051105B2 (ja) * | 2008-11-21 | 2012-10-17 | 三菱電機株式会社 | リファレンス電圧発生回路及びバイアス回路 |
| US8710812B1 (en) * | 2009-01-27 | 2014-04-29 | Xilinx, Inc. | Regulating a supply voltage provided to a load circuit |
| JP5421133B2 (ja) * | 2009-02-10 | 2014-02-19 | セイコーインスツル株式会社 | ボルテージレギュレータ |
| WO2012003871A1 (en) * | 2010-07-07 | 2012-01-12 | Epcos Ag | Voltage regulator and a method for reducing an influence of a threshold voltage variation |
| JP5848516B2 (ja) * | 2011-04-15 | 2016-01-27 | ローム株式会社 | 電源装置 |
| JP6110615B2 (ja) * | 2012-08-29 | 2017-04-05 | ローム株式会社 | リーク電流吸収回路、電圧生成回路、および電源装置 |
-
2013
- 2013-10-22 JP JP2013219530A patent/JP6211889B2/ja not_active Expired - Fee Related
-
2014
- 2014-09-25 TW TW103133304A patent/TWI631449B/zh not_active IP Right Cessation
- 2014-10-15 KR KR1020140138842A patent/KR102227587B1/ko active IP Right Grant
- 2014-10-17 US US14/517,153 patent/US9372489B2/en active Active
- 2014-10-22 CN CN201410569284.6A patent/CN104571243B/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| TW201535088A (zh) | 2015-09-16 |
| KR20150046731A (ko) | 2015-04-30 |
| JP2015082196A (ja) | 2015-04-27 |
| TWI631449B (zh) | 2018-08-01 |
| US20150108953A1 (en) | 2015-04-23 |
| CN104571243B (zh) | 2018-01-02 |
| KR102227587B1 (ko) | 2021-03-12 |
| CN104571243A (zh) | 2015-04-29 |
| US9372489B2 (en) | 2016-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6211889B2 (ja) | ボルテージレギュレータ | |
| US8680828B2 (en) | Voltage regulator | |
| US7196504B2 (en) | Constant-voltage circuit, semiconductor device using the same, and constant-voltage outputting method | |
| JP6371543B2 (ja) | 過熱保護回路及びボルテージレギュレータ | |
| JP6342240B2 (ja) | ボルテージレギュレータ | |
| JP5971720B2 (ja) | 電圧レギュレータ | |
| JP5279544B2 (ja) | ボルテージレギュレータ | |
| US20140354249A1 (en) | Voltage regulator | |
| JP2008052516A (ja) | 定電圧回路 | |
| TWI658665B (zh) | 過電流保護電路、半導體裝置、及電壓調節器 | |
| JP2012159870A (ja) | ボルテージレギュレータ | |
| JP2008217203A (ja) | レギュレータ回路 | |
| KR102227586B1 (ko) | 전압 레귤레이터 | |
| KR102195982B1 (ko) | 볼티지 레귤레이터 | |
| JP2017123091A (ja) | レギュレータ | |
| JP4892366B2 (ja) | 過電流保護回路およびボルテージレギュレータ | |
| JP2016162216A (ja) | 基準電圧回路 | |
| JP6688648B2 (ja) | 電流検出回路 | |
| JP2016015076A (ja) | レギュレータ回路 | |
| JP2018022280A (ja) | ボルテージレギュレータ | |
| JP2014164702A (ja) | ボルテージレギュレータ | |
| JP2009140202A (ja) | ボルテージレギュレータの過電流保護回路 | |
| JP6104619B2 (ja) | センサ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20160112 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160818 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170704 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170630 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170810 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170829 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170914 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6211889 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |