JP6104619B2 - センサ回路 - Google Patents

Description

本発明は、センサ回路に関し、特に、抵抗ブリッジ型のセンサ素子を有するセンサ回路に関する。

従来の抵抗ブリッジ型センサ回路について説明する。図４は、従来の抵抗ブリッジ型センサ回路を示すブロック図である。

センサ素子（ホール素子）の低電圧側入力端子は接地端子に接続され、高電圧側入力端子は定電流部の出力端子に接続されている。センサ素子の出力端子は、差動増幅回路で構成される計装アンプの入力端子に接続されている。計装アンプは、バランス調整部によって電気特性を調整されている（例えば、特許文献１参照）。

特開２０１０−２１０４６１号公報

ここで、計装アンプの差動増幅回路の同相入力電圧範囲は、センサ素子の出力コモン電圧の範囲よりも広くなる必要がある。

従来の構成では、出力コモン電圧は、接地電圧基準であるので、出力コモン電圧の範囲は広くなる。また、センサ素子は製造バラツキや温度依存性を有するので、その分の出力コモン電圧が考慮されて回路設計されると、出力コモン電圧の範囲はさらに広くなる。よって、差動増幅回路において、同相入力電圧範囲も広くなるので、設計が困難になっている。

本発明は、上記課題に鑑みてなされ、差動増幅回路の設計が容易になるセンサ回路を提供する。

本発明は、上記課題を解決するため、抵抗ブリッジ型のセンサ素子と、前記センサ素子の第一入力端子と第二入力端子との間に定電流を流す定電流回路と、前記センサ素子の第一出力端子の電圧と第二出力端子の電圧との差分電圧を、増幅する増幅回路と、前記第一出力端子の電圧及び前記第二出力端子の電圧のうち低いほうの電圧である出力コモン電圧と、基準電圧と、が等しくなるよう、前記第二入力端子の電圧を調整する出力コモン電圧調整回路と、を備えることを特徴とするセンサ回路を提供する。

本発明では、センサ素子の出力コモン電圧は、接地電圧基準でなくて基準電圧基準である。また、出力コモン電圧は、常時、基準電圧と等しくなるよう調整される。すると、差動増幅回路の同相入力電圧は、基準電圧基準になり、且つ、略一定の電圧になる。よって、差動増幅回路の設計が容易になる。

センサ回路を示すブロック図である。 出力コモン電圧調整回路を示すブロック図である。 出力コモン電圧調整回路を示す回路図である。 従来の抵抗ブリッジ型センサ回路を示すブロック図である。

以下、本発明の実施形態について図面を参照して説明する。
まず、センサ回路の構成について説明する。図１は、センサ回路を示すブロック図である。図２は、出力コモン電圧調整回路を示すブロック図である。図３は、出力コモン電圧調整回路を示す回路図である。

図１及び図２に示すように、抵抗ブリッジ型のセンサ素子１００の第一入力端子が定電流回路１０１の出力端子に接続され、第二入力端子が出力コモン電圧調整回路１０２の出力トランジスタ１２０のドレイン（出力端子１１３）に接続され、第一出力端子が差動増幅回路１０４の第一入力端子に接続され、第二出力端子が差動増幅回路１０４の第二入力端子に接続される。出力コモン電圧調整回路１０２の差動増幅回路１０５の第一非反転入力端子１１０がセンサ素子１００の第一出力端子に接続され、第二非反転入力端子１１１がセンサ素子１００の第二出力端子に接続され、反転入力端子１１２が基準電圧回路１０３の出力端子に接続される。出力コモン電圧調整回路１０２の出力トランジスタ１２０のゲートが出力コモン電圧調整回路１０２の差動増幅回路１０５の出力端子に接続され、ソースが接地端子に接続され、ドレインがセンサ素子１００の第二入力端子に接続される。

図３に示すように、出力コモン電圧調整回路１０２において、ＰＭＯＳトランジスタ１３１のゲートが第一非反転入力端子１１０に接続され、ソースが電流源１４０を介して電源端子に接続され、ドレインが内部ノード１４１に接続される。ＰＭＯＳトランジスタ１３０のゲートが第二非反転入力端子１１１に接続され、ソースが電流源１４０を介して電源端子に接続され、ドレインが内部ノード１４１に接続される。ＰＭＯＳトランジスタ１３２のゲートが反転入力端子１１２に接続され、ソースが電流源１４０を介して電源端子に接続され、ドレインが内部ノード１４２に接続される。ＰＭＯＳトランジスタ１３０〜１３２は、差動対を構成する。

また、ＮＭＯＳトランジスタ１２１のゲート及びドレインが内部ノード１４１に接続され、ソースが接地端子に接続される。ＮＭＯＳトランジスタ１２２のゲートが内部ノード１４１に接続され、ソースが接地端子に接続され、ドレインが内部ノード１４２に接続される。出力トランジスタ１２０のゲートが内部ノード１４２に接続され、ソースが接地端子に接続され、ドレインが出力端子１１３に接続される。ＮＭＯＳトランジスタ１２１〜１２２は、カレントミラー回路を構成する。

次に、センサ回路１０の動作について説明する。
定電流回路１０１は、抵抗ブリッジ型のセンサ素子１００の第一入力端子と第二入力端子との間に定電流を流し、センサ素子１００を駆動する。この定電流及びセンサ素子１００に印加される磁気などの物理量に基づき、センサ素子１００は、第一出力端子及び第二出力端子に電圧を発生する。増幅回路１０４は、センサ素子１００の第一出力端子の電圧と第二出力端子の電圧との差分電圧を、増幅する。

ここで、センサ素子１００の第一出力端子の電圧及び第二出力端子の電圧のいずれか低いほうの電圧は、センサ素子１００の出力コモン電圧である。

基準電圧回路１０３は、基準電圧を発生する。この基準電圧は、半導体製造プロセス終了後に、ヒューズトリミング工程などにより、最適な電圧に調整されている。出力コモン電圧調整回路１０２は、センサ素子１００の出力コモン電圧と基準電圧とが等しくなるよう、センサ素子１００の第二入力端子の電圧を調整する。例えば、温度によってセンサ素子１００の内部抵抗値が変化しても、センサ素子１００の第二入力端子の電圧が調整されることにより、センサ素子１００の出力コモン電圧と基準電圧とが等しく制御される。つまり、この基準電圧の値は、センサ素子１００の出力コモン電圧の設定値になっている。

この出力コモン電圧調整回路１０２において、ＰＭＯＳトランジスタ１３０〜１３２は、電流源１４０から供給される定電流で駆動される。ＰＭＯＳトランジスタ１３０〜１３２は、ゲート電圧（第一非反転入力端子１１０、第二非反転入力端子１１１及び反転入力端子１１２の電圧）に基づき、ドレイン電圧（内部ノード１４１〜１４２の電圧）を出力する。ＮＭＯＳトランジスタ１２１〜１２２は、ＰＭＯＳトランジスタ１３０〜１３２の差動対のドレイン電圧を電圧増幅し、出力トランジスタ１２０のゲート電圧を出力する。出力トランジスタ１２０は、ゲート電圧に基づき、ドレイン電圧（出力端子１１３の電圧）を出力する。ＰＭＯＳトランジスタ１３０〜１３１のゲート電圧において低い電圧とＰＭＯＳトランジスタ１３２のゲート電圧とがイマジナリショートの状態になるように、出力トランジスタ１２０のドレイン電圧は変動する。

１０ センサ回路
１００ 抵抗ブリッジ型のセンサ素子
１０１ 定電流回路
１０２ 出力コモン電圧調整回路
１０３ 基準電圧回路
１０４ 差動増幅回路
１１０ 第一非反転入力端子
１１１ 第二非反転入力端子
１１２ 反転入力端子
１１３ 出力端子

Claims (1)

1. 抵抗ブリッジ型のセンサ素子と、
   前記センサ素子の第一入力端子と第二入力端子との間に定電流を流す定電流回路と、
   前記センサ素子の第一出力端子の電圧と第二出力端子の電圧との差分電圧を、増幅する増幅回路と、
   一定の基準電圧を出力する基準電圧回路と、
   前記第一出力端子の電圧及び前記第二出力端子の電圧のうち低いほうの電圧である出力コモン電圧と、前記基準電圧と、が等しくなるよう、前記第二入力端子の電圧を調整する出力コモン電圧調整回路と、を備え、
   前記出力コモン電圧調整回路は、
   第一非反転入力端子が前記センサ素子の第一出力端子に接続され、第二非反転入力端子が前記センサ素子の第二出力端子に接続され、反転入力端子が前記基準電圧回路の出力端子に接続される差動増幅回路と、
   ゲートが前記差動増幅回路の出力端子に接続され、ソースが接地端子に接続され、ドレインが前記センサ素子の第二入力端子に接続される出力トランジスタと、
   を備えることを特徴とするセンサ回路。

Images