TWI534585B - Reference voltage circuit - Google Patents

Reference voltage circuit Download PDF

Info

Publication number
TWI534585B
TWI534585B TW101108638A TW101108638A TWI534585B TW I534585 B TWI534585 B TW I534585B TW 101108638 A TW101108638 A TW 101108638A TW 101108638 A TW101108638 A TW 101108638A TW I534585 B TWI534585 B TW I534585B
Authority
TW
Taiwan
Prior art keywords
transistor
gate
source
drain
voltage circuit
Prior art date
Application number
TW101108638A
Other languages
English (en)
Other versions
TW201300987A (zh
Inventor
Fumiyasu Utsunomiya
Original Assignee
Sii Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sii Semiconductor Corp filed Critical Sii Semiconductor Corp
Publication of TW201300987A publication Critical patent/TW201300987A/zh
Application granted granted Critical
Publication of TWI534585B publication Critical patent/TWI534585B/zh

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • G05F3/245—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the temperature
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Nonlinear Science (AREA)
  • Control Of Electrical Variables (AREA)
  • Amplifiers (AREA)

Description

基準電壓電路
本發明係關於溫度特性佳之基準電壓電路。
以往之基準電壓電路係如第5圖所示般，以Nch空乏型電晶體501和Nch空乏型電晶體502所構成。
針對動作予以說明。於電源電壓相當高之時，Nch空乏型電晶體501在飽和區域動作，Nch空乏型電晶體502在3極管區域(可調電阻區域)動作。當將Nch空乏型電晶體501之長寬比(W/L)設為A501，將臨界值設為Vtd，將Nch空乏型電晶體502之長寬比設為A502，將臨界值設為Vtd，將輸出端子521之電壓設為V521時，成為
V521之溫度傾斜成為
從(1)式及(2)式明顯可知，輸出電壓V521之絕對值及溫度傾斜之條件式僅以空乏型電晶體之臨界值和通道之長寬比來決定，不包含移動度受到影響之項目。
一般而言，所知的有移動度之溫度傾斜為非線性，對此臨界值之溫度傾斜視為大概-1~-2mV/℃線性。就以現實之值而言，若將Nch空乏型電晶體501及Nch空乏型電晶體502之長寬比之比設為8：1之時，輸出電壓V521之值為| 2×Vtd |，溫度傾斜以相同臨界值之溫度傾斜之-2倍來定義。
如此一來，決定輸出電壓、輸出特性之要素不存在移動度，僅以空乏型電晶體之臨界值和佈局上之比精度來決定。然後，由於製造偏差移動之要素少，可以取得安定之輸出。(例如，參照專利文獻1第1圖)
〔先行技術文獻〕 〔專利文獻〕
〔專利文獻1〕日本特開平2007-24667號公報(第1圖)
但是，在以往之技術中，由於對溫度持有一定傾斜，故不適合於要求平坦溫度特性的基準電壓電路之課題。
本發明係鑒於上述課題而研究出，提供可取得相對於溫度變化呈平坦之溫度特性的基準電壓電路。
本發明具有：以第一空乏型電晶體所構成之第一定電 壓電路；以與上述第一空乏型電晶體臨界值不同的第二空乏型電晶體所構成之第二定電壓電路；和第一定電壓電路之輸出電壓和第二定電壓電路之輸出電壓的差動放大手段。
本發明之基準電壓電路係藉由使用臨界值不同之空乏型電晶體，從其電壓之差生成基準電壓之情形，可以取得溫度特性佳之基準電壓電路。
以下，針對本發明之實施型態，一面參照圖面一面予以說明。
〔實施例1〕
第1圖為第一實施型態之基準電壓電路之電路圖。
第一實施型態之基準電壓電路係由Nch空乏型電晶體101、102、103、104，和差動放大電路105所構成。差動放大電路105具備輸入端子121、122和輸出端子123，以作為端子。Nch空乏型電晶體101和102，及Nch空乏型電晶體103和104構成定電壓電路。
接著，針對第一實施型態之基準電壓電路之連接予以說明。
Nch空乏型電晶體101係閘極及汲極被連接於差動放 大電路105之輸入端子121，源極被連接於接地端子100。Nch空乏型電晶體102係閘極及源極被連接於差動放大電路105之輸入端子121，汲極被連接於電源端子150。Nch空乏型電晶體103係閘極及汲極被連接於差動放大電路105之輸入端子122，源極被連接於接地端子100。Nch空乏型電晶體104係閘極及源極被連接於差動放大電路105之輸入端子122，汲極被連接於電源端子150。
接著，針對第一實施型態之基準電壓電路之連接予以說明。
Nch空乏型電晶體101、102以相同之臨界值被設定成Vtndm。Nch空乏型電晶體103、104以相同之臨界值被設定成Vtnd1。該些臨界值被設定成Vtndm<Vtnd1，Vtndm之一方被設定成較低。Nch空乏型電晶體102、104在飽和動作，Nch空乏型電晶體101、103在非飽和(可調電阻區域)動作。將Nch空乏型電晶體101、102之長寬比(W/L)設為A101、A102，並將Nch空乏型電晶體103、104之長寬比設為A103、A104。節點121之電壓成為
輸入端子121之溫度傾斜成為
輸入端子122之電壓
輸入端子122之溫度傾斜成為
由(3)、(4)式明顯可知，藉由Nch空乏型電晶體101、102構成定電壓電路，輸入端子121之電壓值和溫度傾斜係以長寬比決定Nch空乏型電晶體101、102之臨界值。由(5)、(6)式明顯可知，藉由Nch空乏型電晶體103、104構成定電壓電路，輸入端子122之電壓值和溫度傾斜係以長寬比決定Nch空乏型電晶體103、104之臨界值。在此，例如若各電晶體之長寬比相等時，輸入端子121之電壓和輸入端子122之電壓從Vtndm<Vtnd1成為V121<V122。因溫度傾斜對臨界值之影響由於使用相同空乏型電晶體，而出現大不同。並且，藉由調整Nch空乏型電晶體102、104之長寬比，可使輸入端子121、122持有幾乎相同之傾斜。持有相同溫度傾斜之輸入端子121和 122之電壓，係藉由輸入至差動放大電路105，並從輸出端子123輸出差量，可以取得溫度特性佳之電壓。
藉由上述，藉由使用臨界值電壓不同之空乏型電晶體，可以取得溫度特性佳之基準電壓電路。
〔實施例2〕
第2圖為第二實施型態之基準電壓電路之電路圖。
第二實施型態之基準電壓電路係由Nch空乏型電晶體201、203、205、207，和NMOS電晶體202、204、206、208，和差動放大電路105，和電源端子150，和接地端子100所構成。差動放大電路105係由輸入端子121、122、輸出端子123所構成。
接著，針對第二實施型態之基準電壓電路之連接予以說明。
Nch空乏型電晶體201係閘極及汲極被連接於NMOS電晶體202之汲極及閘極，汲極被連接於電源端子150。NMOS電晶體202係源極連接於接地端子100。NMOS電晶體204係閘極被連接於NMOS電晶體202之閘極，汲極被連接於Nch空乏型電晶體203之源極及輸入端子121，源極被連接於接地端子100。Nch空乏型電晶體203係閘極被連接於接地端子100，汲極被連接於電源端子150。Nch空乏型電晶體205係閘極及源極被連接於NMOS電晶體206之汲極及閘極，汲極被連接於電源端子150。NMOS電晶體206係源極連接於接地端子100。NMOS電 晶體208係閘極被連接於NMOS電晶體206之閘極，汲極被連接於Nch空乏型電晶體207之源極及輸入端子122，源極被連接於接地端子100。Nch空乏型電晶體207係閘極被連接於接地端子100，汲極被連接於電源端子150。
接著，針對第二實施型態之基準電壓電路之動作予以說明。
Nch空乏型電晶體201、203以相同之臨界值被設定成Vtndm。Nch空乏型電晶體205、207以相同之臨界值被設定成Vtnd1。該些臨界值被設定成Vtndm<Vtnd1，Vtndm之一方被設定成較低。將Nch空乏型電晶體201、203之長寬比設為A201、A203，並將Nch空乏型電晶體205、207之長寬比設為A205、A207。NMOS電晶體202和204構成電流鏡，在Nch空乏型電晶體201和203流通相同之大電流。NMOS電晶體206和208構成電流鏡，在Nch空乏型電晶體205和207流通相同之大電流。將流通於Nch空乏型電晶體201、203、205、207之電流各設為I201、I203、I205、I207。當將電子之移動度設為μ0，將閘極電容設為Cox時，電流I201成為
電流I203成為
V121為輸入端子121的電壓。由於I201=I203，當針對V121解(7)、(8)式時，則成為(9)式。
輸入端子121之溫度傾斜成為
同樣，當求取輸入端子122之電壓時，
輸入端子122之溫度傾斜成為
從(9)、(10)式明顯可知，以Nch空乏型電晶體201、203、NMOS電晶體202、204構成定電壓電路。然後，輸入端子121之電壓值和溫度傾斜係由Nch空乏型電晶體201、203之臨界值和長寬比來決定。從(11)、(12)式明顯可知，以Nch空乏型電晶體205、207、NhMOS電晶體206、208構成定電壓電路。然後，輸入端子122之電壓值和溫度傾斜係由Nch空乏型電晶體205、 207之臨界值和長寬比來決定。在此，例如若各電晶體之長寬比相等時，輸入端子121之電壓和輸入端子122之電壓從Vtndm<Vtnd1成為V121<V122。因溫度傾斜對臨界值之影響由於使用相同空乏型電晶體，而出現大不同。並且，藉由調整Nch空乏型電晶體201、203、205、207之長寬比，可使輸入端子121、122持有幾乎相同之傾斜。持有相同溫度傾斜之輸入端子121和122之電壓，係藉由輸入至差動放大電路105，並從輸出端子123輸出差量，可以取得溫度特性佳之電壓。
藉由上述，藉由使用臨界值電壓不同之空乏型電晶體，可以取得溫度特性佳之基準電壓電路。
〔實施例3〕
第3圖為第三實施型態之基準電壓電路之電路圖。
與第1圖之第一實施型態不同的係具體性表示差動放大電路105之構成的點。
Nch空乏型電晶體101之閘極及汲極和Nch空乏型電晶體102之閘極及源極共同連接於節點321。Nch空乏型電晶體103之閘極及汲極和Nch空乏型電晶體104之閘極及源極共同連接於節點322。
電阻301被連接於節點321和操作放大器305之反相輸入端子之間。電阻302被連接於節點322和操作放大器305之非反相輸入端子之間。電阻303被連接於操作放大器305之輸出端子123和反相輸入端子之間。電阻304被 連接於操作放大器305之非輸出端子和接地端子100之間。
接著，針對第三實施型態之基準電壓電路之動作予以說明。
節點321之電壓V321和節點322之電壓V322被設定成與第一實施型態相同持有相同溫度傾斜。當將電阻301、302之電阻值設為R1，將電阻303、304之電阻值設為R2時，輸出端子123之電壓V123成為
從(13)式明顯可知，可以取得溫度傾斜之相同電壓之差分，並且藉由調節電阻值，可調節輸出端子之電壓。
藉由上述，藉由使用臨界值電壓不同之空乏型電晶體，可以取得溫度特性佳之基準電壓電路。並且，藉由調節差動放大電路之電阻值，也可以調節基準電壓之電壓值。
〔實施例4〕
第4圖為第四實施型態之基準電壓電路之電路圖。
與第2圖之第二實施型態不同的係具體性表示差動放大電路105之構成的點。差動放大電路105之構成係與第3圖之第三實施型態相同。即使在如此之構成下，亦可以取得溫度特性佳之基準電壓電路，並藉由調節差動放大電路之電阻值，亦可以調節基準電壓之電壓值。
〔實施例5〕
第6圖為第五實施型態之基準電壓電路之電路圖。
第五之實施型態之基準電壓電路係由Nch空乏型電晶體201、203、205、207，和NMOS電晶體202、204、206、208、601，和PMOS電晶體602、603，和電阻604、605，和電流電路610，和操作放大器305，和電源端子150，和接地端子100，和輸出端子123構成。
接著，針對第五實施型態之基準電壓電路之連接予以說明。
Nch空乏型電晶體201係閘極及汲極被連接於NMOS電晶體202之汲極及閘極，汲極被連接於電源端子150。NMOS電晶體202係源極連接於接地端子100。NMOS電晶體204係閘極被連接於NMOS電晶體202之閘極，汲極被連接於Nch空乏型電晶體203之源極及操作放大器305之反相輸入端子，源極被連接於接地端子100。Nch空乏型電晶體203係閘極被連接於NMOS電晶體601之汲極及閘極，汲極被連接於電源端子150。Nch空乏型電晶體205係閘極及源極被連接於NMOS電晶體206之汲極及閘極，汲極被連接於電源端子150。NMOS電晶體206係源極連接於接地端子100。NMOS電晶體208係閘極被連接於NMOS電晶體206之閘極，汲極被連接於Nch空乏型電晶體207之源極及操作放大器305之非反相輸入端子，源極被連接於接地端子100。Nch空乏型電晶體207係閘極 被連接於接地端子602之汲極，汲極被連接於電源端子150。電阻604係被連接於NMOS電晶體601之汲極和PMOS電晶體602之汲極之間。定電流電路610係被連接於NMOS電晶體601之汲極和閘極。PMOS電晶體602係閘極被連接於PMOS電晶體603之閘極和操作放大器305之輸出端子，源極被連接於電源端子150。PMOS電晶體603係汲極被連接於輸出端子123，源極被連接於電源端子150。電阻605被連接於輸出端子123和接地端子100之間。
在此，NMOS電晶體601和PMOS電晶體602和電阻604和定電流電路610構成回饋電路。再者，PMOS電晶體603和電阻605構成基準電壓電路之輸出電路。
接著，針對第五實施型態之基準電壓電路之動作予以說明。
Nch空乏型電晶體201、203以相同之臨界值被設定成Vtndm。Nch空乏型電晶體205、207以相同之臨界值被設定成Vtnd1。該些臨界值被設定成Vtndm<Vtnd1，Vtndm之一方被設定成較低。將Nch空乏型電晶體201、203之長寬比設為A201、A203，並將Nch空乏型電晶體205、207之長寬比設為A205、A207。NMOS電晶體202和204構成電流鏡，在Nch空乏型電晶體201和203流通相同之大電流。如此一來，以Nch空乏型電晶體201、203、NMOS電晶體202、204，構成輸出Nch空乏型電晶體203之源極和閘極間之電壓的定電壓電路。NMOS電晶 體206和208構成電流鏡，在Nch空乏型電晶體205和207流通相同之大電流。如此一來，即使以Nch空乏型電晶體205、207、NMOS電晶體206、208，亦構成輸出Nch空乏型電晶體207之源極和閘極間之電壓的定電壓電路。
以Nch空乏型電晶體203構成之源極隨耦電路之輸出606和以Nch空乏型電晶體207所構成之源極隨耦電路之輸出607，係藉由操作放大器305而被控制成相同電壓值。因此，Nch空乏型電晶體203之源極和閘極間之電壓，和Nch空乏型電晶體207之源極和閘極間之電壓差，產生於電阻604之端子間。
藉由操作放大器305之輸出電壓，PMOS電晶體603係與PMOS電晶體602同樣動作，使與流入電阻604之電流相同之電流流入至電阻605。如此一來，使輸出端子123產生電壓。輸出端子123之電壓可以利用電阻606和604之電阻值之比來調節。當將電阻605之電阻值設為6R，將電阻604之電阻值設為R時，可以使輸出端子123產生在電阻604產生之電壓的6倍電壓。NMOS電晶體601及定電流電路610係設置在操作放大器305用以使輸入電壓上升NMOS電晶體601之臨界值電壓部分。
藉由上述，藉由使用臨界值電壓不同之空乏型電晶體，可以取得溫度特性佳之基準電壓電路。並且，藉由調節電阻之比，也可以調節基準電壓之電壓值。
並且，本發明之基準電壓電路使根據流通於閘極和源極被連接之Nch空乏型電晶體(例如102)之電流的電 流，流動於相同臨界值之Nch空乏型電晶體(例如101)，而使閘極和源極間產生電壓，並使根據流通於閘極和源極被連接之Nch空乏型電晶體(例如，104)之電流的電流，流通於相同臨界值之Nch空乏型電晶體(例如103)，而在閘極和汲極間產生電壓。藉由以該兩個電壓之差電壓為基準而產生基準電壓，取得電壓對溫度變化變動較少的基準電壓。因此，若為可以實現上述構成之電路構成，即使為任何電路構成當然亦可。例如，即使以Pch空乏型電晶體構成Nch空乏型電晶體，將其他電晶體變更成對應此時，亦可實現具有相同效果之基準電壓電路。
100‧‧‧接地端子
105‧‧‧差動放大電路
121、122‧‧‧輸入端子
123‧‧‧輸出端子
150‧‧‧電源端子
305‧‧‧操作放大器
第1圖為表示第一實施型態之基準電壓電路的電路圖。
第2圖為表示第二實施型態之基準電壓電路的電路圖。
第3圖為表示第三實施型態之基準電壓電路的電路圖。
第4圖為表示第四實施型態之基準電壓電路的電路圖。
第5圖為表示以往之基準電壓電路的電路圖。
第6圖為表示第五實施型態之基準電壓電路的電路圖。
100‧‧‧接地端子
101~104‧‧‧Nch空乏型電晶體
105‧‧‧差動放大電路
121、122‧‧‧輸入端子
123‧‧‧輸出端子
150‧‧‧電源端子

Claims (2)

  1. 一種基準電壓電路，具有：第一定電壓電路，其具有第一空乏型電晶體；和第二定電壓電路，其具有與上述第一空乏型電晶體臨界值不同的第二空乏型電晶體，上述第一定電壓電路係由下述構件所構成：上述第一空乏型電晶體，其係閘極和源極被連接，汲極被連接於第一電源端子；第一MOS電晶體，其係閘極和汲極被連接於上述第一空乏型電晶體之閘極和源極，源極被連接於第二電源端子；第二MOS電晶體，其係閘極被連接於上述第一MOS電晶體之閘極，源極被連接於第二電源端子；及第三空乏型電晶體，其係閘極被連接於第二電源端子，汲極被連接於第一電源端子，源極被連接於上述第二MOS電晶體之汲極，流通根據流動於上述第一空乏型電晶體之電流的電流，且其臨界值與上述第一空乏型電晶體相同，將輸出電壓從上述第二NMOS電晶體之汲極予以輸出，上述第二定電壓電路係由下述構件所構成：上述第二空乏型電晶體，其係閘極和源極被連接，汲極被連接於上述第一電源端子；第三MOS電晶體，其係閘極和汲極被連接於上述第二空乏型電晶體之閘極和源極，源極被連接於第二電源端 子；第四MOS電晶體，其係閘極被連接於上述第三MOS電晶體之閘極，源極被連接於第二電源端子；及第四空乏型電晶體，其係閘極被連接於第二電源端子，汲極被連接於第一電源端子，源極被連接於上述第四MOS電晶體之汲極，流通根據流動於上述第二空乏型電晶體之電流的電流，且其臨界值與上述第二空乏型電晶體相同，將輸出電壓從上述第四NMOS電晶體之汲極予以輸出，使產生根據上述第一定電壓電路之輸出電壓和上述第二定電壓電路之輸出電壓之差的基準電壓。
  2. 一種基準電壓電路，具有：第一定電壓電路，其具有第一空乏型電晶體；和第二定電壓電路，其具有與上述第一空乏型電晶體臨界值不同的第二空乏型電晶體，上述第一定電壓電路係由下述構件所構成：上述第一空乏型電晶體，其係閘極和源極被連接，汲極被連接於第一電源端子；第一MOS電晶體，其係閘極和汲極被連接於上述第一空乏型電晶體之閘極和源極，源極被連接於第二電源端子；第二MOS電晶體，其係閘極被連接於上述第一MOS電晶體之閘極，源極被連接於第二電源端子；及第三空乏型電晶體，其係汲極被連接於第一電源端 子，源極被連接於上述第二MOS電晶體之汲極，流通根據流動於上述第一空乏型電晶體之電流的電流，且其臨界值與上述第一空乏型電晶體相同，將輸出電壓從上述第二NMOS電晶體之汲極予以輸出，上述第二定電壓電路係由下述構件所構成：上述第二空乏型電晶體，其係閘極和源極被連接，汲極被連接於上述第一電源端子；第三MOS電晶體，其係閘極和汲極被連接於上述第二空乏型電晶體之閘極和源極，源極被連接於第二電源端子；第四MOS電晶體，其係閘極被連接於上述第三MOS電晶體之閘極，源極被連接於第二電源端子；及第四空乏型電晶體，其係汲極被連接於第一電源端子，源極被連接於上述第四MOS電晶體之汲極，流通根據流動於上述第二空乏型電晶體之電流的電流，且其臨界值與上述第二空乏型電晶體相同，將輸出電壓從上述第四NMOS電晶體之汲極予以輸出，上述差動放大手段具備：操作放大器，其係上述第一定電壓電路之輸出端子和反轉輸入端子被連接，上述第二定電壓電路之輸出端子和非反轉輸入端子被連接；上述基準電壓電路之輸出電路，其被設置在上述操作 放大器之輸出端子；及回饋電路，其具有第一輸出端子和第二輸出端子，且被設置在上述操作放大器之輸出端子，上述回饋電路之上述第一輸出端子和上述第三空乏型電晶體之閘極端子被連接，上述回饋電路之上述第二輸出端子和上述第四空乏型電晶體之閘極端子被連接。
TW101108638A 2011-03-25 2012-03-14 Reference voltage circuit TWI534585B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011068036 2011-03-25
JP2011199733A JP5884234B2 (ja) 2011-03-25 2011-09-13 基準電圧回路

Publications (2)

Publication Number Publication Date
TW201300987A TW201300987A (zh) 2013-01-01
TWI534585B true TWI534585B (zh) 2016-05-21

Family

ID=46858483

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101108638A TWI534585B (zh) 2011-03-25 2012-03-14 Reference voltage circuit

Country Status (5)

Country Link
US (2) US20120242317A1 (zh)
JP (1) JP5884234B2 (zh)
KR (1) KR101946641B1 (zh)
CN (1) CN102692947B (zh)
TW (1) TWI534585B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5967987B2 (ja) * 2012-03-13 2016-08-10 エスアイアイ・セミコンダクタ株式会社 基準電圧回路
JP6292901B2 (ja) * 2014-01-27 2018-03-14 エイブリック株式会社 基準電圧回路
JP7154102B2 (ja) * 2018-10-24 2022-10-17 エイブリック株式会社 基準電圧回路及びパワーオンリセット回路
CN115421551A (zh) * 2022-08-30 2022-12-02 成都微光集电科技有限公司 带隙基准电路及芯片

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54132753A (en) * 1978-04-05 1979-10-16 Hitachi Ltd Referential voltage generator and its application
DE3108726A1 (de) * 1981-03-07 1982-09-16 Deutsche Itt Industries Gmbh, 7800 Freiburg Monolithisch integrierte referenzspannungsquelle
JPS63189916A (ja) * 1987-02-02 1988-08-05 Seiko Epson Corp 定電流回路
JPH08335122A (ja) * 1995-04-05 1996-12-17 Seiko Instr Inc 基準電圧用半導体装置
US5873053A (en) * 1997-04-08 1999-02-16 International Business Machines Corporation On-chip thermometry for control of chip operating temperature
JP2001174338A (ja) * 1999-12-17 2001-06-29 Mitsumi Electric Co Ltd 温度センサ回路
JP4194237B2 (ja) * 1999-12-28 2008-12-10 株式会社リコー 電界効果トランジスタを用いた電圧発生回路及び基準電圧源回路
US6552603B2 (en) * 2000-06-23 2003-04-22 Ricoh Company Ltd. Voltage reference generation circuit and power source incorporating such circuit
JP3808867B2 (ja) * 2003-12-10 2006-08-16 株式会社東芝 基準電源回路
JP2006242894A (ja) 2005-03-07 2006-09-14 Ricoh Co Ltd 温度検出回路
JP4768339B2 (ja) * 2005-07-15 2011-09-07 株式会社リコー 温度検出回路およびそれを用いた発振周波数補正装置
CN101331437A (zh) * 2006-03-31 2008-12-24 株式会社理光 基准电压产生电路及使用其的供电设备
JP5078502B2 (ja) * 2007-08-16 2012-11-21 セイコーインスツル株式会社 基準電圧回路
CN101308394A (zh) * 2008-06-27 2008-11-19 东南大学 耗尽型mos管稳定电压源电路
JP5506594B2 (ja) * 2009-09-25 2014-05-28 セイコーインスツル株式会社 基準電圧回路

Also Published As

Publication number Publication date
KR101946641B1 (ko) 2019-02-11
TW201300987A (zh) 2013-01-01
JP2012216171A (ja) 2012-11-08
KR20120109314A (ko) 2012-10-08
JP5884234B2 (ja) 2016-03-15
US20150323952A1 (en) 2015-11-12
CN102692947A (zh) 2012-09-26
CN102692947B (zh) 2016-01-20
US20120242317A1 (en) 2012-09-27
US9523995B2 (en) 2016-12-20

Similar Documents

Publication Publication Date Title
KR101451468B1 (ko) 정전류 회로 및 기준 전압 회로
JP5690469B2 (ja) 差動増幅器、基準電圧発生回路、差動増幅方法及び基準電圧発生方法
TWI694321B (zh) 提供可調恆定電流之電流電路
TW201525647A (zh) 帶隙參考電壓產生電路
TWI534585B (zh) Reference voltage circuit
JP5367620B2 (ja) 電流源回路および半導体装置
JP2006277360A (ja) 定電流回路、および定電流生成方法
TWI801452B (zh) 電流產生電路
KR101797769B1 (ko) 정전류 회로
JP2009105811A (ja) 増幅装置及びＧｍ補償バイアス回路
KR101952961B1 (ko) 기준 전압 회로
US10644690B2 (en) Elementary electronic circuit for stage of amplification or repeat of analog signals
TWI569125B (zh) Reference voltage circuit
TWI564692B (zh) 能隙參考電路
JP2017093126A (ja) 過熱検出回路、過熱保護回路、及び半導体装置
JP2018182357A (ja) 電流検出アンプ
TWI587626B (zh) 運算放大器電路
JP2008235974A (ja) 定電流制御回路および該回路を備えた半導体集積回路
JP5669634B2 (ja) 定電流回路
JP6104619B2 (ja) センサ回路
JP2007133637A (ja) 基準電圧発生回路
TW201642067A (zh) 可調式鏡射比率之電流鏡
JP2015159487A (ja) 差動入力装置及び無帰還アンプ

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees