JP2001174338A - 温度センサ回路 - Google Patents
温度センサ回路Info
- Publication number
- JP2001174338A JP2001174338A JP35993399A JP35993399A JP2001174338A JP 2001174338 A JP2001174338 A JP 2001174338A JP 35993399 A JP35993399 A JP 35993399A JP 35993399 A JP35993399 A JP 35993399A JP 2001174338 A JP2001174338 A JP 2001174338A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- mos transistor
- reference voltage
- transistor
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Control Of Electrical Variables (AREA)
- Measuring Temperature Or Quantity Of Heat (AREA)
Abstract
(57)【要約】
【課題】 本発明は、出力電圧のばらつきがなく、精度
が向上し、消費電流を大幅に低減できる温度センサ回路
を提供することを目的とする。 【解決手段】 正負のいずれか一方の極性の温度係数を
持つ第１基準電圧回路２０と、他方の極性の温度係数を
持つ第２基準電圧回路２２と、第１基準電圧回路２０の
出力電圧と第２基準電圧回路２２の出力電圧とを減算し
て出力する減算回路２４とを備える。このように、互い
に逆極性の温度係数を持つ第１基準電圧回路２０の出力
電圧と第２基準電圧回路２２の出力電圧を減算すること
により、製造プロセスのばらつきによる温度特性のばら
つきを打ち消すことができる。
が向上し、消費電流を大幅に低減できる温度センサ回路
を提供することを目的とする。 【解決手段】 正負のいずれか一方の極性の温度係数を
持つ第１基準電圧回路２０と、他方の極性の温度係数を
持つ第２基準電圧回路２２と、第１基準電圧回路２０の
出力電圧と第２基準電圧回路２２の出力電圧とを減算し
て出力する減算回路２４とを備える。このように、互い
に逆極性の温度係数を持つ第１基準電圧回路２０の出力
電圧と第２基準電圧回路２２の出力電圧を減算すること
により、製造プロセスのばらつきによる温度特性のばら
つきを打ち消すことができる。
Description
【０００１】
【発明の属する技術分野】本発明は温度センサ回路に関
し、特に、半導体回路の温度特性を利用して温度を検出
する温度センサ回路に関する。
し、特に、半導体回路の温度特性を利用して温度を検出
する温度センサ回路に関する。
【０００２】
【従来の技術】従来より、半導体素子の温度特性を利用
して温度を検出する温度センサ回路がある。図３は、従
来の温度センサ回路の一例の回路図を示す。同図中、ベ
ースにバイアスを供給されて定電流源として動作するｐ
ｎｐトランジスタＱ１のエミッタは電源Ｖｃｃに接続さ
れ、トランジスタＱ１のコレクタは差動回路を構成する
ｐｎｐトランジスタＱ２，Ｑ３のエミッタに接続されて
いる。
して温度を検出する温度センサ回路がある。図３は、従
来の温度センサ回路の一例の回路図を示す。同図中、ベ
ースにバイアスを供給されて定電流源として動作するｐ
ｎｐトランジスタＱ１のエミッタは電源Ｖｃｃに接続さ
れ、トランジスタＱ１のコレクタは差動回路を構成する
ｐｎｐトランジスタＱ２，Ｑ３のエミッタに接続されて
いる。
【０００３】トランジスタＱ２，Ｑ３はエミッタ面積比
が１：ｎ（ｎは例えば８）とされており、トランジスタ
Ｑ２，Ｑ３それぞれのコレクタはｎｐｎトランジスタＱ
４，Ｑ５それぞれのコレクタに接続されている。トラン
ジスタＱ４，Ｑ５のベースは共通接続されてトランジス
タＱ５のコレクタに接続され、トランジスタＱ４，Ｑ５
のエミッタは接地されてカレントミラー回路を構成して
おり、トランジスタＱ２，Ｑ３の構成する差動回路に動
作電流を供給している。トランジスタＱ３のベースは抵
抗Ｒ１とｐｎｐトランジスタＱ１０のコレクタとｐｎｐ
トランジスタＱ１１のエミッタとの接続点に接続され、
トランジスタＱ２のベースは抵抗Ｒ１，Ｒ２の接続点に
接続されている。
が１：ｎ（ｎは例えば８）とされており、トランジスタ
Ｑ２，Ｑ３それぞれのコレクタはｎｐｎトランジスタＱ
４，Ｑ５それぞれのコレクタに接続されている。トラン
ジスタＱ４，Ｑ５のベースは共通接続されてトランジス
タＱ５のコレクタに接続され、トランジスタＱ４，Ｑ５
のエミッタは接地されてカレントミラー回路を構成して
おり、トランジスタＱ２，Ｑ３の構成する差動回路に動
作電流を供給している。トランジスタＱ３のベースは抵
抗Ｒ１とｐｎｐトランジスタＱ１０のコレクタとｐｎｐ
トランジスタＱ１１のエミッタとの接続点に接続され、
トランジスタＱ２のベースは抵抗Ｒ１，Ｒ２の接続点に
接続されている。
【０００４】トランジスタＱ２のコレクタはｎｐｎトラ
ンジスタＱ６のベースに接続され、トランジスタＱ６の
コレクタはｐｎｐトランジスタＱ８のベース及びｐｎｐ
トランジスタＱ７のコレクタに接続され、更にトランジ
スタＱ６のベース・コレクタ間は位相補正用のコンデン
サＣ１を介して接続され、トランジスタＱ６のエミッタ
は接地されている。ベースにバイアスを供給されて定電
流源として動作するトランジスタＱ７のエミッタは電源
Ｖｃｃに接続されており、トランジスタＱ６はエミッタ
接地電圧増幅回路を構成している。
ンジスタＱ６のベースに接続され、トランジスタＱ６の
コレクタはｐｎｐトランジスタＱ８のベース及びｐｎｐ
トランジスタＱ７のコレクタに接続され、更にトランジ
スタＱ６のベース・コレクタ間は位相補正用のコンデン
サＣ１を介して接続され、トランジスタＱ６のエミッタ
は接地されている。ベースにバイアスを供給されて定電
流源として動作するトランジスタＱ７のエミッタは電源
Ｖｃｃに接続されており、トランジスタＱ６はエミッタ
接地電圧増幅回路を構成している。
【０００５】トランジスタＱ８のコレクタは接地され、
エミッタはｐｎｐトランジスタＱ９のコレクタ及びｎｐ
ｎトランジスタＱ１２のベースに接続されている。ベー
スにバイアスを供給されて定電流源として動作するトラ
ンジスタＱ９のエミッタは電源Ｖｃｃに接続されてお
り、トランジスタＱ８はエミッタフォロア回路を構成し
ている。トランジスタＱ１２のコレクタは電源Ｖｃｃに
接続され、エミッタは出力端子１０に接続されると共
に、直列接続された抵抗Ｒ３，Ｒ４を介して接地されて
エミッタフォロア回路を構成している。
エミッタはｐｎｐトランジスタＱ９のコレクタ及びｎｐ
ｎトランジスタＱ１２のベースに接続されている。ベー
スにバイアスを供給されて定電流源として動作するトラ
ンジスタＱ９のエミッタは電源Ｖｃｃに接続されてお
り、トランジスタＱ８はエミッタフォロア回路を構成し
ている。トランジスタＱ１２のコレクタは電源Ｖｃｃに
接続され、エミッタは出力端子１０に接続されると共
に、直列接続された抵抗Ｒ３，Ｒ４を介して接地されて
エミッタフォロア回路を構成している。
【０００６】一方、ベースにバイアスを供給されて定電
流源として動作するトランジスタＱ１０のエミッタは電
源Ｖｃｃに接続され、トランジスタＱ１０のコレクタは
トランジスタＱ１１のエミッタに接続されると共に、直
列接続された抵抗Ｒ１，Ｒ２を介して接地されている。
トランジスタＱ１１のコレクタは接地され、ベースは抵
抗Ｒ３，Ｒ４の接続点に接続されている。
流源として動作するトランジスタＱ１０のエミッタは電
源Ｖｃｃに接続され、トランジスタＱ１０のコレクタは
トランジスタＱ１１のエミッタに接続されると共に、直
列接続された抵抗Ｒ１，Ｒ２を介して接地されている。
トランジスタＱ１１のコレクタは接地され、ベースは抵
抗Ｒ３，Ｒ４の接続点に接続されている。
【０００７】これにより、差動回路の出力がトランジス
タＱ２のコレクタからトランジスタＱ６に供給されて増
幅され、トランジスタＱ８，Ｑ１２を経て端子１０から
出力されると共に、抵抗Ｒ３，Ｒ４から差動回路に帰還
される。上記のトランジスタＱ１〜Ｑ５，Ｑ１０，抵抗
Ｒ１，Ｒ２は温度センサ部を構成しており、トランジス
タＱ１０のコレクタの電圧ＶPTATはトランジスタＱ２と
Ｑ３のベース・エミッタ間電圧降下の差に応じた温度特
性を持つため絶対温度比例電圧と呼ばれ、（１）式で表
される。
タＱ２のコレクタからトランジスタＱ６に供給されて増
幅され、トランジスタＱ８，Ｑ１２を経て端子１０から
出力されると共に、抵抗Ｒ３，Ｒ４から差動回路に帰還
される。上記のトランジスタＱ１〜Ｑ５，Ｑ１０，抵抗
Ｒ１，Ｒ２は温度センサ部を構成しており、トランジス
タＱ１０のコレクタの電圧ＶPTATはトランジスタＱ２と
Ｑ３のベース・エミッタ間電圧降下の差に応じた温度特
性を持つため絶対温度比例電圧と呼ばれ、（１）式で表
される。
【０００８】 ＶPTAT＝［（Ｒ１＋Ｒ２）／Ｒ１］・［ｋ・Ｔ／ｑ］・ｌｎ（ｎ）…（１） 但し、ｋはボルツマン定数、Ｔは絶対温度［℃］、ｑは
電荷、ｌｎは自然対数、ｎはトランジスタＱ２，Ｑ３の
エミッタ面積比である。トランジスタＱ１０のコレクタ
の電圧ＶPTATはトランジスタＱ１１のベース・エミッタ
間降下電圧ＶBEQ11 だけシフト（降下）された後、（Ｒ
３＋Ｒ４）／Ｒ４倍されて出力端子１０から出力され
る。例えば１０ｍＶ／℃といった大きな温度勾配の回路
を作成する場合には、絶対温度比例電圧ＶPTATの動作電
圧が上昇する。そのため、電源電圧Ｖｃｃが３Ｖ以下の
低電圧で動作させるために、トランジスタＱ１１のＶ
BEQ11 でレベルシフトを行っている。端子１０の出力電
圧Ｖｏｕｔは（２）式で表される。
電荷、ｌｎは自然対数、ｎはトランジスタＱ２，Ｑ３の
エミッタ面積比である。トランジスタＱ１０のコレクタ
の電圧ＶPTATはトランジスタＱ１１のベース・エミッタ
間降下電圧ＶBEQ11 だけシフト（降下）された後、（Ｒ
３＋Ｒ４）／Ｒ４倍されて出力端子１０から出力され
る。例えば１０ｍＶ／℃といった大きな温度勾配の回路
を作成する場合には、絶対温度比例電圧ＶPTATの動作電
圧が上昇する。そのため、電源電圧Ｖｃｃが３Ｖ以下の
低電圧で動作させるために、トランジスタＱ１１のＶ
BEQ11 でレベルシフトを行っている。端子１０の出力電
圧Ｖｏｕｔは（２）式で表される。
【０００９】 Ｖｏｕｔ＝ＶPTAT−ＶBEQ11 …（２） ＶBEQ11 ＝［ｋ・Ｔ／ｑ］・ｌｎ（ＩEQ11／ＩS ） …（３） 但し、ＩS はトランジスタ形成時の不純物の拡散濃度等
で定まる素子定数、ＩEQ 11はトランジスタＱ１１のエミ
ッタ電流である。上記の絶対温度比例電圧ＶPTATは例え
ば４ｍＶ／℃程度であり、ＶBEQ11 は−２ｍＶ／℃程度
である。
で定まる素子定数、ＩEQ 11はトランジスタＱ１１のエミ
ッタ電流である。上記の絶対温度比例電圧ＶPTATは例え
ば４ｍＶ／℃程度であり、ＶBEQ11 は−２ｍＶ／℃程度
である。
【００１０】
【発明が解決しようとする課題】上記の従来回路の出力
電圧Ｖｏｕｔは（２）式で表される温度特性を有してお
り、その第１項のＶPTATは（１）式で表される温度特性
を有している。（１）式の（Ｒ１＋Ｒ２）／Ｒ１の項は
温度変化分が相殺され、ｋ，ｑ，ｎそれぞれは定数であ
り、ばらつきはない。
電圧Ｖｏｕｔは（２）式で表される温度特性を有してお
り、その第１項のＶPTATは（１）式で表される温度特性
を有している。（１）式の（Ｒ１＋Ｒ２）／Ｒ１の項は
温度変化分が相殺され、ｋ，ｑ，ｎそれぞれは定数であ
り、ばらつきはない。
【００１１】しかし、レベルシフトを行っているトラン
ジスタＱ１１のＶBEQ11 は（３）式で表される温度特性
を有している。（３）式において、ＩS はトランジスタ
形成時の不純物の拡散濃度等で定まる素子定数ＩS は、
トランジスタＱ１１を形成するときにばらつく。この素
子定数ＩS のばらつきのために、各温度センサ回路では
出力電圧Ｖｏｕｔがばらつき、精度が悪化するという問
題があった。
ジスタＱ１１のＶBEQ11 は（３）式で表される温度特性
を有している。（３）式において、ＩS はトランジスタ
形成時の不純物の拡散濃度等で定まる素子定数ＩS は、
トランジスタＱ１１を形成するときにばらつく。この素
子定数ＩS のばらつきのために、各温度センサ回路では
出力電圧Ｖｏｕｔがばらつき、精度が悪化するという問
題があった。
【００１２】また、上記の温度センサ回路の用途とし
て、携帯機器のバッテリーの温度監視などが考えられる
が、このような用途では消費電流を極力低減する必要が
ある。しかし、従来回路はバイポーラトランジスタで構
成されているため、消費電流をそれほど低減できないと
いう問題があった。本発明は、上記の点に鑑みなされた
もので、出力電圧のばらつきがなく、精度が向上し、消
費電流を大幅に低減できる温度センサ回路を提供するこ
とを目的とする。
て、携帯機器のバッテリーの温度監視などが考えられる
が、このような用途では消費電流を極力低減する必要が
ある。しかし、従来回路はバイポーラトランジスタで構
成されているため、消費電流をそれほど低減できないと
いう問題があった。本発明は、上記の点に鑑みなされた
もので、出力電圧のばらつきがなく、精度が向上し、消
費電流を大幅に低減できる温度センサ回路を提供するこ
とを目的とする。
【００１３】
【課題を解決するための手段】請求項１に記載の発明
は、正負のいずれか一方の極性の温度係数を持つ第１基
準電圧回路（２０）と、他方の極性の温度係数を持つ第
２基準電圧回路（２２）と、前記第１基準電圧回路（２
０）の出力電圧と前記第２基準電圧回路（２２）の出力
電圧とを減算して出力する減算回路（２４）とを備え
る。
は、正負のいずれか一方の極性の温度係数を持つ第１基
準電圧回路（２０）と、他方の極性の温度係数を持つ第
２基準電圧回路（２２）と、前記第１基準電圧回路（２
０）の出力電圧と前記第２基準電圧回路（２２）の出力
電圧とを減算して出力する減算回路（２４）とを備え
る。
【００１４】このように、互いに逆極性の温度係数を持
つ第１基準電圧回路（２０）の出力電圧と第２基準電圧
回路（２２）の出力電圧を減算することにより、製造プ
ロセスのばらつきによる温度特性のばらつきを打ち消す
ことができる。請求項２に記載の発明は、請求項１記載
の温度センサ回路において、前記第１基準電圧回路（２
０）は、所定値のゲート面積比を持つデプレッション型
の第１のＭＯＳトランジスタ（Ｍ１）とエンハンスメン
ト型の第２のＭＯＳトランジスタ（Ｍ２）とで構成さ
れ、前記第２基準電圧回路（２２）は、前記所定値の逆
数のゲート面積比を持つデプレッション型の第３のＭＯ
Ｓトランジスタ（Ｍ３）とエンハンスメント型の第４の
ＭＯＳトランジスタ（Ｍ４）とで構成される。
つ第１基準電圧回路（２０）の出力電圧と第２基準電圧
回路（２２）の出力電圧を減算することにより、製造プ
ロセスのばらつきによる温度特性のばらつきを打ち消す
ことができる。請求項２に記載の発明は、請求項１記載
の温度センサ回路において、前記第１基準電圧回路（２
０）は、所定値のゲート面積比を持つデプレッション型
の第１のＭＯＳトランジスタ（Ｍ１）とエンハンスメン
ト型の第２のＭＯＳトランジスタ（Ｍ２）とで構成さ
れ、前記第２基準電圧回路（２２）は、前記所定値の逆
数のゲート面積比を持つデプレッション型の第３のＭＯ
Ｓトランジスタ（Ｍ３）とエンハンスメント型の第４の
ＭＯＳトランジスタ（Ｍ４）とで構成される。
【００１５】このため、ゲート面積比を選択することに
より温度勾配（温度係数）を任意に設定でき、第１基準
電圧回路（２０）と第２基準電圧回路（２２）の温度係
数の絶対値を同一にすることができ、製造プロセスのば
らつきによる温度特性のばらつきを減算により打ち消す
ことができ、ＭＯＳトランジスタで構成することにより
消費電流を従来に比して大幅に低減できる。
より温度勾配（温度係数）を任意に設定でき、第１基準
電圧回路（２０）と第２基準電圧回路（２２）の温度係
数の絶対値を同一にすることができ、製造プロセスのば
らつきによる温度特性のばらつきを減算により打ち消す
ことができ、ＭＯＳトランジスタで構成することにより
消費電流を従来に比して大幅に低減できる。
【００１６】なお、上記括弧内の参照符号は、理解を容
易にするために付したものであり、一例にすぎず、図示
の態様に限定されるものではない。
易にするために付したものであり、一例にすぎず、図示
の態様に限定されるものではない。
【００１７】
【発明の実施の形態】図１は本発明の温度センサ回路の
一実施例のブロック図、図２はその回路図を示す。図１
において、第１基準電圧回路２０は、ブロック内に図示
するように絶対温度Ｔに比例して出力電圧が低下するの
負の温度特性を有し、その出力電圧Ｖ１は減算回路２４
に供給され、抵抗Ｒ１１を通して演算増幅器２６の反転
入力端子に供給される。第２基準電圧回路２２は、ブロ
ック内に図示するように絶対温度Ｔに比例して出力電圧
が上昇する正の温度特性を有し、その出力電圧Ｖ２は減
算回路２４に供給され、抵抗Ｒ１２を通して演算増幅器
２６の非反転入力端子に供給される。
一実施例のブロック図、図２はその回路図を示す。図１
において、第１基準電圧回路２０は、ブロック内に図示
するように絶対温度Ｔに比例して出力電圧が低下するの
負の温度特性を有し、その出力電圧Ｖ１は減算回路２４
に供給され、抵抗Ｒ１１を通して演算増幅器２６の反転
入力端子に供給される。第２基準電圧回路２２は、ブロ
ック内に図示するように絶対温度Ｔに比例して出力電圧
が上昇する正の温度特性を有し、その出力電圧Ｖ２は減
算回路２４に供給され、抵抗Ｒ１２を通して演算増幅器
２６の非反転入力端子に供給される。
【００１８】減算回路２４を構成する演算増幅器２６の
反転入力端子は抵抗Ｒ１３により出力端子に接続され、
非反転入力端子は抵抗Ｒ１４により接地され、演算増幅
器２６の出力端子は端子３０に接続されている。抵抗Ｒ
１１〜Ｒ１４の抵抗値はＲ１１＝Ｒ１２，Ｒ１３＝Ｒ１
４とされており、減算回路２４は第２基準電圧回路２２
の出力電圧Ｖ２から第１基準電圧回路２０の出力電圧Ｖ
１を減算した出力電圧Ｖｏｕｔを端子３０から出力す
る。ここで、Ｖｏｕｔ＝−Ｒ１３／Ｒ１１（Ｖ１−Ｖ
２）である。
反転入力端子は抵抗Ｒ１３により出力端子に接続され、
非反転入力端子は抵抗Ｒ１４により接地され、演算増幅
器２６の出力端子は端子３０に接続されている。抵抗Ｒ
１１〜Ｒ１４の抵抗値はＲ１１＝Ｒ１２，Ｒ１３＝Ｒ１
４とされており、減算回路２４は第２基準電圧回路２２
の出力電圧Ｖ２から第１基準電圧回路２０の出力電圧Ｖ
１を減算した出力電圧Ｖｏｕｔを端子３０から出力す
る。ここで、Ｖｏｕｔ＝−Ｒ１３／Ｒ１１（Ｖ１−Ｖ
２）である。
【００１９】図２において、電源端子３２には電源ＶＤ
Ｄが供給され、電源端子３４は接地されている。ゲート
幅Ｗ＝２０μｍ，ゲート長Ｌ＝２０μｍのデプレッショ
ン型のＮチャネルＭＯＳトランジスタＭ１はドレインを
電源ＶＤＤに接続され、ソース及びゲートをＮチャネル
ＭＯＳトランジスタＭ２のゲート及びドレインと共通接
続されている。ゲート幅Ｗ＝１８０μｍ，ゲート長Ｌ＝
２０μｍのＭＯＳトランジスタＭ２のソースは接地され
ている。なお、エンハンスメント型ＭＯＳトランジスタ
については単にＭＯＳトランジスタという。ＭＯＳトラ
ンジスタＭ１はＭＯＳトランジスタＭ２の負荷として動
作し、ＭＯＳトランジスタＭ１，Ｍ２で第１基準電圧回
路２０を構成している。
Ｄが供給され、電源端子３４は接地されている。ゲート
幅Ｗ＝２０μｍ，ゲート長Ｌ＝２０μｍのデプレッショ
ン型のＮチャネルＭＯＳトランジスタＭ１はドレインを
電源ＶＤＤに接続され、ソース及びゲートをＮチャネル
ＭＯＳトランジスタＭ２のゲート及びドレインと共通接
続されている。ゲート幅Ｗ＝１８０μｍ，ゲート長Ｌ＝
２０μｍのＭＯＳトランジスタＭ２のソースは接地され
ている。なお、エンハンスメント型ＭＯＳトランジスタ
については単にＭＯＳトランジスタという。ＭＯＳトラ
ンジスタＭ１はＭＯＳトランジスタＭ２の負荷として動
作し、ＭＯＳトランジスタＭ１，Ｍ２で第１基準電圧回
路２０を構成している。
【００２０】ゲート幅Ｗ＝１８０μｍ，ゲート長Ｌ＝２
０μｍのデプレッション型のＮチャネルＭＯＳトランジ
スタＭ３はドレインを電源ＶＤＤに接続され、ソース及
びゲートをＮチャネルＭＯＳトランジスタＭ４のゲート
及びドレインと共通接続されている。ゲート幅Ｗ＝２０
μｍ，ゲート長Ｌ＝２０μｍのＭＯＳトランジスタＭ４
のソースは接地されている。ＭＯＳトランジスタＭ３は
ＭＯＳトランジスタＭ４の負荷として動作し、ＭＯＳト
ランジスタＭ３，Ｍ４で第２基準電圧回路２２を構成し
ている。ＭＯＳトランジスタＭ１〜Ｍ４のバックゲート
は接地されている。
０μｍのデプレッション型のＮチャネルＭＯＳトランジ
スタＭ３はドレインを電源ＶＤＤに接続され、ソース及
びゲートをＮチャネルＭＯＳトランジスタＭ４のゲート
及びドレインと共通接続されている。ゲート幅Ｗ＝２０
μｍ，ゲート長Ｌ＝２０μｍのＭＯＳトランジスタＭ４
のソースは接地されている。ＭＯＳトランジスタＭ３は
ＭＯＳトランジスタＭ４の負荷として動作し、ＭＯＳト
ランジスタＭ３，Ｍ４で第２基準電圧回路２２を構成し
ている。ＭＯＳトランジスタＭ１〜Ｍ４のバックゲート
は接地されている。
【００２１】ここで、互いに同一としたＭＯＳトランジ
スタＭ２，Ｍ３のＷ・Ｌ（ゲート幅・ゲート長、つまり
ゲート面積）比を、互いに同一としたＭＯＳトランジス
タＭ１，Ｍ４それぞれのＷ・Ｌ比に対して大きく設定す
ることにより、第１基準電圧回路２０と第２基準電圧回
路２２との温度係数の絶対値を同一でリニアな特性にす
ることができ、ＭＯＳトランジスタＭ１，Ｍ４をデプレ
ッション型、ＭＯＳトランジスタＭ２，Ｍ３をエンハン
スメント型とすることにより、第１基準電圧回路２０の
温度係数の極性を負とし、第２基準電圧回路２２の温度
係数の極性を正とすることができる。また、ゲート面積
比を選減算により択することにより温度勾配（温度係
数）を任意に設定でき、第１基準電圧回路２０と第２基
準電圧回路２２の温度係数の絶対値を同一にすることが
でき、両者を減算することで製造プロセスのばらつきに
よる温度特性のばらつきを打ち消すことができる。
スタＭ２，Ｍ３のＷ・Ｌ（ゲート幅・ゲート長、つまり
ゲート面積）比を、互いに同一としたＭＯＳトランジス
タＭ１，Ｍ４それぞれのＷ・Ｌ比に対して大きく設定す
ることにより、第１基準電圧回路２０と第２基準電圧回
路２２との温度係数の絶対値を同一でリニアな特性にす
ることができ、ＭＯＳトランジスタＭ１，Ｍ４をデプレ
ッション型、ＭＯＳトランジスタＭ２，Ｍ３をエンハン
スメント型とすることにより、第１基準電圧回路２０の
温度係数の極性を負とし、第２基準電圧回路２２の温度
係数の極性を正とすることができる。また、ゲート面積
比を選減算により択することにより温度勾配（温度係
数）を任意に設定でき、第１基準電圧回路２０と第２基
準電圧回路２２の温度係数の絶対値を同一にすることが
でき、両者を減算することで製造プロセスのばらつきに
よる温度特性のばらつきを打ち消すことができる。
【００２２】ＭＯＳトランジスタＭ３のゲートは抵抗Ｒ
１２を介してＰチャネルＭＯＳトランジスタＭ６のゲー
トに接続されている。ゲート幅Ｗ＝１０μｍ，ゲート長
Ｌ＝１０μｍのＭＯＳトランジスタＭ６のゲートは抵抗
Ｒ１４を介して接地され、ソースはＰチャネルＭＯＳト
ランジスタＭ７のソースと接続されると共にＰチャネル
ＭＯＳトランジスタＭ５のドレインに接続され、ＭＯＳ
トランジスタＭ６のドレインはＮチャネルＭＯＳトラン
ジスタＭ８のドレインに接続されている。ゲート幅Ｗ＝
３０μｍ，ゲート長Ｌ＝５μｍのＭＯＳトランジスタＭ
５のゲートには端子３６から所定電圧のバイアスが印加
され、ＭＯＳトランジスタＭ５のソースは電源ＶＤＤに
接続されている。
１２を介してＰチャネルＭＯＳトランジスタＭ６のゲー
トに接続されている。ゲート幅Ｗ＝１０μｍ，ゲート長
Ｌ＝１０μｍのＭＯＳトランジスタＭ６のゲートは抵抗
Ｒ１４を介して接地され、ソースはＰチャネルＭＯＳト
ランジスタＭ７のソースと接続されると共にＰチャネル
ＭＯＳトランジスタＭ５のドレインに接続され、ＭＯＳ
トランジスタＭ６のドレインはＮチャネルＭＯＳトラン
ジスタＭ８のドレインに接続されている。ゲート幅Ｗ＝
３０μｍ，ゲート長Ｌ＝５μｍのＭＯＳトランジスタＭ
５のゲートには端子３６から所定電圧のバイアスが印加
され、ＭＯＳトランジスタＭ５のソースは電源ＶＤＤに
接続されている。
【００２３】ＭＯＳトランジスタＭ１のゲートは抵抗Ｒ
１１を介してＰチャネルＭＯＳトランジスタＭ７のゲー
トに接続されている。ゲート幅Ｗ＝１０μｍ，ゲート長
Ｌ＝１０μｍのＭＯＳトランジスタＭ７のゲートは抵抗
Ｒ１３を介して端子３０に接続され、ドレインはＮチャ
ネルＭＯＳトランジスタＭ９のドレインに接続されてい
る。ゲート幅Ｗ＝１０μｍ，ゲート長Ｌ＝１０μｍのＭ
ＯＳトランジスタＭ９のゲートはドレインと接続される
と共に、ゲート幅Ｗ＝１０μｍ，ゲート長Ｌ＝１０μｍ
のＭＯＳトランジスタＭ８のゲートに共通接続され、Ｍ
ＯＳトランジスタＭ８，Ｍ９のソースは接地されてい
る。ＭＯＳトランジスタＭ５〜Ｍ７のバックゲートは電
源ＶＤＤに接続され、ＭＯＳトランジスタＭ８，Ｍ９の
バックゲートは接地されている。ＭＯＳトランジスタＭ
６，Ｍ７は演算増幅器２６内の差動回路を構成し、ＭＯ
ＳトランジスタＭ５，Ｍ８，Ｍ９はその電流源を構成し
ている。
１１を介してＰチャネルＭＯＳトランジスタＭ７のゲー
トに接続されている。ゲート幅Ｗ＝１０μｍ，ゲート長
Ｌ＝１０μｍのＭＯＳトランジスタＭ７のゲートは抵抗
Ｒ１３を介して端子３０に接続され、ドレインはＮチャ
ネルＭＯＳトランジスタＭ９のドレインに接続されてい
る。ゲート幅Ｗ＝１０μｍ，ゲート長Ｌ＝１０μｍのＭ
ＯＳトランジスタＭ９のゲートはドレインと接続される
と共に、ゲート幅Ｗ＝１０μｍ，ゲート長Ｌ＝１０μｍ
のＭＯＳトランジスタＭ８のゲートに共通接続され、Ｍ
ＯＳトランジスタＭ８，Ｍ９のソースは接地されてい
る。ＭＯＳトランジスタＭ５〜Ｍ７のバックゲートは電
源ＶＤＤに接続され、ＭＯＳトランジスタＭ８，Ｍ９の
バックゲートは接地されている。ＭＯＳトランジスタＭ
６，Ｍ７は演算増幅器２６内の差動回路を構成し、ＭＯ
ＳトランジスタＭ５，Ｍ８，Ｍ９はその電流源を構成し
ている。
【００２４】この差動回路はＭＯＳトランジスタＭ６の
ゲートに供給される第２基準電圧回路２２の出力電圧Ｖ
２から、ＭＯＳトランジスタＭ７のゲートに供給される
第１基準電圧回路２０の出力電圧Ｖ１を減算してＭＯＳ
トランジスタＭ６のドレインから出力する。差動回路の
出力はＭＯＳトランジスタＭ６のドレインから取り出さ
れＰチャネルＭＯＳトランジスタＭ１２のゲートに供給
される。ゲート幅Ｗ＝３０μｍ，ゲート長Ｌ＝１０μｍ
のＭＯＳトランジスタＭ１２のゲートは位相補正用のコ
ンデンサＣ１を介して端子３０に接続され、ＭＯＳトラ
ンジスタＭ１２のソースは接地され、ＭＯＳトランジス
タＭ１２のドレインはＮチャネルＭＯＳトランジスタＭ
１１のドレインに接続されている。ゲート幅Ｗ＝３０μ
ｍ，ゲート長Ｌ＝１０μｍのＭＯＳトランジスタＭ１１
のゲートはＰチャネルＭＯＳトランジスタＭ１４のソー
スに接続され、ＭＯＳトランジスタＭ１１のソースはＰ
チャネルＭＯＳトランジスタＭ１０のドレインに接続さ
れている。ゲート幅Ｗ＝３０μｍ，ゲート長Ｌ＝５μｍ
のＭＯＳトランジスタＭ１０のゲートには端子３６から
所定電圧のバイアスが印加され、ＭＯＳトランジスタＭ
１０のソースは電源ＶＤＤに接続されている。ＭＯＳト
ランジスタＭ１２はドレイン接地回路を構成している。
ゲートに供給される第２基準電圧回路２２の出力電圧Ｖ
２から、ＭＯＳトランジスタＭ７のゲートに供給される
第１基準電圧回路２０の出力電圧Ｖ１を減算してＭＯＳ
トランジスタＭ６のドレインから出力する。差動回路の
出力はＭＯＳトランジスタＭ６のドレインから取り出さ
れＰチャネルＭＯＳトランジスタＭ１２のゲートに供給
される。ゲート幅Ｗ＝３０μｍ，ゲート長Ｌ＝１０μｍ
のＭＯＳトランジスタＭ１２のゲートは位相補正用のコ
ンデンサＣ１を介して端子３０に接続され、ＭＯＳトラ
ンジスタＭ１２のソースは接地され、ＭＯＳトランジス
タＭ１２のドレインはＮチャネルＭＯＳトランジスタＭ
１１のドレインに接続されている。ゲート幅Ｗ＝３０μ
ｍ，ゲート長Ｌ＝１０μｍのＭＯＳトランジスタＭ１１
のゲートはＰチャネルＭＯＳトランジスタＭ１４のソー
スに接続され、ＭＯＳトランジスタＭ１１のソースはＰ
チャネルＭＯＳトランジスタＭ１０のドレインに接続さ
れている。ゲート幅Ｗ＝３０μｍ，ゲート長Ｌ＝５μｍ
のＭＯＳトランジスタＭ１０のゲートには端子３６から
所定電圧のバイアスが印加され、ＭＯＳトランジスタＭ
１０のソースは電源ＶＤＤに接続されている。ＭＯＳト
ランジスタＭ１２はドレイン接地回路を構成している。
【００２５】ゲート幅Ｗ＝３０μｍ，ゲート長Ｌ＝１０
μｍのＭＯＳトランジスタＭ１４のゲート及びドレイン
は、ＮチャネルＭＯＳトランジスタＭ１５のドレイン及
びゲートに接続され、ＭＯＳトランジスタＭ１４のソー
スはＰチャネルＭＯＳトランジスタＭ１３のドレインに
接続されている。ゲート幅Ｗ＝３０μｍ，ゲート長Ｌ＝
５μｍのＭＯＳトランジスタＭ１３のゲートには端子３
６から所定電圧のバイアスが印加され、ＭＯＳトランジ
スタＭ１３のソースは電源ＶＤＤに接続されている。ゲ
ート幅Ｗ＝３０μｍ，ゲート長Ｌ＝１０μｍのＭＯＳト
ランジスタＭ１５のソースはＮチャネルＭＯＳトランジ
スタＭ１６のドレイン及びゲートに接続され、ゲート幅
Ｗ＝３０μｍ，ゲート長Ｌ＝１０μｍのＭＯＳトランジ
スタＭ１６のソースは接地されている。上記のＭＯＳト
ランジスタＭ１１はゲート接地電圧増幅回路を構成して
いる。
μｍのＭＯＳトランジスタＭ１４のゲート及びドレイン
は、ＮチャネルＭＯＳトランジスタＭ１５のドレイン及
びゲートに接続され、ＭＯＳトランジスタＭ１４のソー
スはＰチャネルＭＯＳトランジスタＭ１３のドレインに
接続されている。ゲート幅Ｗ＝３０μｍ，ゲート長Ｌ＝
５μｍのＭＯＳトランジスタＭ１３のゲートには端子３
６から所定電圧のバイアスが印加され、ＭＯＳトランジ
スタＭ１３のソースは電源ＶＤＤに接続されている。ゲ
ート幅Ｗ＝３０μｍ，ゲート長Ｌ＝１０μｍのＭＯＳト
ランジスタＭ１５のソースはＮチャネルＭＯＳトランジ
スタＭ１６のドレイン及びゲートに接続され、ゲート幅
Ｗ＝３０μｍ，ゲート長Ｌ＝１０μｍのＭＯＳトランジ
スタＭ１６のソースは接地されている。上記のＭＯＳト
ランジスタＭ１１はゲート接地電圧増幅回路を構成して
いる。
【００２６】また、ＭＯＳトランジスタＭ１１のソース
にはＰチャネルＭＯＳトランジスタＭ２０のゲートが接
続されている。ゲート幅Ｗ＝６００μｍ，ゲート長Ｌ＝
１０μｍのＭＯＳトランジスタＭ２０のソースは電源Ｖ
ＤＤに接続され、ドレインは端子３０に接続されると共
にＮチャネルＭＯＳトランジスタＭ１９のドレインに接
続されている。また、ＭＯＳトランジスタＭ２０のドレ
イン・ゲート間には位相補正用のコンデンサＣ２が接続
されている。
にはＰチャネルＭＯＳトランジスタＭ２０のゲートが接
続されている。ゲート幅Ｗ＝６００μｍ，ゲート長Ｌ＝
１０μｍのＭＯＳトランジスタＭ２０のソースは電源Ｖ
ＤＤに接続され、ドレインは端子３０に接続されると共
にＮチャネルＭＯＳトランジスタＭ１９のドレインに接
続されている。また、ＭＯＳトランジスタＭ２０のドレ
イン・ゲート間には位相補正用のコンデンサＣ２が接続
されている。
【００２７】ゲート幅Ｗ＝１０μｍ，ゲート長Ｌ＝１０
μｍのＭＯＳトランジスタＭ１９のゲートはＮチャネル
ＭＯＳトランジスタＭ１８のゲート及びドレインに接続
され、ＭＯＳトランジスタＭ１９のソースは接地され
て、ＭＯＳトランジスタＭ１８，Ｍ１９はカレントミラ
ー回路を構成しており、ＭＯＳトランジスタＭ２０はソ
ース接地電圧増幅回路を構成している。
μｍのＭＯＳトランジスタＭ１９のゲートはＮチャネル
ＭＯＳトランジスタＭ１８のゲート及びドレインに接続
され、ＭＯＳトランジスタＭ１９のソースは接地され
て、ＭＯＳトランジスタＭ１８，Ｍ１９はカレントミラ
ー回路を構成しており、ＭＯＳトランジスタＭ２０はソ
ース接地電圧増幅回路を構成している。
【００２８】ゲート幅Ｗ＝３０μｍ，ゲート長Ｌ＝１０
μｍのＭＯＳトランジスタＭ１８のドレインはＰチャネ
ルＭＯＳトランジスタＭ１７のドレインに接続され、Ｍ
ＯＳトランジスタＭ１８のソースは接地されている。ゲ
ート幅Ｗ＝３０μｍ，ゲート長Ｌ＝５μｍのＭＯＳトラ
ンジスタＭ１７のゲートには端子３６から所定電圧のバ
イアスが印加され、ＭＯＳトランジスタＭ１７のソース
は電源ＶＤＤに接続されている。なお、ＰチャネルＭＯ
ＳトランジスタＭ１０，Ｍ１２，Ｍ１３，Ｍ１４，Ｍ１
７，Ｍ２０それぞれのバックゲートは電源ＶＤＤに接続
され、ＮチャネルＭＯＳトランジスタＭ１１，Ｍ１５，
Ｍ１６，Ｍ１８，Ｍ１９それぞれのバックゲートは接地
されている。
μｍのＭＯＳトランジスタＭ１８のドレインはＰチャネ
ルＭＯＳトランジスタＭ１７のドレインに接続され、Ｍ
ＯＳトランジスタＭ１８のソースは接地されている。ゲ
ート幅Ｗ＝３０μｍ，ゲート長Ｌ＝５μｍのＭＯＳトラ
ンジスタＭ１７のゲートには端子３６から所定電圧のバ
イアスが印加され、ＭＯＳトランジスタＭ１７のソース
は電源ＶＤＤに接続されている。なお、ＰチャネルＭＯ
ＳトランジスタＭ１０，Ｍ１２，Ｍ１３，Ｍ１４，Ｍ１
７，Ｍ２０それぞれのバックゲートは電源ＶＤＤに接続
され、ＮチャネルＭＯＳトランジスタＭ１１，Ｍ１５，
Ｍ１６，Ｍ１８，Ｍ１９それぞれのバックゲートは接地
されている。
【００２９】これにより、差動回路の出力がＭＯＳトラ
ンジスタＭ６のドレインからドレイン接地回路のＭＯＳ
トランジスタＭ１２を介してゲート接地電圧増幅回路の
ＭＯＳトランジスタＭ１１に供給されて非反転増幅さ
れ、更にソース接地電圧増幅回路のＭＯＳトランジスタ
Ｍ２０で反転増幅され端子３０から出力される。また、
この回路の出力段はＭＯＳトランジスタＭ２０のソース
接地電圧増幅回路を用いているため、端子１０の出力電
圧Ｖｏｕｔの上限レベルはＶＤＤ−ＶDS M20 である。こ
こで、ＶDSM20 はＭＯＳトランジスタＭ２０のドレイン
・ソース間電圧降下で非常に小さく、電源ＶＤＤが例え
ば２．７Ｖ程度の低電源電圧時にも、出力電圧Ｖｏｕｔ
の上限レベルが２．６〜２．７Ｖ程度となり、温度勾配
を大きく取ることができる。更に、回路全体をＭＯＳト
ランジスタで構成しているため、消費電流を図３の従来
回路の１／１０程度に低減することができる。
ンジスタＭ６のドレインからドレイン接地回路のＭＯＳ
トランジスタＭ１２を介してゲート接地電圧増幅回路の
ＭＯＳトランジスタＭ１１に供給されて非反転増幅さ
れ、更にソース接地電圧増幅回路のＭＯＳトランジスタ
Ｍ２０で反転増幅され端子３０から出力される。また、
この回路の出力段はＭＯＳトランジスタＭ２０のソース
接地電圧増幅回路を用いているため、端子１０の出力電
圧Ｖｏｕｔの上限レベルはＶＤＤ−ＶDS M20 である。こ
こで、ＶDSM20 はＭＯＳトランジスタＭ２０のドレイン
・ソース間電圧降下で非常に小さく、電源ＶＤＤが例え
ば２．７Ｖ程度の低電源電圧時にも、出力電圧Ｖｏｕｔ
の上限レベルが２．６〜２．７Ｖ程度となり、温度勾配
を大きく取ることができる。更に、回路全体をＭＯＳト
ランジスタで構成しているため、消費電流を図３の従来
回路の１／１０程度に低減することができる。
【００３０】
【発明の効果】上述の如く、請求項１に記載の発明は、
互いに逆極性の温度係数を持つ第１基準電圧回路の出力
電圧と第２基準電圧回路の出力電圧を減算することによ
り、製造プロセスのばらつきによる温度特性のばらつき
を打ち消すことができる。また、請求項２に記載の発明
は、ゲート面積比を選択することにより温度勾配（温度
係数）を任意に設定でき、第１基準電圧回路と第２基準
電圧回路の温度係数の絶対値を同一にすることができ、
製造プロセスのばらつきによる温度特性のばらつきを減
算により打ち消すことができ、ＭＯＳトランジスタで構
成することにより消費電流を従来に比して大幅に低減で
きる。
互いに逆極性の温度係数を持つ第１基準電圧回路の出力
電圧と第２基準電圧回路の出力電圧を減算することによ
り、製造プロセスのばらつきによる温度特性のばらつき
を打ち消すことができる。また、請求項２に記載の発明
は、ゲート面積比を選択することにより温度勾配（温度
係数）を任意に設定でき、第１基準電圧回路と第２基準
電圧回路の温度係数の絶対値を同一にすることができ、
製造プロセスのばらつきによる温度特性のばらつきを減
算により打ち消すことができ、ＭＯＳトランジスタで構
成することにより消費電流を従来に比して大幅に低減で
きる。
【図１】本発明の温度センサ回路の一実施例のブロック
図である。
図である。
【図２】本発明の温度センサ回路の一実施例の回路図で
ある。
ある。
【図３】従来の温度センサ回路の一例の回路図である。
２０ 第１基準電圧回路 ２２ 第２基準電圧回路 ２４ 減算回路 ２６ 演算増幅器 ３０ 端子 Ｍ１，Ｍ３ デプレッション型のＮチャネルＭＯＳトラ
ンジスタ Ｍ２，Ｍ４，Ｍ８，Ｍ９，Ｍ１１，Ｍ１５，Ｍ１６，Ｍ
１８，Ｍ１９ ＮチャネルＭＯＳトランジスタ Ｍ５〜Ｍ７，Ｍ１０，Ｍ１２，Ｍ１３，Ｍ１４，Ｍ１
７，Ｍ２０ ＰチャネルＭＯＳトランジスタ Ｒ１１〜Ｒ１４ 抵抗 Ｃ１，Ｃ２ コンデンサ
ンジスタ Ｍ２，Ｍ４，Ｍ８，Ｍ９，Ｍ１１，Ｍ１５，Ｍ１６，Ｍ
１８，Ｍ１９ ＮチャネルＭＯＳトランジスタ Ｍ５〜Ｍ７，Ｍ１０，Ｍ１２，Ｍ１３，Ｍ１４，Ｍ１
７，Ｍ２０ ＰチャネルＭＯＳトランジスタ Ｒ１１〜Ｒ１４ 抵抗 Ｃ１，Ｃ２ コンデンサ
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2F056 JT01 JT08 5H420 BB12 CC02 DD02 EA14 EA18 EA24 EA39 EA44 EB15 EB37 FF03 FF14 FF19 FF24 LL07 NA16 NA27 NB02 NB14 NB25 NC02 NC03 NC15 NC20 NC22 NC23 NC26 NC33
Claims (2)
- 【請求項１】 正負のいずれか一方の極性の温度係数を
持つ第１基準電圧回路と、 他方の極性の温度係数を持つ第２基準電圧回路と、 前記第１基準電圧回路の出力電圧と前記第２基準電圧回
路の出力電圧とを減算して出力する減算回路とを備える
ことを特徴とする温度センサ回路。 - 【請求項２】 請求項１記載の温度センサ回路におい
て、 前記第１基準電圧回路は、所定値のゲート面積比を持つ
デプレッション型の第１のＭＯＳトランジスタとエンハ
ンスメント型の第２のＭＯＳトランジスタとで構成さ
れ、 前記第２基準電圧回路は、前記所定値の逆数のゲート面
積比を持つデプレッション型の第３のＭＯＳトランジス
タとエンハンスメント型の第４のＭＯＳトランジスタと
で構成されることを特徴とする温度センサ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35993399A JP2001174338A (ja) | 1999-12-17 | 1999-12-17 | 温度センサ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35993399A JP2001174338A (ja) | 1999-12-17 | 1999-12-17 | 温度センサ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001174338A true JP2001174338A (ja) | 2001-06-29 |
Family
ID=18467053
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35993399A Withdrawn JP2001174338A (ja) | 1999-12-17 | 1999-12-17 | 温度センサ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001174338A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007024667A (ja) * | 2005-07-15 | 2007-02-01 | Ricoh Co Ltd | 温度検出回路およびそれを用いた発振周波数補正装置 |
| JP2007133637A (ja) * | 2005-11-10 | 2007-05-31 | Univ Nihon | 基準電圧発生回路 |
| JP2007187558A (ja) * | 2006-01-13 | 2007-07-26 | Ricoh Co Ltd | 温度検出回路 |
| JP2007193686A (ja) * | 2006-01-20 | 2007-08-02 | Seiko Instruments Inc | バンドギャップ回路 |
| JP2009146021A (ja) * | 2007-12-12 | 2009-07-02 | Ricoh Co Ltd | 電圧源回路及び電圧源回路を使用した温度検出回路 |
| JP2011033535A (ja) * | 2009-08-04 | 2011-02-17 | Renesas Electronics Corp | 温度検出回路 |
| KR101074599B1 (ko) | 2008-12-31 | 2011-10-17 | 엘에스산전 주식회사 | 온도 측정 장치 및 이를 이용한 온도 측정 방법 |
| JP2012216171A (ja) * | 2011-03-25 | 2012-11-08 | Seiko Instruments Inc | 基準電圧回路 |
-
1999
- 1999-12-17 JP JP35993399A patent/JP2001174338A/ja not_active Withdrawn
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007024667A (ja) * | 2005-07-15 | 2007-02-01 | Ricoh Co Ltd | 温度検出回路およびそれを用いた発振周波数補正装置 |
| JP2007133637A (ja) * | 2005-11-10 | 2007-05-31 | Univ Nihon | 基準電圧発生回路 |
| JP2007187558A (ja) * | 2006-01-13 | 2007-07-26 | Ricoh Co Ltd | 温度検出回路 |
| JP2007193686A (ja) * | 2006-01-20 | 2007-08-02 | Seiko Instruments Inc | バンドギャップ回路 |
| JP2009146021A (ja) * | 2007-12-12 | 2009-07-02 | Ricoh Co Ltd | 電圧源回路及び電圧源回路を使用した温度検出回路 |
| KR101074599B1 (ko) | 2008-12-31 | 2011-10-17 | 엘에스산전 주식회사 | 온도 측정 장치 및 이를 이용한 온도 측정 방법 |
| JP2011033535A (ja) * | 2009-08-04 | 2011-02-17 | Renesas Electronics Corp | 温度検出回路 |
| JP2012216171A (ja) * | 2011-03-25 | 2012-11-08 | Seiko Instruments Inc | 基準電圧回路 |
| KR101946641B1 (ko) | 2011-03-25 | 2019-02-11 | 에이블릭 가부시키가이샤 | 기준 전압 회로 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0194031B1 (en) | Cmos bandgap reference voltage circuits | |
| JP2885120B2 (ja) | 演算増幅器 | |
| US4935690A (en) | CMOS compatible bandgap voltage reference | |
| KR101152601B1 (ko) | 2세대 전류 콘베이어를 이용한 단방향 전류 감지회로 | |
| US5081378A (en) | Logarithmic amplifier | |
| JP4023991B2 (ja) | 基準電圧発生回路及び電源装置 | |
| JPH06326528A (ja) | 差動増幅器およびそれを備えたバンドギャップ電圧発生器 | |
| JP2001174338A (ja) | 温度センサ回路 | |
| JP2007187559A (ja) | 温度検出回路 | |
| JPH10150332A (ja) | 差動回路 | |
| JP2007187558A (ja) | 温度検出回路 | |
| US3495182A (en) | Temperature compensated transistor amplifiers | |
| JP2010049422A (ja) | 低電圧動作定電圧回路 | |
| JP2001174337A (ja) | 温度スイッチ回路 | |
| JP3414320B2 (ja) | 基準電圧回路 | |
| JPH10124161A (ja) | 基準電圧源 | |
| JP2707667B2 (ja) | 比較回路 | |
| JP2681999B2 (ja) | 電圧フォロア回路および電圧電流変換回路 | |
| JP2001124632A (ja) | 温度センサ回路 | |
| JPH0624298B2 (ja) | 電流増幅回路 | |
| JP7193364B2 (ja) | 基準電圧源回路 | |
| JP2637791B2 (ja) | ブログラマブル基準電圧発生器 | |
| JPH06250751A (ja) | 基準電圧回路 | |
| JPH0637558A (ja) | 増幅回路 | |
| JP3392696B2 (ja) | 電圧減算回路、電圧増幅回路、電圧分圧回路および半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060518 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20071102 |