JP3414320B2 - 基準電圧回路 - Google Patents

基準電圧回路

Info

Publication number
JP3414320B2
JP3414320B2 JP13100799A JP13100799A JP3414320B2 JP 3414320 B2 JP3414320 B2 JP 3414320B2 JP 13100799 A JP13100799 A JP 13100799A JP 13100799 A JP13100799 A JP 13100799A JP 3414320 B2 JP3414320 B2 JP 3414320B2
Authority
JP
Japan
Prior art keywords
transistor
resistor
constant current
current source
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP13100799A
Other languages
English (en)
Other versions
JP2000323939A (ja
Inventor
克治 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP13100799A priority Critical patent/JP3414320B2/ja
Publication of JP2000323939A publication Critical patent/JP2000323939A/ja
Application granted granted Critical
Publication of JP3414320B2 publication Critical patent/JP3414320B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、基準電流回路に関
し、特に、半導体集積回路上に形成され、低電圧から動
作し、一定の温度特性を持つ基準電圧を出力するバイポ
ーラおよびCMOS基準電圧回路に関する。
【0002】
【従来の技術】この種の基準電圧回路として、本願発明
者と同一発明者による下記記載の文献が参照される。 1.特開平5−206755号公報、 2.特開平5−218761号公報
【0003】一定の温度特性を持つ基準電圧を出力する
基準電圧回路として、上記特開平5−206755号公
報には、バイポーラ基準電圧回路が、また上記特開平5
−218761号公報には、MOS基準電圧回路が記載
されており、今日では、「自己バイアス永田基準電圧回
路」と呼ばれている。
【0004】はじめに、バイポーラ基準電圧回路の動作
について説明する。図5は、上記特開平5−20675
5号公報に記載されているバイポーラ基準電圧回路の回
路構成を示す図であり、一般に、「バンドギャップリフ
ァレンス回路」とよばれている。なお、図5に示すバン
ドギャップリファレンス回路は、必要最低限の回路構成
からなり、最も単純化されたバンドギャップリファレン
ス回路を示したものである。
【0005】バイポーラトランジスタのベース−エミッ
タ間電圧VBEは、およそ−2mV/℃の温度特性を持
つ。一方、電流密度を異ならせた2つのバイポーラトラ
ンジスタのベース−エミッタ間電圧差ΔVBEは正の温度
特性を持ち、このベース−エミッタ間電圧差ΔVBEで抵
抗間に流れる電流も正の温度特性を持つ。
【0006】したがって、正の温度特性を持つ電流を抵
抗を介して電圧に変換すれば、正の温度特性を持つ電圧
PTAが得られる。
【0007】従来より、一般に、「バンドギャップリフ
ァレンス回路」と呼ばれている基準電圧回路は、単に、
負の温度特性を持つトランジスタのベース−エミッタ間
電圧VBE(=VIPTA)と、正の温度特性を持つ抵抗間電
圧VPTAを重み付け加算することで、負、又は、正、あ
るいは零の温度特性を持つ電圧を得ているに過ぎない。
【0008】トランジスタのベース−エミッタ間電圧V
BEはおよそ600mV前後であり、出力電圧がシリコン
(Si)の絶対零度でのバンドギャップ電圧1.205V
前後で温度が零特性となり、それ以下では負の温度特
性、それ以上では正の温度特性を持つことが良く知られ
ている。したがって、温度特性を持たない出力電圧値が
シリコン(Si)の絶対零度でのバンドギャップ電圧1.
205V前後であることにより、「バンドギャップリフ
ァレンス回路」と呼び慣わされているが、シリコン(S
i)のバンドギャップ電圧を出力する回路では到底有り
得ず、単なる基準電圧回路に過ぎない。
【0009】図5を参照すると、NPN型のバイポーラ
トランジスタQ1、Q2のエミックは接地され、トラン
ジスタQ2のコレクタは、カレントミラー回路の入力端
を構成するPNP型のバイポーラトランジスタQ4のコ
レクタとベースとの接続点に接続され、トランジスタQ
1のコレクタはトランジスタQ2のベースに接続される
とともに直列接続された抵抗R2とR1を介して、カレン
トミラー回路の出力端を構成するPNP型のバイポーラ
トランジスタQ3のコレクタに接続され、トランジスタ
Q1のベースは抵抗R1とR2の接続点に接続されてお
り、トランジスタQ3のコレクタと抵抗R1との接続点
からバンドギャップリファレンス回路の出力電圧VREF
が取り出される。
【0010】トランジスタQ1を単位トランジスタと
し、トランジスタQ2のエミッタ面積比を単位トランジ
スタのK1倍(K1>1)とし、トランジスタQ3のエミ
ッタ面積比をトランジスタQ4のK2倍(K2>1)とす
る。
【0011】ベース幅変調を無視すれば、トランジスタ
のコレクタ電流ICとベース―エミッタ間電圧VBEの関
係は、次式(1)で表わされる。
【0012】IC=KISexp(VBE/VT) …(1)
【0013】ここで、ISは単位トランジスタの飽和電
流、VTは熱電圧であり、VT=kT/qと表される。だ
だし、qは単位電子電荷、kはボルツマン定数、Tは絶
対温度である。また、Kは単位トランジスタに対するエ
ミッタ面積比である。
【0014】トランジスタQ1、Q2のベース−エミッ
タ間電圧をVBE1、VBE2、コレクタ電流をIC1、IC2
し、トランジスタの直流電流増幅率αFは十分に1に近
いものとして、ベース電流を無視すれば、上式(1)によ
り、次式(2)、(3)なる関係がある。
【0015】VBE1=VTln(IC1/IS) …(2) VBE2=VTln{IC2/(K1S)} …(3)
【0016】また、VBE1はVBE2に抵抗R2の端子間電
圧を加算したものであることから、次式(4)よりなる関
係がある。
【0017】VBE1=VBE2+R2C1 …(4)
【0018】次に、トランジスタQ1とトランジスタQ
2を、トランジスタQ1は抵抗R1を介し、トランジス
タQ2は直接に、ミラー比がK2:1のカレントミラー
で駆動すると、トランジスタQ1、Q2のコレクタ電流
をIC1、IC2の間には、次式(5)の関係が成り立つ。
【0019】IC1=K2C2 …(5)
【0020】したがって、トランジスタQ1、Q2のベ
ース−エミッタ間電圧の差電圧ΔV BEは、次式(6)と表
わせる。
【0021】
【0022】ここで、K1、K2は温度特性を持たない定
数であり、上述したように、また熱電圧VT=kT/q
と表され、熱電圧VTは、+3333ppm/℃(=+
0.085mV/℃)の温度特性となっている。したが
って、ΔVBEは温度に比例する。
【0023】バンドギャップリファレンス回路の出力電
圧VREFは、トランジスタQ1のベース電圧(ベース−
エミッタ間電圧VBE1)に抵抗R1の端子間電圧R1C1
を加算した電圧値となり、上式(6)より、IC1=ΔVBE
/R2で与えられることから、次式(7)と表わされる。
【0024】 VREF=VBE1+R1C1=VBE1+(R1/R2)ΔVBE …(7)
【0025】すなわち、バンドギャップリファレンス回
路の出力電圧VREFは負の温度特性を持つベース・エミ
ッタ電圧VBEと正の温度特性を持つΔVBEの重み付け加
算式で表される。
【0026】したがって、重み付けを変ることで、2つ
の基準電圧の温度特性を上述したように、任意に設定で
きる。具体的には、エミッタ面積比(K1)、あるいは、
カレントミラー比(K2)と、各抵抗比(R1/R2)を適宜設
定すれば良い。
【0027】例えば、温度特性を零にする場合には、ト
ランジスタQ1のベース・エミッタ電圧VBE1はおよそ
−2mV/℃の負の温度特性を持ち、トランジスタQ1
とQ2のベース−エミッタ間電圧差ΔVBEは3333p
pm/℃の正の温度特性を持つから、常温でのトランジ
スタQ1のベース・エミッタ電圧VBE1を600mVと
すると、熱電圧VTは常温で26mVであるから、式(6)
と式(7)から、 (R1/R2)ln(K12)=23.08 と求められる。
【0028】次に、図6は、特開平5−218761号
公報に記載されているMOS基準電圧回路の構成を示す
図である。
【0029】図6を参照すると、NチャネルMOSトラ
ンジスタM1、M2のソースは接地され、トランジスタ
M2のドレインはカレントミラー回路の入力端を構成す
るPチャネルMOSトランジスタM4のドレインとゲー
トとの接続点に接続され、トランジスタM1のドレイン
はトランジスタM2のゲートに接続されるとともに直列
接続された抵抗R2とR1を介して、カレントミラー回路
の出力端を構成するPチャネルMOSトランジスタM2
のドレインに接続され、トランジスタM1のゲートは抵
抗R1とR2の接続点に接続されており、トランジスタM
3のドレインと抵抗R1との接続点からバンドギャップ
リファレンス回路の出力電圧VREFが取り出される。な
お、図6に示す構成では、抵抗R1、R2の接続点から電
圧VREF1、トランジスタM1のドレインから電圧VREF2
が取り出される。
【0030】トランジスタM1を単位トランジスタ、ト
ランジスタM2のゲート幅W/ゲート長Lの比(W/
L)を単位トランジスタのK1倍(K1>1)とする。
【0031】素子の整合性は良いものとし、チャネル長
変調と基板効果を無視し、MOSトランジスタのドレイ
ン電流IDとゲート―ソース間電圧VGSの関係は2乗則
に従うものとすると、MOSトランジスタM1のドレイ
ン電流ID1は、次式(8)で与えられる。
【0032】ID1=β(VGS1−VTH)2 …(8)
【0033】ここで、βはトランスコンダクタンス・パ
ラメータであり、β=μ(COX/2)(W/L)と表される。ただ
し、μはキャリアの実効モビリティ、COXは単位面積当
たりのゲート酸化膜容量、W、Lはそれぞれゲート幅、
ゲート長である。またVTHはトランジスタのスレッショ
ルド電圧である。
【0034】MOSトランジスタM2のドレイン電流I
D2は、次式(9)で与えられる。
【0035】ID2=K1β(VGS2−VTH)2 …(9)
【0036】また、トランジスタM1のゲート電圧(V
GS1)とトランジスタM2のゲート電圧(VGS2)には抵
抗R2の電位降下分の電位差(=R2D1)があることか
ら、次式(10)なる関係がある。
【0037】VGS1=VGS2+R2D1 …(10)
【0038】次に、トランジスタM1とトランジスタM
2を、トランジスタM1は抵抗R1を介し、トランジス
タM2は直接に、ミラー比がK2:1のカレントミラー
で駆動すると、トランジスタM1とM2のドレイン電流
D1、ID2の間には次式(11)なる関係がある。
【0039】ID1=K2D2 …(11)
【0040】また上式(10)より、
【0041】ΔVGS=VGS1−VGS2=R2D1 …(12)
【0042】上式(8)、(9)、(11)から、上式(12)を解く
と、ID1=(1/R2){√(ID1/β)−√(ID2/
(K1β))=√ID1/(R2√β){1−1/(√(K1
2))}より、次式(13)が導出される。
【0043】
【0044】ここで、K1、K2は温度特性を持たない定
数である。一方、MOSトランジスタではモビリティμ
が温度特性を持つことから、トランスコンダクタンス・
パラメータβの温度依存性は、次式(14)で表される。
【0045】
【0046】ただし、β0は常温(300K)における
βの値である。上式(4)から、次式(15)が求まる。
【0047】
【0048】図7に、1/βの温度特性の計算値を示
す。1/βの温度特性は常温では5000ppm/℃と
なっている。これはバイポーラトランジスタの熱電圧V
Tの温度特性3333ppm/℃の1.5倍に当たる。し
たがって、ドレイン電流ID1が正の温度特性を持ち、抵
抗R2の温度特性が5000ppm/℃以下であれば、
ΔVGSは温度に比例することがわかる。
【0049】すなわち、MOS基準電圧回路の出力電圧
REFは、次式(16)で与えられる。
【0050】
【0051】一方、上式(8)より、
【0052】
【0053】上式(16)においては、VGS1を与える上式
(17)に上式(13)を代入し、ΔVGSを与える上式(12)に上
式(13)を代入することで、上式(16)は次式(18)と書き換
えられる。
【0054】
【0055】ここで、スレッショルド電圧VTHの温度特
性は、
【0056】VTH=VTH0−α(T−T0) …(19)
【0057】と表される。VTH0はT0におけるスレッシ
ョルド電圧、係数αは、低スレッショルド電圧のCMO
Sプロセスにおいては、およそ2.3mV/℃である。
【0058】したがって、上式(18)は、上式(15)、(19)
を用いると、次式(20)と表される。
【0059】
【0060】上式(20)の右辺は、負の温度特性を持つス
レッショルド電圧VTHと正の温度特性を持つトランスコ
ンダクタンス・パラメータ(モビリティ)の逆数に起因
する電圧値の重み付け加算式で表される。
【0061】したがって、この重み付けを変ることで、
MOS基準電圧回路の出力電圧VRE Fの温度特性を上述
したように、任意に設定できる。具体的には、(W/
L)/(W/L)比(K1)、あるいは、カレントミラー
比(K2)と抵抗の値、および、各抵抗比(R1/R2)を設
定すれば良い。
【0062】
【発明が解決しようとする課題】従来、この種の一定の
温度特性を持つ基準電圧を出力する基準電圧回路は、絶
対温度に比例する電圧VPTAと、絶対温度に反比例する
電圧VIPTAの電圧とを重み付け加算することで、一定の
温度特性を持つ基準電圧回路を実現している。
【0063】このため、動作電源電圧としては、VPTA
+VIPTA(=1.2V)を超えた、例えば1.4V以上
が必要である。
【0064】アナログLSIではもちろんのこと、メモ
リなどのディジタルLSIをはじめ多くのLSI内の回
路のバイアス電圧を始めとして、基準電圧回路は、日常
的に用いられている。こうした基準電圧回路は、「バン
ドギャップ基準電圧回路」と一般には呼びならわされて
いる。
【0065】しかしながら、近時、LSIの高集積化が
進み、プロセスが微細化され、電源電圧が低くなりつつ
ある。Si(シリコン)の絶対零度でのバンドギャップ
電圧1.205Vに近い電圧を出力するためには、現在
最も一般的な2次電池である、ニッケル水素バッテリや
ニッカドバッテリの公称出力電圧1.2Vでは、もはや
正常動作は無理である。これは、上記したように、基準
電圧回路の動作電源電圧電圧として、例えば1.4V以
上必要であるためである。
【0066】したがって、本発明は、上記技術的課題に
鑑みて創案されたものであって、その目的は、例えば1
V程度の低電源電圧から動作し、一定の温度特性を持つ
基準電圧を出力することを可能とした基準電圧回路を提
供することにある。
【0067】
【課題を解決するための手段】前記目的を達成する本発
明の基準電圧回路は、第1と第2のトランジスタのベー
ス(ゲート)が互いに共通接続され、前記第1のトラン
ジスタのエミッタ(ソース)は直接接地され、前記第2
のトランジスタは第1の抵抗を介して接地され、前記第
1のトランジスタのベース(ゲート)とコレクタ(ドレ
イン)は共通接続され、第2の抵抗を介して接地されて
第1の定電流源で駆動され、前記第2のトランジスタの
コレクタ(ドレイン)は第3の抵抗を介して接地されて
第2の定電流源で駆動され、前記第2の抵抗端電圧と前
記第3の抵抗端電圧が等しくなるように、前記第1の定
電流源と前記第2の定電流源の2つの電流値が制御さ
れ、前記第1の定電流源の電流値又は前記第2の定電流
源の電流値に比例する電流値を出力電流とし、前記出力
電流を電圧変換して基準出力電圧を得る。
【0068】また本発明は、第1のトランジスタのコレ
クタ(ドレイン)と第2のトランジスタのベース(ゲー
ト)が互いに共通接続され、前記第1のトランジスタの
エミッタ(ソース)と前記第2のトランジスタのエミッ
タ(ソース)とは直接接地され、前記第1のトランジス
タのベース(ゲート)とコレクタ(ドレイン)は第1の
抵抗を介して接続され、前記第1のトランジスタのベー
ス(ゲート)は第2の抵抗を介して接地されて第1の定
電流源で駆動され、前記第2のトランジスタのコレクタ
ドレイン)は第3の抵抗を介して接地されて第2の定電
流源で駆動され、前記第2の抵抗端電圧と前記第3の抵
抗端電圧が等しくなるように、前記第1の定電流源と前
記第2の定電流源の2つの電流値が制御され、前記第1
の定電流源の電流値又は前記第2の定電流源の電流値に
比例する電流値を出力電流とし、前記出力電流を電圧変
換して基準出力電圧を得る。
【0069】
【発明の実施の形態】本発明の実施の形態について説明
する。まず、本発明の原理について説明する。ベース―
エミッタ(ゲート―ソース)間電圧が異なる2つのトラ
ンジスタから構成される非線形カレントミラー回路にお
いては、自己バイアス化することで、それぞれのコレク
タ(ドレイン)電流は、温度に比例あるいはほぼ比例す
る電流IPTAとなり、一方、ベース−エミッタ(ゲート
−ソース)間電圧は負の温特性を持つことから、ベース
−エミッタ(ゲート−ソース)間電圧に比例した電流
は、温度にほぼ反比例する電流IIPTAとなる。
【0070】したがって、非線形カレントミラー回路を
構成するトランジスタに流れる電流IPTAと、ベース−
エミッタ(ゲート−ソース)間電圧に比例した電流I
IPTAとを重付け加算することで、一定の温度特性を持つ
出力電流IREF(=IPTA+IIP TA)が得られ、この出力
電流IREFを電圧変換することで、一定の温度特性を持
つ任意の電圧値の基準電圧を出力する基準電圧回路が実
現できる。
【0071】本発明の基準電圧回路の一実施の形態につ
いて、図1を参照してその構成を説明すると、ベース同
士が互いに接続された第1及び第2のトランジスタ(Q
1、Q1)を備え、第1のトランジスタ(Q1)のエミ
ッタは直接接地されており、第2のトランジスタ(Q
2)のエミッタは第1の抵抗(R1)を介して接地され
ており、第1のトランジスタ(Q1)のベースとコレク
タは共通接続され、該共通接続点は第2の抵抗(R2
を介して接地されるとともに、第1の定電流源(Q3)
の電流出力端に接続され、第2のトランジスタ(Q2)
のコレクタは、第3の抵抗(R3)を介して接地される
とともに、第2の定電流源(Q4)の電流出力端に接続
される。第1及び前記第2の定電流源は、エミッタが電
源端子に接続されベース同士が共通接続され、コレクタ
を電流出力端とする第3及び第4のトランジスタ(Q
3、Q4)よりなる。
【0072】本発明においては、第2の抵抗(R2)の
端子電圧と第3の抵抗(R3)の端子電圧とが等しくな
るように、第1の定電流源と第2の定電流源の2つの電
流値が制御され、第1の定電流源の電流値又は第2の定
電流源の電流値に比例する電流値を出力電流とし、出力
電流を電圧変換して基準出力電圧(VREF)を得るもの
であり、一実施の形態として、一対の入力端が、第1の
トランジスタ(Q1)のベースとコレクタと第2の抵抗
(R2)との接続点、及び、第2のトランジスタ(Q
2)のコレクタと第3の抵抗(R3)との接続点にそれ
ぞれ接続され、出力端が第3のトランジスタ(Q3)と
第4のトランジスタ(Q4)の共通ベースに接続された
差動増幅器(誤差増幅器)(AMP)を備え、エミッタ
が電源(VCC)に接続されベースが第3及び第4のト
ランジスタのベースと共通接続された第5のトランジス
タ(Q5)を備え、この第5のトランジスタ(Q5)の
コレクタは第4の抵抗(R4)を介して接地され、第5
のトランジスタ(Q5)のコレクタから出力電流(一定
の温度特性を持つ出力電流IREF)が出力され、第5の
トランジスタ(Q5)のコレクタと第4の抵抗(R4
の接続点から基準出力電圧(VREF)が取り出される。
第2のトランジスタ(Q2)と第1のトランジスタ(Q
1)とのエミッタ面積比はK1(K1>1)とされてお
り、第3のトランジスタ(Q3)と第4のトランジスタ
(Q4)とのエミッタ面積はK2(K2>1)とされる。
なお、上記各トランジスタをMOSトランジスタで構成
してもよい。
【0073】本発明の基準電圧回路の別の実施の形態に
ついて、図3を参照してその構成を説明すると、第1の
トランジスタ(Q1)のコレクタと第2のトランジスタ
(Q2)のベースが互いに共通接続され、第1のトラン
ジスタ(Q1)のエミッタと第2のトランジスタ(Q
2)のエミッタはともに接地されており、第1のトラン
ジスタ(Q1)のベースとコレクタとの間には第1の抵
抗(R1)が接続され、第1のトランジスタ(Q1)の
ベースと第1の抵抗(R1)の接続点は、第2の抵抗
(R2)を介して接地されるとともに、第1の定電流源
(Q3)の電流出力端に接続され、第2のトランジスタ
(Q2)のコレクタは、第3の抵抗(R3)を介して接
地されるとともに、第2の定電流源(Q4)の電流出力
端に接続される。第1及び第2の定電流源は、エミッタ
が電源端子(VCC)に接続されベース同士が共通接続さ
れ、コレクタを電流出力端とする第3及び第4のトラン
ジスタ(Q3、Q4)よりなる。
【0074】本発明においては、第2の抵抗(R2)の
端子電圧と第3の抵抗(R3)の端子電圧とが等しくな
るように、第1の定電流源と第2の定電流源の2つの電
流値が制御され、第1の定電流源の電流値又は第2の定
電流源の電流値に比例する電流値を出力電流とし、出力
電流を電圧変換して基準出力電圧(VREF)を得るもの
であり、一実施の形態として、一対の入力端に、第1の
トランジスタ(Q1)のベースと第1の抵抗(R1)と
前記第2抵抗(R2)との接続点、及び、第2のトラン
ジスタ(Q2)のコレクタと第3の抵抗(R3)との接
続点がそれぞれ接続され、出力端が第3のトランジスタ
(Q3)と第4のトランジスタ(Q4)の共通ベースに
接続された差動増幅器(AMP)を備え、エミッタが電
源端子(VCC)に接続されベースが前記第3及び第4
のトランジスタのベースと共通接続された第5のトラン
ジスタ(Q5)を備え、第5のトランジスタ(Q5)の
コレクタは第4の抵抗(R4)を介して接地され、第5
のトランジスタ(Q5)のコレクタから出力電流(一定
の温度特性を持つ出力電流IREF)が出力され、前記第
5のトランジスタ(Q5)と第4の抵抗(R4)との接
続点から基準出力電圧(VREF)が取り出される。第2
のトランジスタ(Q2)と第1のトランジスタ(Q1)
とのエミッタ面積比はK1(K1>1)、第3のトランジ
スタ(Q3)と第4のトランジスタ(Q4)のエミッタ
面積比はK2(K2>1)とされる。上記各トランジスタ
Q1〜Q5をMOSトランジスタで構成してもよい。
【0075】
【実施例】本発明の実施例について図面を参照して説明
する。図1は、本発明の第1の実施例に係るバイポーラ
基準電圧回路の回路構成を示す図である。ここでは、自
己バイアスワイドラー基準電流回路を考える。
【0076】図1を参照すると、トランジスタQ1、Q
2はベースが互いに共通接続されており、トランジスタ
Q1のエミッタは接地端子に接続され、トランジスタQ
2のエミッタは抵抗R1を介して接地端子に接続され、
トランジスタQ1のベースとコレクタは共通接続されて
抵抗R2の一端に接続され、抵抗R2の他端は接地端子に
接続されており、この抵抗R2の一端はトランジスタQ
3のコレクタに接続されるとともに差動増幅器(AM
P)の非反転入力端(+)に接続されている。
【0077】トランジスタQ2のコレクタは抵抗R3
一端に接続され、この抵抗R3の他端は接地端子に接続
されており、抵抗R3の一端はトランジスタQ4のコレ
クタに接続され、さらに差動増幅器の反転入力端(−)
に接続されている。
【0078】トランジスタQ3、Q4、Q5のエミッタ
は電源端子(VCC)に共通接続され、トランジスタQ
3、Q4、Q5のベースは共通接続され、トランジスタ
Q3、Q4のコレクタが一対の入力端にそれぞれ接続さ
れる差動増幅器(AMP)の出力端がトランジスタQ
3、Q4、Q5の共通ベースに接続され、カレントミラ
ー回路を構成しており、カレントミラー回路の出力端を
なすトランジスタQ5のコレクタは抵抗R4を介して接
地されており、トランジスタQ5のコレクタと抵抗R4
との接続点から出力電圧VREFが取り出される。
【0079】抵抗R2の端子電圧と抵抗R3の端子電圧と
が等しくなるように、トランジスタQ3(第1の定電流
源)とトランジスタQ4(第2の定電流源)の2つのコ
レクタ電流が、差動増幅器(AMP)を介して制御さ
れ、トランジスタQ5のコレクタから第1の定電流源の
電流値又は第2の定電流源の電流値に比例する電流値を
出力電流とし、前記出力電流を電圧変換して基準出力電
圧VREFを得ている。なお、図1において、トランジス
タQ1、Q2はNPN型トランジスタ、トランジスタQ
3、Q4、Q5はPNP型トランジスタよりなる。
【0080】図1において、抵抗R2と抵抗R3に流れる
電流比がトランジスタQ3、Q4からなるカレントミラ
ー回路の電流比と等しいならば、トランジスタQ1、Q
2、Q3、Q4、抵抗R1は自己バイアス・ワイドラー
基準電流回路を構成している。
【0081】抵抗R2と抵抗R3に流れる電流比がトラン
ジスタQ3、Q4からなるカレントミラー回路の電流比
と等しくなる条件は、抵抗R2の端子電圧V1(=
BE1)と抵抗R3の端子電圧V2が等しい場合、抵抗R2
の抵抗値と抵抗R3の抵抗値の比を、カレントミラー回
路の電流比の逆数に設定すれば良い。
【0082】トランジスタQ1とQ2のコレクタ電流を
それぞれIC1、IC2、ベース−エミッタ間電圧をそれぞ
れVBE1、VBE2とし、トランジスタの直流電流増幅率は
十分に1に近いものとして、ベース電流を無視すれば、
上式(1)により、次式(21)、(22)の関係が成り立つ。
【0083】VBE1=VTln(IC1/IS) …(21) VBE2=VTln{IC2/(K1S)} …(22)
【0084】また、VBE1は、抵抗R1の端子電圧R1
C2とVBE2の和であることから、次式(23)が成り立つ。
【0085】VBE1=VBE2+R1C2 …(23)
【0086】次に、トランジスタQ1と抵抗R2、トラ
ンジスタQ2と抵抗R3をミラー比がK2:1のカレント
ミラーで駆動すると、トランジスタQ3のコレクタ電流
C3はトランジスタQ1のコレクタ電流IC1と抵抗R2
に流れる電流V1/R2の和(I C1+V1/R2)に等しく、
トランジスタQ4のコレクタ電流IC4はトランジスタQ
2のコレクタ電流IC1と抵抗R3に流れる電流V1/R2
の和(IC2+V2/R3)に等しく、トランジスタQ3の
コレクタ電流IC3はトランジスタQ4のコレクタ電流I
C4のK2倍であることから、次式(24)が成り立つ。
【0087】 IC1+V1/R2=K2(IC2+V2/R3) …(24)
【0088】ここで、抵抗R2の端子電圧V1と抵抗R3
の端子電圧V2とが等しく、抵抗R2と抵抗R3の抵抗値
の比(R2/R3)がカレントミラー回路の電流比の逆数
(1/K2)の場合、すなわちV1=V2、R3/R2=K2
ならば、次式(25)が成り立つ。
【0089】IC1=K2C2 …(25)
【0090】したがって、トランジスタQ1、とQ2の
ベース−エミッタ間電圧の差電圧ΔVBEは、次式(26)と
表される。
【0091】
【0092】ここで、K1、K2は温度特性を持たない定
数であり、上述したように、VT=kT/qと表され、
熱電圧VTは3333ppm/℃(=+0.085mV/℃)の
温度特性となっている。したがって、ΔVBEは温度に比
例する。
【0093】バイポーラ基準電圧回路の出力電流IREF
は、カレントミラー回路の出力端をなすトランジスタQ
5のコレクタから出力され、トランジスタQ4のコレク
タ電流と等しい。トランジスタQ4のコレクタ電圧IC4
は、トランジスタQ2のコレクタ電流IC2と抵抗R3
流れる電流(V2/R3)の和に等しいことから、次式(2
7)と求められる。
【0094】
【0095】したがって、バイポーラ基準電圧回路の出
力電圧VREFは、次式(28)と求まる。
【0096】 VREF=R4REF =(R4/R1)VTln(K12)+(R4/R3)VBE1 …(28)
【0097】すなわち、上式(28)から、バイポーラ基準
電圧回路の出力電圧VREFは負の温度特性を持つベース
−エミッタ電圧VBEと、正の温度特性を持つΔVBEの重
み付け加算式で表される。
【0098】したがって、重み付けを変えることで2つ
の基準電圧の温度特性を上述したように、任意に設定で
きる。具体的には、トランジスタQ1、Q2のエミッタ
面積比(K1)、あるいは、カレントミラー比(K2
と、各抵抗比(R4/R1、R4/R3)を設定すれば良
い。
【0099】ここで、熱電圧VTは3333ppm/℃
の正の温度特性を持ち、トランジスタQ1のベース・エ
ミッタ電圧VBE1はおよそ−2mV/℃の負の温度特性
を持ち、かつ抵抗比(R4/R1)、(R4/R3)は温度
特性が相殺されて零であり、ln(K12)も温度特性
を持たないことから、バイポーラ基準電圧回路の出力電
圧VREFは、熱電圧VTは+3333ppm/℃の正の温
度特性と、トランジスタQ1のベース・エミッタ電圧V
BE1の負の温度特性、およそ−2mV/℃、で決定され
る。
【0100】例えば、バイポーラ基準電圧回路の出力電
圧VREFの温度特性を零とするためには、常温でのトラ
ンジスタQ1のベース・エミッタ電圧VBE1を600m
Vとすると、熱電圧VTは常温で26mVであることか
ら、(R3/R1)ln(K1 2)=23.08と求めら
れる。
【0101】この値は、従来回路の場合にバンドギャッ
プリファレンス回路の出力電圧VRE Fの温度特性を零と
するための条件と全く等しくなっている。
【0102】本実施例と従来回路との大きな相違点は、
従来回路では、トランジスタQ1のベース・エミッタ電
圧VBE1(≒600mV)に、電圧(R1/R2)ln
(K1 2)ΔVBE(≒600mV)を積み重ね構成とさ
れているのに対して、本実施例では、トランジスタQ1
のベース・エミッタ電圧VBE1には電圧を積み重ねてい
ないため、従来回路と比べて、その動作電源電圧は、お
よそ600mV程度低くできる。ただし、当然ではある
が、誤差増幅器(AMP)が動作可能となる電源電圧
(VCC)が必要となり、0.9V程度から動作可能とな
る。
【0103】次に本発明の第2の実施例について説明す
る。図2は、本発明の第2の実施例に係るCMOS基準
電圧回路の回路構成を示す図である。ここでは、自己バ
イアス・ワイドラー基準電流回路を考える。
【0104】図2を参照すると、図2を参照すると、ト
ランジスタM1、M2はゲートが互いに共通接続されて
おり、トランジスタM1のソースは接地端子に接続さ
れ、トランジスタM2のソースは抵抗R1を介して接地
端子に接続され、トランジスタM1のゲートとドレイン
は共通接続されて抵抗R2の一端に接続され、抵抗R2
他端は接地端子に接続されており、この抵抗R2の一端
はトランジスタM3のドレインに接続されるとともに差
動増幅器(AMP)の非反転入力端(+)に接続されて
いる。
【0105】トランジスタM2のゲートとドレインは抵
抗R3の一端に接続され、この抵抗R3の他端は接地端子
に接続されており、抵抗R3の一端はトランジスタM4
のドレインに接続され、さらに差動増幅器の反転入力端
(−)に接続されている。
【0106】トランジスタM3、M4、M5のソースは
電源端子(VDD)に接続され、トランジスタM3、M
4、M5のゲートは共通接続され、トランジスタM3、
M4のドレインが入力端に接続される差動増幅器(AM
P)の出力端がトランジスタM3、M4、M5の共通ゲ
ートに接続され、カレントミラー回路を構成しており、
カレントミラー回路の出力端をなすトランジスタM5の
ドレインは抵抗R4を介して接地されており、トランジ
スタM5のドレインと抵抗R4の接続点から出力電圧V
REFが取り出される。図2において、トランジスタM
1、M2はNチャネルMOSトランジスタ、トランジス
タM3、M4、M5はPチャネルMOSトランジスタで
ある。
【0107】抵抗R2の端子電圧と第3の抵抗R3の端子
電圧とが等しくなるように、トランジスタM3(第1の
定電流源)とトランジスタM4(第2の定電流源)の2
つのドレイン電流が、差動増幅器(AMP)を介して制
御され、トランジスタM5のドレインから第1の定電流
源の電流値又は第2の定電流源の電流値に比例する電流
値を出力電流とし、前記出力電流を電圧変換して基準出
力電圧VREFを得ている。
【0108】図2において、抵抗R2とR3に流れる電流
比がトランジスタM3、M4からなるカレントミラー回
路の電流比と等しいならば、トランジスタM1、M2、
M3、M4、抵抗R1は自己バイアス・ワイドラー基準
電流回路を構成している。ここで、抵抗R2と抵抗R3
流れる電流比がトランジスタM3、M4からなるカレン
トミラー回路の電流比と等しくなる条件は、抵抗R2
端子電圧V1(=VGS1)と抵抗R3の端子電圧V2が等し
いなら、抵抗R2の抵抗値と抵抗R3の抵抗値の比をカレ
ントミラー回路の電流比の逆数に設定すれば良い。
【0109】図2において、トランジスタM1を単位ト
ランジスタ、トランジスタM2のゲート幅W/ゲート長
Lの比(W/L)を単位トランジスタのK1倍(K1
1)とする。
【0110】素子の整合性は良いものとし、チャネル長
変調と基板効果を無視し、MOSトランジスタのドレイ
ン電流とゲート―ソース間電圧の関係は2乗則に従うも
のとすると、MOSトランジスタM1、M2のドレイン
電流ID1、ID2は、それぞれ次式(29)、(30)と表され
る。
【0111】ID1=β(VGS1−VTH)2 …(29) ID2=K1β(VGS2−VTH)2 …(30)
【0112】また、トランジスタM1とM2のゲート−
ソース間電圧VGS1、VGS2の差電圧ΔVGSは抵抗R1
端子電圧に等しく、次式(31)なる関係が成り立つ。
【0113】ΔVGS=VGS1−VGS2=R1D2 …(31)
【0114】次に、トランジスタM1と抵抗R2、トラ
ンジスタM2と抵抗R3を、ミラー比がK2:1のカレン
トミラーで駆動すると、次式(32)の関係が成り立つ。
【0115】 ID1+V1/R2=K2(ID2+V2/R3) …(32)
【0116】ここで、V1=V2、R3/R2=K2なら
ば、次式(33)が成り立つ。
【0117】ID1=K2D2 …(33)
【0118】したがって、上式(29)から上式(33)を解く
と、次式(34)が求まる。
【0119】
【0120】ここで、K1、K2は温度特性を持たない定
数である。一方、MOSトランジスタではモビリティμ
が温度特性を持つから、トランスコンダクタンス・パラ
メータβの温度依存性は、次式(34)で表される。
【0121】
【0122】ただし、β0は常温(300K)でのβの
値である。上式(35)から、次式(36)が求まる。
【0123】
【0124】図7に示したように、1/βの温度特性は
ほぼ温度に比例している。1/βの温度特性は常温では
+5000ppm/℃となっている。これはバイポーラ
トランジスタの熱電圧VTの温度特性+3333ppm
/℃の1.5倍に当たる。したがって、ドレイン電流I
D1が正の温度特性を持ち、抵抗R2の温度特性が500
0ppm/℃以下であれば、ΔVGSは温度に比例するこ
とがわかる。
【0125】すなわち、MOS基準電圧回路の出力電流
REFは、トランジスタM5のドレイン電流として与え
られ、これはトランジスタM2のドレイン電流ID2と抵
抗R 3に流れる電流(V2/R3)の和に等しいことか
ら、次式(37)と求められる。
【0126】 IREF=ID2+V2/R3=ID1/K2+VGS1/R3 …(37)
【0127】一方、上式(29)より、VGS1は次式(38)と
表される。
【0128】
【0129】また、上式(37)において、ID1に上式(3
4)、VGS1に上式(38)を代入すると、次式(39)と書き換
えられる。
【0130】
【0131】ここで、スレッショルド電圧VTHの温度特
性は、次式(40)で表わされる。
【0132】VTH=VTH0−α(T−T0) …(40)
【0133】VTH0はT=T0のスレッショルド電圧であ
り、αは低スレッショルド電圧のCMOSプロセスにお
いてはおよそ2.3mV/℃である。
【0134】したがって、上式(39)は、上式(40)、(36)
から、次式(41)と表される。
【0135】
【0136】上式(41)の右辺は、負の温度特性を持つス
レッショルド電圧VTHと、正の温度特性を持つトランス
コンダクタンス・パラメータ(モビリティ)の逆数に起
因する電圧値の重み付け加算式で表される。したがっ
て、重み付けを変ることで、MOS基準電圧回路の出力
電圧VREFの温度特性を上述したように、任意に設定で
きる。具体的には、(W/L)/(W/L)比、あるい
は、カレントミラー比と抵抗の値、および、各抵抗比を
設定すれば良い。
【0137】ここで、トランスコンダクタンス・パラメ
ータβの逆数1/βの温度特性はほぼ温度に比例し、常
温では5000ppm/℃となっており、トランジスタ
M1のスレッショルド電圧VTHはおよそ−2.3mV/
℃の負の温度特性を持ち、かつ抵抗比(R4/R1)、
(R4/R3)は温度特性が相殺されて零であり、カレン
トミラー比K2、及び√(K12)も温度特性を持たな
いことから、MOS基準電圧回路の出力電圧VREFは、
5000ppm/℃の正の温度特性と、トランジスタM
1のスレッショルド電圧VTHの負の温度特性、およそ−
2.3mV/℃、とによって決定される。
【0138】従来回路との大きな相違点は、本実施例の
回路では、トランジスタM1のゲート・ソース電圧V
GS1には電圧を積み重ねていないことから、その分、電
源電圧を低くできる。ただし、当然ではあるが、誤差増
幅器が動作可能となる電源電圧が必要となり、VTH0
0.7Vとすれば、1.0V程度から動作可能となる。
【0139】次に本発明の第3の実施例について説明す
る。図3は、本発明の第3の実施例に係るバイポーラ基
準電圧回路の回路構成を示す図である。ここでは、自己
バイアス永田基準電流回路を考える。
【0140】図3を参照すると、トランジスタQ1のコ
レクタとトランジスタQ2のベースが互いに共通接続さ
れ、トランジスタQ1のエミッタとトランジスタQ2の
エミッタはともに接地端子に接続され、トランジスタQ
1のコレクタは抵抗R1の一端に接続され、抵抗R1の他
端はトランジスタQ1のベースに接続され、この抵抗R
1の他端とトランジスタQ1のベースの接続点は、抵抗
2を介して接地端子に接続され、且つトランジスタQ
3のコレクタに接続されるとともに差動増幅器(AM
P)の非反転入力端(+)に接続されている。トランジ
スタQ2のコレクタは抵抗R3の一端に接続され、抵抗
3の他端は接地端子に接続されており、抵抗R3の一端
とトランジスタQ2のコレクタの接続点は、トランジス
タQ4のコレクタに接続されるとともに差動増幅器(A
MP)の反転入力端(−)に接続されている。
【0141】トランジスタQ3、Q4、Q5のエミッタ
は電源端子(VCC)に接続され、トランジスタQ3、
Q4、Q5のベースは共通接続され、トランジスタQ
3、Q4のコレクタが入力端に接続される差動増幅器の
出力端がトランジスタQ3、Q4、Q5の共通ベースに
接続され、カレントミラー回路を構成しており、カレン
トミラー回路の出力端をなすトランジスタQ5のコレク
タは抵抗R4を介して接地されており、トランジスタQ
5のコレクタと抵抗R4の接続点から出力電圧VR EFが取
り出される。図3において、トランジスタQ1、Q2は
NPN型トランジスタ、トランジスタQ3、Q4、Q5
はPNP型トランジスタである。
【0142】抵抗R2の端子電圧(V1)と抵抗R3の端
子電圧(V2)とが等しくなるように、トランジスタQ
3(第1の定電流源)とトランジスタQ4(第2の定電
流源)の2つのコレクタ電流が、差動増幅器(AMP)
を介して制御され、トランジスタQ5のコレクタから第
1の定電流源の電流値又は第2の定電流源の電流値に比
例する電流値を出力電流とし、前記出力電流を電圧変換
して基準出力電圧VREFを得ている。
【0143】図3において、抵抗R2とR3に流れる電
流比がトランジスタQ3、Q4からなるカレントミラー
回路の電流比と等しいならば、トランジスタQ1、Q
2、Q3、Q4、抵抗R1は自己バイアスワイドラー基
準電流回路を構成している。抵抗R2とR3に流れる電流
比がトランジスタQ3、Q4からなるカレントミラー回
路の電流比と等しくなる条件は、抵抗R2の端子電圧V1
(=VBE1)と抵抗R3の端子電圧V2が等しい場合、抵
抗R2の抵抗値と抵抗R3の抵抗値の比をカレントミラー
回路の電流比の逆数に設定すれば良い。
【0144】トランジスタQ1、Q2のエミッタ電流を
それぞれIC1、IC2、ベース−エミッタ間電圧をそれぞ
れVBE1、VBE2とし、トランジスタの直流電流増幅率は
十分に1に近いものとして、ベース電流を無視すれば、
上式(1)により、次式(42)、(43)の関係が成り立つ。
【0145】VBE1=VTln(IC1/IS) …(42) VBE2=VTln{IC2/(K1S)} …(43)
【0146】またVBE1はVBE2に抵抗R1の端子間電圧
(R1C1)を加算したものと等しいことから、次式(4
4)が成り立つ。
【0147】VBE1=VBE2+R1C1 …(44)
【0148】次に、トランジスタQ1と抵抗R2、トラ
ンジスタQ2と抵抗R3をミラー比がK2:1のカレント
ミラーで駆動すると、トランジスタQ3のコレクタ電流
C3はトランジスタQ1のコレクタ電流IC1と抵抗R2
に流れる電流V1/R2の和(IC1+V1/R2)に等しく、
トランジスタQ4のコレクタ電流IC4はトランジスタQ
2のコレクタ電流IC1と抵抗R3に流れる電流V1/R2
の和(IC2+V2/R3)に等しく、トランジスタQ3の
コレクタ電流IC3はトランジスタQ4のコレクタ電流I
C4はのK2倍であることから次式(45)が成り立つ。
【0149】 IC1+V1/R2=K2(IC2+V2/R3) …(45)
【0150】ここで、V1=V2、R3/R2=K2なら
ば、次式(46)が成り立つ。 IC1=K2C2 …(46)
【0151】したがって、トランジスタQ1、Q2のベ
ース−エミッタ間電圧の差電圧ΔV BEは、次式(47)と求
まる。
【0152】
【0153】ここで、K1、K2は温度特性を持たない定
数であり、上述したように、VT=kT/qと表され、
熱電圧VT は3333ppm/℃の温度特性となって
いる。したがって、差電圧ΔVBEは温度に比例する。
【0154】バイポーラ基準電圧回路の出力電流IREF
は、トランジスタQ5のコレクタ電流として与えられ、
これはトランジスタQ2のコレクタ電流IC2と抵抗R3
に流れる電流(V2/R3)の和に等しいことから、次式
(48)と求められる。
【0155】 IREF=IC2+V2/R3 =ΔVBE/(K21)+VBE1/R3 ={VT/(K21)}ln(K12)+VBE1/R3 …(48)
【0156】そしてバイポーラ基準電圧回路の出力電圧
REFは、抵抗R4の端子電圧であることから次式(49)で
与えられる。
【0157】 VREF=R4REF ={R4/(K21)}VTln(K12)+(R4/R3)VBE1…(49)
【0158】すなわち、バイポーラ基準電圧回路の出力
電圧VREFは、負の温度特性を持つベース−エミッタ電
圧VBEと、正の温度特性を持つΔVBEの重み付け加算式
で表される。したがって、重み付けを変ることで2つの
基準電圧の温度特性を上述したように、任意に設定でき
る。具体的には、エミッタ面積比(K1)、あるいは、
カレントミラー比(K2)と各抵抗比(R4/R1、R4
3)を設定すれば良い。
【0159】ここで、熱電圧VTは3333ppm/℃
の正の温度特性を持ち、トランジスタQ1のベース・エ
ミッタ電圧VBE1はおよそ−2mV/℃の負の温度特性
を持ち、かつ抵抗比(R4/R1)、(R4/R3)は温度
特性が相殺されて零であり、K2、ln(K12)も温
度特性を持たないことから、バイポーラ基準電圧回路の
出力電圧VREFは、熱電圧VTは3333ppm/℃の正
の温度特性と、トランジスタQ1のベース・エミッタ電
圧VBE1の負の温度特性、およそ−2mV/℃、とによ
って決定される。
【0160】例えば、バイポーラ基準電圧回路の出力電
圧VREFの温度特性を零とするためには、常温でのトラ
ンジスタQ1のベース・エミッタ電圧VBE1を600m
Vとすると、熱電圧VTは常温で26mVであるから、
{R3/(K21)}ln(K 12)=23.08と求
められる。
【0161】この値は、従来回路の場合にバンドギャッ
プリファレンス回路の出力電圧VRE Fの温度特性を零と
するための条件と全く等しくなっている。本実施例と従
来回路との大きな相違点は、従来回路では、トランジス
タQ1のベース・エミッタ電圧VBE1(≒600mV)
に電圧(R1/R2)ln(K12)ΔVBE(≒600m
V)を積み重ねているが、本発明の回路では、トランジ
スタQ1のベース・エミッタ電圧VBE1には電圧を積み
重ねていないことから、動作電源電圧がおよそ600m
V程度低くできる。ただし、当然ではあるが、誤差増幅
器(AMP)が動作可能となる電源電圧が必要となり、
0.9V程度から動作可能となる。
【0162】図4は、本発明の第4の実施例に係るCM
OS基準電圧回路の回路構成を示す図である。図4を参
照すると、トランジスタM1のドレインとトランジスタ
M2のゲートが互いに共通接続され、トランジスタM1
のソースとトランジスタM2のソースとはともに接地端
子に接続され、トランジスタM1のドレインは抵抗R 1
の一端に接続され、抵抗R1の他端はトランジスタM1
のゲートに接続され、抵抗R2の他端とトランジスタM
1のゲートの接続点は、抵抗R2を介して接地端子に接
続され、且つトランジスタM3のドレインに接続される
とともに差動増幅器(AMP)の非反転入力端(+)に
接続されている。トランジスタM2のドレインは抵抗R
3の一端に接続され、抵抗R3の他端は接地端子に接続さ
れており、抵抗R3の一端とトランジスタM2のドレイ
ンの接続点は、トランジスタM4のドレインに接続され
るとともに差動増幅器(AMP)の反転入力端(−)に
接続されている。
【0163】トランジスタM3、M4、M5のソースは
電源端子(VDD)に接続され、トランジスタM3、M
4、M5のゲートは共通接続され、トランジスタM3、
M4のドレインが入力端に接続される差動増幅器(AM
P)の出力端がトランジスタM3、M4、M5の共通ゲ
ートに接続され、カレントミラー回路を構成しており、
カレントミラー回路の出力端をなすトランジスタM5の
ドレインは抵抗R4を介して接地されており、トランジ
スタM5のドレインと抵抗R4の接続点から出力電圧V
REFが取り出される。図4において、トランジスタM
1、M2はNチャネルMOSトランジスタM3、M4、
M5はPチャネルMOSトランジスタである。
【0164】抵抗R2の端子電圧(V1)と抵抗R3の端
子電圧(V2)とが等しくなるように、トランジスタM
3(第1の定電流源)とトランジスタM4(第2の定電
流源)の2つのコレクタ電流が、差動増幅器(AMP)
を介して制御され、トランジスタM5のドレインから第
1の定電流源の電流値又は第2の定電流源の電流値に比
例する電流値を出力電流(IREF)とし、前記出力電流
を電圧変換して基準出力電圧VREFを得ている。
【0165】ここでは、自己バイアス永田基準電流回路
を考える。図4において、抵抗R2とR3に流れる電流比
がトランジスタM3、M4からなるカレントミラー回路
の電流比と等しいならば、トランジスタM1、M2、M
3、M4、抵抗R1は自己バイアスワイドラー基準電流
回路を構成している。
【0166】抵抗R2と抵抗R3に流れる電流比がトラン
ジスタM3、M4からなるカレントミラー回路の電流比
と等しくなる条件は、抵抗R2の端子電圧V1(=
GS1)と抵抗R3の端子電圧V2が等しいなら、抵抗R2
の抵抗値と抵抗R3の抵抗値の比をカレントミラー回路
の電流比の逆数に設定すれば良い。
【0167】図4において、トランジスタM1を単位ト
ランジスタ、トランジスタM2のゲート幅W/ゲート長
Lの比(W/L)を単位トランジスタのK1倍(K1
1)とする。
【0168】素子の整合性は良いものとし、チャネル長
変調と基板効果を無視し、MOSトランジスタのドレイ
ン電流とゲート―ソース間電圧の関係は2乗則に従うも
のとすると、MOSトランジスタM1、M2のドレイン
電流ID1、ID2は、それぞれ次式(50)、(51)で表され
る。
【0169】ID1=β(VGS1−VTH)2 …(50) ID2=K1β(VGS2−VTH)2 …(51)
【0170】また、トランジスタM1とM2のゲート−
ソース間電圧VGS1とVGS2の差電圧ΔVGSは次式(52)で
与えられる。
【0171】ΔVGS=VGS1−VGS2=R1D1 …(52)
【0172】次に、トランジスタM1と抵抗R2、トラ
ンジスタM2と抵抗R3をミラー比がK2:1のカレント
ミラーで駆動すると、次式(53)の関係が成り立つ。
【0173】 ID1+V1/R2=K2(ID2+V2/R3) …(53)
【0174】ここで、V1=V2、R3/R2=K2なら
ば、次式(54)が成り立つ。
【0175】ID1=K2D2 …(54)
【0176】したがって、上式(50)から上式(54)より、
トランジスタM1のドレイン電流I D1は次式(55)と表さ
れる。
【0177】
【0178】ここで、K1、K2は温度特性を持たない定
数である。一方、MOSトランジスタではモビリティμ
が温度特性を持つから、トランスコンダクタンス・パラ
メータβの温度依存性は(34)式で表され、1/βの温度
特性はほぼ温度に比例している。1/βの温度特性は常
温では5000ppm/℃となっている。これはバイポ
ーラトランジスタの熱電圧VTの温度特性3333pp
m/℃の1.5倍に当たる。したがって、ドレイン電流
D1が正の温度特性を持ち、抵抗R2の温度特性が50
00ppm/℃以下であれば、差電圧ΔVGSは温度に比
例することがわかる。
【0179】すなわち、MOS基準電圧回路の出力電流
REFは、トランジスタM5のドレイン電流として与え
られ、これはトランジスタM2のドレイン電流ID2と抵
抗R 3に流れる電流(V2/R3)に等しいことから、次
式(56)と求められる。
【0180】
【0181】一方、上式(50)より、VGS1は次式(57)と
表される。
【0182】
【0183】上式(56)において、ID1に上式(55)、V
GS1に上式(52)を適用すると、次式(58)と表される。
【0184】
【0185】ここで、スレッショルド電圧VTHの温度特
性は上式(40)で表され、αは低スレッショルド電圧のC
MOSプロセスにおいてはおよそ2.3mV/℃であ
る。したがって、上式(58)のVTHに上式(40)、1/βに
上式(36)を適用すると、基準出力電圧VREFは、次式(5
9)と求められる。
【0186】
【0187】上式(59)の右辺は、負の温度特性を持つス
レッショルド電圧VTHと、正の温度特性を持つトランス
コンダクタンス・パラメータ(モビリティ)の逆数に起
因する電圧値の重み付け加算式で表される。したがっ
て、重み付けを変ることで、MOS基準電圧回路の出力
電圧VREFの温度特性を上述したように、任意に設定で
きる。具体的には、(W/L)/(W/L)比、あるい
は、カレントミラー比と抵抗の値、および、各抵抗比を
設定すれば良い。
【0188】ここで、トランスコンダクタンス・パラメ
ータβの逆数1/βの温度特性は、ほぼ温度に比例し常
温では、5000ppm/℃となっており、トランジス
タM1のスレッショルド電圧VTHは、およそ−2.3m
V/℃の負の温度特性を持ち、かつ抵抗比(R4
1)、(R4/R3)は、温度特性が相殺されて零であ
り、√(K12)も温度特性を持たないことから、MO
S基準電圧回路の出力電圧V REFは、5000ppm/
℃の正の温度特性と、トランジスタM1のスレッショル
ド電圧VTHの負の温度特性、およそ−2.3mV/℃と
によって決定される。
【0189】本実施例と従来回路との大きな相違点は、
本実施例の回路では、トランジスタM1のゲート−ソー
ス電圧VGS1には電圧を積み重ねていないことから、従
来回路と比べてその分電源電圧を低くできる。ただし、
当然ではあるが、誤差増幅器が動作可能となる電源電圧
が必要となり、VTH0=0.7Vとすれば、1.0V程
度から動作可能となる。
【0190】
【発明の効果】以上説明したように、本発明によれば、
任意の温度特性を持ち、任意の電圧値を出力する基準電
圧を実現できる、という効果を奏する。前述したよう
に、本発明によれば、回路の動作電圧を1V以下にする
ことができる。
【0191】その理由は、本発明においては、任意の温
度特性を持つ基準電流を電圧変換して基準電圧出力を得
ているためである。
【図面の簡単な説明】
【図1】本発明に係る基準電圧回路の第1の実施例の回
路構成を示す図である。
【図2】本発明に係る基準電圧回路の第2の実施例の回
路構成を示す図である。
【図3】本発明に係る基準電圧回路の第3の実施例の回
路構成を示す図である。
【図4】本発明に係る基準電圧回路の第4の実施例の回
路構成を示す図である。
【図5】従来のバイポーラ基準電圧回路の回路構成を示
す図である。
【図6】従来のCMOS基準電圧回路の回路構成を示す
図である。
【図7】トランスコンダクタンス・パラメータの逆数1
/βの温度特性を示す図である。
【符号の説明】
M1〜M5 MOSトランジスタ Q1〜Q5 バイポーラトランジスタ R1〜R4 抵抗 VREF 基準電圧出力
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H03F 1/00 - 3/72 G05F 3/16

Claims (17)

    (57)【特許請求の範囲】
  1. 【請求項1】第1のトランジスタと第2のトランジスタ
    のベース同士が互いに共通接続され、 前記第1のトランジスタのエミッタは直接接地され、 前記第2のトランジスタのエミッタは第1の抵抗を介し
    て接地され、 前記第1のトランジスタのベースとコレクタとは共通接
    続されて第2の抵抗を介して接地されるとともに第1の
    定電流源で駆動され、 前記第2のトランジスタのコレクタは第3の抵抗を介し
    て接地されるとともに第2の定電流源で駆動され、 前記第2の抵抗端電圧と前記第3の抵抗端電圧とが等し
    くなるように、前記第1の定電流源と前記第2の定電流
    源の2つの電流値が制御され、 前記第1の定電流源の電流値又は前記第2の定電流源の
    電流値に比例する電流値を出力電流とし、前記出力電流
    を電圧変換して基準出力電圧を得る、構成とされてな
    る、ことを特徴とする基準電圧回路。
  2. 【請求項2】第1のトランジスタのコレクタと第2のト
    ランジスタのベースとが互いに共通接続され、 前記第1のトランジスタのエミッタと前記第2のトラン
    ジスタのエミッタはともに直接接地され、 前記第1のトランジスタのベースとコレクタとは第1の
    抵抗を介して接続され、 前記第1のトランジスタのベースは第2の抵抗を介して
    接地されて第1の定電流源で駆動され、 前記第2のトランジスタのコレクタは第3の抵抗を介し
    て接地されて第2の定電流源で駆動され、 前記第2の抵抗端電圧と前記第3の抵抗端電圧とが等し
    くなるように、前記第1の定電流源と前記第2の定電流
    源の2つの電流値が制御され、 前記第1の定電流源の電流値又は前記第2の定電流源の
    電流値に比例する電流値を出力電流とし、前記出力電流
    を電圧変換して基準出力電圧を得る、構成とされてな
    る、ことを特徴とする基準電圧回路。
  3. 【請求項3】前記第2のトランジスタのエミッタ面積が
    前記第1のトランジスタのエミッタ面積のK倍(K>
    1)である、ことを特徴とする請求項1又は2記載の基
    準電圧回路。
  4. 【請求項4】前記第1の定電流源と前記第2の定電流源
    とが、それぞれ、ベースが共通接続された2つのトラン
    ジスタからなるカレントミラー回路よりなる、ことを特
    徴とする請求項1乃至3のいずれか一に記載の基準電圧
    回路。
  5. 【請求項5】第1のトランジスタと第2のトランジスタ
    のゲート同士が互いに共通接続され、 前記第1のトランジスタのソースは直接接地され、 前記第2のトランジスタのソースは第1の抵抗を介して
    接地され、 前記第1のトランジスタのゲートとドレインとは共通接
    続されて第2の抵抗を介して接地されるとともに第1の
    定電流源で駆動され、 前記第2のトランジスタのドレインは第3の抵抗を介し
    て接地されるとともに第2の定電流源で駆動され、 前記第2の抵抗端電圧と前記第3の抵抗端電圧とが等し
    くなるように、前記第1の定電流源と前記第2の定電流
    源の2つの電流値が制御され、 前記第1の定電流源の電流値又は前記第2の定電流源の
    電流値に比例する電流値を出力電流とし、前記出力電流
    を電圧変換して基準出力電圧を得る、構成とされてなる
    ことを特徴とする基準電圧回路。
  6. 【請求項6】第1のトランジスタのドレインと第2のト
    ランジスタのゲートとが互いに共通接続され、 前記第1のトランジスタのソースと前記第2のトランジ
    スタのソースはともに直接接地され、 前記第1のトランジスタのゲートとドレインは第1の抵
    抗を介して接続され、 前記第1のトランジスタのゲートは第2の抵抗を介して
    接地されて第1の定電流源で駆動され、 前記第2のトランジスタのドレインは第3の抵抗を介し
    て接地されて第2の定電流源で駆動され、 前記第2の抵抗端電圧と前記第3の抵抗端電圧とが等し
    くなるように、前記第1の定電流源と前記第2の定電流
    源の2つの電流値が制御され、前記第1の定電流源の電
    流値又は前記第2の定電流源の電流値に比例する電流値
    を出力電流とし、前記出力電流を電圧変換して基準出力
    電圧を得る、構成とされてなることを特徴とする基準電
    圧回路。
  7. 【請求項7】前記第2のトランジスタのゲート幅/ゲー
    ト長比が前記第1のトランジスタのゲート幅/ゲート長
    比のK倍(K>1)である、ことを特徴とする請求項5
    又は6記載の基準電圧回路。
  8. 【請求項8】前記第1の定電流源と前記第2の定電流源
    とが、それぞれゲートが共通接続された2つのトランジ
    スタからなるカレントミラー回路よりなる、ことを特徴
    とする請求項5乃至7のいずれか一に記載の基準電圧回
    路。
  9. 【請求項9】前記第1のトランジスタを駆動する第1の
    定電流源と前記第2のトランジスタを駆動する第2の定
    電流源のミラー電流比が異なることを特徴とする請求項
    1乃至8記載の基準電圧回路。
  10. 【請求項10】前記カレントミラー回路を構成する前記
    2つのトランジスタのミラー電流比が異なることを特徴
    とする請求項4又は8記載の基準電圧回路。
  11. 【請求項11】前記第2の抵抗端電圧と前記第3の抵抗
    端電圧とを入力差動電圧として入力端から入力し、出力
    端を、前記第1及び前記第2の定電流源の共通バイアス
    端子に接続してなる差動増幅器を備えたことを特徴とす
    る請求項1乃至8記載の基準電圧回路。
  12. 【請求項12】ベース同士が互いに接続された第1及び
    第2のトランジスタを備え、 前記第1のトランジスタのエミッタは直接接地され、 前記第2のトランジスタのエミッタは第1の抵抗を介し
    て接地され、 前記第1のトランジスタのベースとコレクタとは共通接
    続され、該共通接続点は第2の抵抗を介して接地される
    とともに、第1の定電流源の電流出力端に接続され、 前記第2のトランジスタのコレクタは、第3の抵抗を介
    して接地されるとともに、第2の定電流源の電流出力端
    に接続され、 前記第1及び前記第2の定電流源は、エミッタが電源端
    子に接続されベース同士が共通接続され、コレクタを電
    流出力端とする第3及び第4のトランジスタよりなり、 一対の入力端が、前記第1のトランジスタのベースとコ
    レクタと前記第2の抵抗の接続点、及び、前記第2のト
    ランジスタのコレクタと前記第3の抵抗の接続点にそれ
    ぞれ接続され、出力端が前記第1及び第2の定電流源を
    なす前記第3及び前記第4のトランジスタの共通ベース
    に接続された差動増幅器と、 エミッタが電源端子に接続されベースが前記第3及び第
    4のトランジスタのベースと共通接続された第5のトラ
    ンジスタと、を備え、前記第5のトランジスタのコレク
    タは第4の抵抗を介して接地され、前記第5のトランジ
    スタと前記第4の抵抗との接続点から基準出力電圧が取
    り出される構成とされてなる、ことを特徴とする基準電
    圧回路。
  13. 【請求項13】ゲート同士が互いに接続された第1及び
    第2のトランジスタを備え、 前記第1のトランジスタのソースは直接接地され、 前記第2のトランジスタのソースは第1の抵抗を介して
    接地され、 前記第1のトランジスタのゲートとドレインとは共通接
    続され、該共通接続点は、第2の抵抗を介して接地され
    るとともに、第1の定電流源の電流出力端に接続され、 前記第2のトランジスタのドレインは、第3の抵抗を介
    して接地されるとともに、第2の定電流源の電流出力端
    に接続され、 前記第1及び前記第2の定電流源は、ソースが電源端子
    に接続されゲート同士が共通接続され、ドレインを電流
    出力端とする第3及び第4のトランジスタよりなり、 一対の入力端が、前記第1のトランジスタのゲートとド
    レインと前記第2の抵抗との接続点、及び、前記第2の
    トランジスタのドレインと前記第3の抵抗との接続点に
    それぞれ接続され、出力端が前記第1及び第2の定電流
    源をなす前記第3及び前記第4のトランジスタの共通ゲ
    ートに接続された差動増幅器と、 ソースが電源端子に接続されゲートが前記第3及び第4
    のトランジスタのゲートと共通接続された第5のトラン
    ジスタと、を備え、前記第5のトランジスタのドレイン
    は第4の抵抗を介して接地され、前記第5のトランジス
    タと前記第4の抵抗との接続点から基準出力電圧が取り
    出される構成とされてなる、ことを特徴とする基準電圧
    回路。
  14. 【請求項14】第1のトランジスタのコレクタと第2の
    トランジスタのベースが共通接続され、 前記第1のトランジスタのエミッタと前記第2のトラン
    ジスタのエミッタはともに直接接地され、 前記第1のトランジスタのベースとコレクタとの間には
    第1の抵抗が接続され、前記第1のトランジスタのベー
    スと前記第1の抵抗との接続点は、第2の抵抗を介して
    接地されるとともに、第1の定電流源の電流出力端に接
    続され、 前記第2のトランジスタのコレクタは、第3の抵抗を介
    して接地されるとともに、第2の定電流源の電流出力端
    に接続され、 前記第1及び前記第2の定電流源は、エミッタが電源端
    子に接続されベース同士が共通接続され、コレクタを電
    流出力端とする第3及び第4のトランジスタよりなり、 一対の入力端に、前記第1のトランジスタのベースと前
    記第1の抵抗と前記第2との接続点、及び、前記第2の
    トランジスタのコレクタと前記第3の抵抗との接続点が
    それぞれ接続され、出力端が前記第1及び第2の定電流
    源をなす前記第3及び第4のトランジスタの共通ベース
    に接続された差動増幅器と、 エミッタが電源端子に接続されベースが前記第3及び第
    4のトランジスタのベースと共通接続された第5のトラ
    ンジスタと、を備え、前記第5のトランジスタのコレク
    タが第4の抵抗を介して接地され、前記第5のトランジ
    スタと前記第4の抵抗との接続点から基準出力電圧が取
    り出される構成とされてなる、ことを特徴とする基準電
    圧回路。
  15. 【請求項15】第1のトランジスタのドレインと第2の
    トランジスタのソースが互いに共通接続され、 前記第1のトランジスタのソースと前記第2のトランジ
    スタのソースはともに直接接地され、 前記第1のトランジスタのゲートとドレインとの間には
    第1の抵抗が接続され、前記第1のトランジスタのゲー
    トと前記第1の抵抗との接続点は、第2の抵抗を介して
    接地されるとともに、第1の定電流源の電流出力端に接
    続され、 前記第2のトランジスタのドレインは、第3の抵抗を介
    して接地されるとともに、第2の定電流源の電流出力端
    に接続され、 前記第1及び前記第2の定電流源は、ソースが電源端子
    に接続されゲート同士が共通接続され、ドレインを電流
    出力端とする第3及び第4のトランジスタよりなり、 一対の入力端に、前記第1のトランジスタのゲートと前
    記第1の抵抗と前記第2の1の抵抗との接続点、及び、
    前記第2のトランジスタのドレインと前記第3の抵抗と
    の接続点がそれぞれ接続され、出力端が前記第1及び第
    2の定電流源をなす前記第3のトランジスタと前記第4
    のトランジスタの共通ゲートに接続された差動増幅器
    と、 ソースが電源端子に接続されゲートが前記第3及び第4
    のトランジスタのゲートと共通接続された第5のトラン
    ジスタと、を備え、前記第5のトランジスタのドレイン
    は第4の抵抗を介して接地され、前記第5のトランジス
    タと前記第4の抵抗との接続点から基準出力電圧が取り
    出される構成とされてなる、ことを特徴とする基準電圧
    回路。
  16. 【請求項16】前記第2のトランジスタのエミッタ面積
    が前記第1のトランジスタのエミッタ面積の所定倍であ
    り、前記第3のトランジスタのエミッタ面積が前記第4
    のトランジスタのエミッタ面積の所定倍とされている、
    ことを特徴とする請求項12又は14記載の基準電圧回
    路。
  17. 【請求項17】前記第2のトランジスタのゲート幅/ゲ
    ート長比が前記第1のトランジスタのゲート幅/ゲート
    長比の所定倍であり、前記第3のトランジスタのゲート
    幅/ゲート長比が前記第4のトランジスタのゲート幅/
    ゲート長比の所定倍とされている、ことを特徴とする請
    求項13又は15記載の基準電圧回路。
JP13100799A 1999-05-12 1999-05-12 基準電圧回路 Expired - Fee Related JP3414320B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13100799A JP3414320B2 (ja) 1999-05-12 1999-05-12 基準電圧回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13100799A JP3414320B2 (ja) 1999-05-12 1999-05-12 基準電圧回路

Publications (2)

Publication Number Publication Date
JP2000323939A JP2000323939A (ja) 2000-11-24
JP3414320B2 true JP3414320B2 (ja) 2003-06-09

Family

ID=15047796

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13100799A Expired - Fee Related JP3414320B2 (ja) 1999-05-12 1999-05-12 基準電圧回路

Country Status (1)

Country Link
JP (1) JP3414320B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006262348A (ja) 2005-03-18 2006-09-28 Fujitsu Ltd 半導体回路
JP5003754B2 (ja) * 2007-03-29 2012-08-15 富士通株式会社 基準電圧生成回路
JP5862313B2 (ja) 2012-01-11 2016-02-16 株式会社ソシオネクスト 基準電圧生成回路,それを有する発振回路および発振回路の発振周波数の校正方法

Also Published As

Publication number Publication date
JP2000323939A (ja) 2000-11-24

Similar Documents

Publication Publication Date Title
JP3638530B2 (ja) 基準電流回路及び基準電圧回路
JP2682470B2 (ja) 基準電流回路
US6900689B2 (en) CMOS reference voltage circuit
US7511568B2 (en) Reference voltage circuit
JP4616281B2 (ja) 低オフセット・バンドギャップ電圧基準
US6885178B2 (en) CMOS voltage bandgap reference with improved headroom
US7088085B2 (en) CMOS bandgap current and voltage generator
US7636010B2 (en) Process independent curvature compensation scheme for bandgap reference
US7880533B2 (en) Bandgap voltage reference circuit
US4935690A (en) CMOS compatible bandgap voltage reference
US6799889B2 (en) Temperature sensing apparatus and methods
US4593208A (en) CMOS voltage and current reference circuit
JP3039611B2 (ja) カレントミラー回路
US10671109B2 (en) Scalable low output impedance bandgap reference with current drive capability and high-order temperature curvature compensation
JPH0668712B2 (ja) 電圧基準回路
JPH08234853A (ja) Ptat電流源
JP2006133869A (ja) Cmosカレントミラー回路および基準電流/電圧回路
JP2874634B2 (ja) 基準電圧回路
US6288525B1 (en) Merged NPN and PNP transistor stack for low noise and low supply voltage bandgap
JP2734964B2 (ja) 基準電流回路および基準電圧回路
US5712594A (en) Operational transconductance amplifier operable at low supply voltage
JPH10150332A (ja) 差動回路
JP3414320B2 (ja) 基準電圧回路
JPH0659751A (ja) バンドギャップ基準電圧調整回路
Koushaeian et al. A 65nm CMOS low-power, low-voltage bandgapreference with using self-biased composite cascode opamp

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030304

LAPS Cancellation because of no payment of annual fees