JP2734964B2 - 基準電流回路および基準電圧回路 - Google Patents
基準電流回路および基準電圧回路Info
- Publication number
- JP2734964B2 JP2734964B2 JP33660493A JP33660493A JP2734964B2 JP 2734964 B2 JP2734964 B2 JP 2734964B2 JP 33660493 A JP33660493 A JP 33660493A JP 33660493 A JP33660493 A JP 33660493A JP 2734964 B2 JP2734964 B2 JP 2734964B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- transistors
- current
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【産業上の利用分野】本発明は、基準電流回路および基
準電圧回路に関し、特に、アーリー電圧を打ち消し、低
電圧から動作する高精度の正の温度特性を持つ基準電流
回路および基準電圧回路に関する。
準電圧回路に関し、特に、アーリー電圧を打ち消し、低
電圧から動作する高精度の正の温度特性を持つ基準電流
回路および基準電圧回路に関する。
【０００２】
【従来の技術】従来の正の温度特性を持つ基準電流回路
（ＰＴＡＴ：ｐｒｏｐｏｒｔｉｏｎａｌ ｔｏ ａｂｓ
ｏｌｕｔｅ ｔｅｍｐｅｒａｔｕｒｅ）は、図１０に示
すように、カレンド・ミラー回路を構成する一方のトラ
ンジスタのエミッタに抵抗を挿入したワイドラー・カレ
ンド・ミラーを用いる回路（特開昭５９−１９１６２９
号公報）がある。
（ＰＴＡＴ：ｐｒｏｐｏｒｔｉｏｎａｌ ｔｏ ａｂｓ
ｏｌｕｔｅ ｔｅｍｐｅｒａｔｕｒｅ）は、図１０に示
すように、カレンド・ミラー回路を構成する一方のトラ
ンジスタのエミッタに抵抗を挿入したワイドラー・カレ
ンド・ミラーを用いる回路（特開昭５９−１９１６２９
号公報）がある。
【０００３】図１０において、トランジスタＱ１はエミ
ッタ面積比が単位トランジスタのエミッタ面積の２倍と
なっているが、これにより、トランジスタＱ４に流れる
トランジスタＱ２，Ｑ３の２つのトランジスタのベース
電流と等しい電流値をトランジスタＱ５に流し込んで、
トランジスタＱ２，Ｑ３から構成されているカレント・
ミラーの回路のミラー比を等しくしているとともに、ト
ランジスタＱ２とＱ３のそれぞれのエミッタ・コレクタ
間電圧をほぼ等しく、ベース幅変調（アーリー電圧効
果）が現れないように機能している。
ッタ面積比が単位トランジスタのエミッタ面積の２倍と
なっているが、これにより、トランジスタＱ４に流れる
トランジスタＱ２，Ｑ３の２つのトランジスタのベース
電流と等しい電流値をトランジスタＱ５に流し込んで、
トランジスタＱ２，Ｑ３から構成されているカレント・
ミラーの回路のミラー比を等しくしているとともに、ト
ランジスタＱ２とＱ３のそれぞれのエミッタ・コレクタ
間電圧をほぼ等しく、ベース幅変調（アーリー電圧効
果）が現れないように機能している。
【０００４】素子の整合性は良いものとし、ベース幅変
調を無視すると、トランジスタのベース電圧とコレクタ
電流の関係は、指数則より、
調を無視すると、トランジスタのベース電圧とコレクタ
電流の関係は、指数則より、
【０００５】
【数１】
【０００６】ここで、ＶT は熱電圧（常温で約２６ｍ
Ｖ）であり、ＶT ＝ｋＴ／ｑと表される。ただし、ｋは
ボルツマン定数、Ｔは絶対温度、ｑは単位電子電荷であ
る。またＩS はトランジスタの飽和電流、Ｋi は単位ト
ランジスタに対するエミッタ面積比である。
Ｖ）であり、ＶT ＝ｋＴ／ｑと表される。ただし、ｋは
ボルツマン定数、Ｔは絶対温度、ｑは単位電子電荷であ
る。またＩS はトランジスタの飽和電流、Ｋi は単位ト
ランジスタに対するエミッタ面積比である。
【０００７】トランジスタＱ５のエミッタ面積比はＫ倍
にしているから、 ΔＶBE＝ＶBE4 −ＶBE5 ＝ＶT ｌｎ（Ｋ）＝Ｒ1 Ｉ1 （２） ここでは、簡単のために、ｎｐｎトランジスタの電流増
幅率αFnは１としてある。
にしているから、 ΔＶBE＝ＶBE4 −ＶBE5 ＝ＶT ｌｎ（Ｋ）＝Ｒ1 Ｉ1 （２） ここでは、簡単のために、ｎｐｎトランジスタの電流増
幅率αFnは１としてある。
【０００８】（２）式より、
【０００９】
【数２】
【００１０】良く知られているように、熱電圧ＶT の温
度特性は＋３，３３３ｐｐｍ／℃であるから、抵抗Ｒの
温度特性が＋３，３３３ｐｐｍ／℃以下であれば、Ｉ1
の温度特性は正となり、温度に比例する電流が得られ
る。＋３，３３３ｐｐｍ／℃以下の温度特性の抵抗は、
通常の半導体プロセスにおいては、容易に得られる値で
ある。従って、正の温度特性を持つ基準電流回路（ＰＴ
ＡＴ）が得られる。
度特性は＋３，３３３ｐｐｍ／℃であるから、抵抗Ｒの
温度特性が＋３，３３３ｐｐｍ／℃以下であれば、Ｉ1
の温度特性は正となり、温度に比例する電流が得られ
る。＋３，３３３ｐｐｍ／℃以下の温度特性の抵抗は、
通常の半導体プロセスにおいては、容易に得られる値で
ある。従って、正の温度特性を持つ基準電流回路（ＰＴ
ＡＴ）が得られる。
【００１１】この他のＰＴＡＴ回路は、ＩＥＥＥ Ｊｏ
ｕｒｎａｌ ｏｆ Ｓｏｌｉｄ−Ｓｔａｔｅ Ｃｉｒｃ
ｕｉｔｓ，ＶＯＬ．ＳＣ−２２，ＮＯ．６，ｐｐ．１１
３９−１１４３，Ｄｅｃ．１９８７に詳しいが、いずれ
も、ワイドラー・カレント・ミラーを基本構成要素に持
つ。
ｕｒｎａｌ ｏｆ Ｓｏｌｉｄ−Ｓｔａｔｅ Ｃｉｒｃ
ｕｉｔｓ，ＶＯＬ．ＳＣ−２２，ＮＯ．６，ｐｐ．１１
３９−１１４３，Ｄｅｃ．１９８７に詳しいが、いずれ
も、ワイドラー・カレント・ミラーを基本構成要素に持
つ。
【００１２】また、図１１に示すカレント・ミラー回路
は特公昭４６−１６４６３号公報に示された回路であ
り、カレント・ミラー回路としての特徴が顕著に現れる
ように、抵抗Ｒ1 以外は零に設定してある。このカレン
ト・ミラー回路を、ワイドカラー・カレント・ミラー回
路と区別するために、ナガタ・カレント・ミラー回路と
呼ぶ。
は特公昭４６−１６４６３号公報に示された回路であ
り、カレント・ミラー回路としての特徴が顕著に現れる
ように、抵抗Ｒ1 以外は零に設定してある。このカレン
ト・ミラー回路を、ワイドカラー・カレント・ミラー回
路と区別するために、ナガタ・カレント・ミラー回路と
呼ぶ。
【００１３】図１１において、
【００１４】
【数３】
【００１５】また、 ΔＶBE＝ＶBE1 −ＶBE2 ＝Ｒ1 Ｉ1 （６） （４）式から（６）式を解くと、
【００１６】
【数４】
【００１７】と求まる。ナガタ・カレント・ミラーの特
性図を図１２に示す。基準電流Ｉ1 に対して、ミラー電
流Ｉ2 はピーク特性を持つ。
性図を図１２に示す。基準電流Ｉ1 に対して、ミラー電
流Ｉ2 はピーク特性を持つ。
【００１８】
【発明が解決しようとする課題】このように、基準電流
回路では、低電圧動作が可能であるが、基準電圧回路へ
の変更あるいは基準電圧回路との供用化は回路規模を比
較的小さいままで行うのは難しい。
回路では、低電圧動作が可能であるが、基準電圧回路へ
の変更あるいは基準電圧回路との供用化は回路規模を比
較的小さいままで行うのは難しい。
【００１９】
【課題を解決するための手段】本発明の基準電流回路
は、ベースとコレクタが第一の抵抗を介して接続された
単位エミッタ面積を持つ第一のトランジスタと、この第
一のトランジスタのコレクタとベースが接続されたＫ
（Ｋは正数）倍のエミッタ面積を持つ第二のトランジス
タがいずれもエミッタ接地されて構成される定電流回路
において、単位エミッタ面積を持つエミッタ接地された
第三のトランジスタは、そのベースが前記第二のトラン
ジスタのコレクタに接続され、前記第一および第二のト
ランジスタを等しい電流で駆動するカレント・ミラー回
路を構成するダイオード接続されたトランジスタ回路を
駆動している。
は、ベースとコレクタが第一の抵抗を介して接続された
単位エミッタ面積を持つ第一のトランジスタと、この第
一のトランジスタのコレクタとベースが接続されたＫ
（Ｋは正数）倍のエミッタ面積を持つ第二のトランジス
タがいずれもエミッタ接地されて構成される定電流回路
において、単位エミッタ面積を持つエミッタ接地された
第三のトランジスタは、そのベースが前記第二のトラン
ジスタのコレクタに接続され、前記第一および第二のト
ランジスタを等しい電流で駆動するカレント・ミラー回
路を構成するダイオード接続されたトランジスタ回路を
駆動している。
【００２０】また、本発明の基準電流回路および基準電
圧回路は、ベースとコレクタが第一の抵抗を介して接続
された単位エミッタ面積を持つ第一のトランジスタと、
この第一のトランジスタのコレクタとベースが接続され
たＫ（Ｋは正数）倍のエミッタ面積を持つ第二のトラン
ジスタがいずれもエミッタ接地されて構成される定電流
回路において、単位エミッタ面積を持つエミッタ接地さ
れた第三のトランジスタは、そのベースが前記第二のト
ランジスタのコレクタに接続され、抵抗を介し前記第一
および第二のトランジスタを等しい電流で駆動するカレ
ント・ミラー回路を構成するダイオード接続されたトラ
ンジスタ回路を駆動しているか、あるいは、互いのベー
スが共通接続された単位エミッタ面積を持つ第一のトラ
ンジスタと、エミッタ抵抗を持つＫ（Ｋは正数）倍のエ
ミッタ面積を持つ第二のトランジスタと、ダイオード接
続された第三のトランジスタと、前記第一および第二の
トランジスタを自己バイアスするダイオード接続された
第四のトランジスタおよび第五のトランジスタからなる
カレントミラー回路と、前記第五のトランジスタのコレ
クタとベースが共通接続された第六のトランジスタとを
備え、この第六のトランジスタのコレクタが抵抗を介し
て前記第三のトランジスタを駆動している。
圧回路は、ベースとコレクタが第一の抵抗を介して接続
された単位エミッタ面積を持つ第一のトランジスタと、
この第一のトランジスタのコレクタとベースが接続され
たＫ（Ｋは正数）倍のエミッタ面積を持つ第二のトラン
ジスタがいずれもエミッタ接地されて構成される定電流
回路において、単位エミッタ面積を持つエミッタ接地さ
れた第三のトランジスタは、そのベースが前記第二のト
ランジスタのコレクタに接続され、抵抗を介し前記第一
および第二のトランジスタを等しい電流で駆動するカレ
ント・ミラー回路を構成するダイオード接続されたトラ
ンジスタ回路を駆動しているか、あるいは、互いのベー
スが共通接続された単位エミッタ面積を持つ第一のトラ
ンジスタと、エミッタ抵抗を持つＫ（Ｋは正数）倍のエ
ミッタ面積を持つ第二のトランジスタと、ダイオード接
続された第三のトランジスタと、前記第一および第二の
トランジスタを自己バイアスするダイオード接続された
第四のトランジスタおよび第五のトランジスタからなる
カレントミラー回路と、前記第五のトランジスタのコレ
クタとベースが共通接続された第六のトランジスタとを
備え、この第六のトランジスタのコレクタが抵抗を介し
て前記第三のトランジスタを駆動している。
【００２１】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【００２２】図１に、本発明の第１の実施例の基準電流
回路の回路図を示す。
回路の回路図を示す。
【００２３】この回路は、ベースとコレクタが第一の抵
抗Ｒ１を介して接続された単位エミッタ面積を持つ第一
のトランジスタＱ１と、このトランジスタＱ１のコレク
タとベースが接続されたＫ（Ｋは正数）倍のエミッタ面
積を持つ第二のトランジスタＱ２がいずれもエミッタ接
地されて定電流回路を構成しており、単位エミッタ面積
を持つエミッタ接地された第三のトランジスタＱ３は、
ベースがトランジスタＱ２のコレクタと接続され、トラ
ンジスタＱ１，Ｑ２をいずれも等しい電流で駆動するカ
レント・ミラー回路を構成するダイオード接続されたト
ランジスタＱ４〜Ｑ６を駆動している。
抗Ｒ１を介して接続された単位エミッタ面積を持つ第一
のトランジスタＱ１と、このトランジスタＱ１のコレク
タとベースが接続されたＫ（Ｋは正数）倍のエミッタ面
積を持つ第二のトランジスタＱ２がいずれもエミッタ接
地されて定電流回路を構成しており、単位エミッタ面積
を持つエミッタ接地された第三のトランジスタＱ３は、
ベースがトランジスタＱ２のコレクタと接続され、トラ
ンジスタＱ１，Ｑ２をいずれも等しい電流で駆動するカ
レント・ミラー回路を構成するダイオード接続されたト
ランジスタＱ４〜Ｑ６を駆動している。
【００２４】図１中のトランジスタＱ１とＱ２の関係は
従来の技術の説明で図１１に示した回路と同じである。
図１においては、トランジスタＱ１とＱ２は等しい電流
で駆動されているから、従来の技術の説明の（７）式に
おいて、Ｉ1 ＝Ｉ2 とおけば良い。この時に、
従来の技術の説明で図１１に示した回路と同じである。
図１においては、トランジスタＱ１とＱ２は等しい電流
で駆動されているから、従来の技術の説明の（７）式に
おいて、Ｉ1 ＝Ｉ2 とおけば良い。この時に、
【００２５】
【数５】
【００２６】と求まり、温度に比例する電流が得られ
る。
る。
【００２７】すなわち、図１は、正の温度特性を持つ基
準電流回路（ＰＴＡＴ）となっている。ここで、トラン
ジスタＱ１とＱ３に流れる電流は等しいから、トランジ
スタＱ１とＱ３のベース−エミッタ間電圧は等しくな
る。したがって、カレント・ミラー回路の出力トランジ
スタＱ４とＱ５のコレクタ電圧は等しくなり、精度の良
い電流ミラー比が得られる。また、この電流値はトラン
ジスタＱ３とＱ６により制御されているから、電源電圧
ＶＣＣが変化しても、同様に、トランジスタＱ１とＱ２
のコレクタ電圧は一定に保たれ、トランジスタＱ１とＱ
２およびトランジスタＱ４とＱ５のそれぞれのアーリー
電圧による変動は現れないことになる。
準電流回路（ＰＴＡＴ）となっている。ここで、トラン
ジスタＱ１とＱ３に流れる電流は等しいから、トランジ
スタＱ１とＱ３のベース−エミッタ間電圧は等しくな
る。したがって、カレント・ミラー回路の出力トランジ
スタＱ４とＱ５のコレクタ電圧は等しくなり、精度の良
い電流ミラー比が得られる。また、この電流値はトラン
ジスタＱ３とＱ６により制御されているから、電源電圧
ＶＣＣが変化しても、同様に、トランジスタＱ１とＱ２
のコレクタ電圧は一定に保たれ、トランジスタＱ１とＱ
２およびトランジスタＱ４とＱ５のそれぞれのアーリー
電圧による変動は現れないことになる。
【００２８】また、抵抗Ｒ１での電圧降下は、（８）式
より、
より、
【００２９】
【数６】
【００３０】と求まる。
【００３１】ここで、Ｋ＝ｅとおくと、（９）式から、 Ｉ1 Ｒ1 ＝ＶT （１０） と求まる。この時に、（７）式より、Ｉ2 はピーク値を
とり、ピーク電流値はＲ1 ／ＶT となる。すなわち、ピ
ーク点では電流Ｉ1 の変化に対して電流Ｉ2 の変化は縮
小されるから、回路動作としては、安定点となってい
る。したがって、基準電流回路としても、電源電圧が変
動しても、出力電流の変化は抑えられる。
とり、ピーク電流値はＲ1 ／ＶT となる。すなわち、ピ
ーク点では電流Ｉ1 の変化に対して電流Ｉ2 の変化は縮
小されるから、回路動作としては、安定点となってい
る。したがって、基準電流回路としても、電源電圧が変
動しても、出力電流の変化は抑えられる。
【００３２】次に、図２は本発明の第２の実施例を示す
回路である。図１に示した基準電流回路の基準電流パス
に抵抗を挿入すれば、基準電圧回路として用いることが
できる。すなわち、トランジスタＱ１のコレクタと、ト
ランジスタＱ２のコレクタとは、いずれも等しい２つの
抵抗Ｒ２，Ｒ３が挿入されて等しい電流で駆動される。
図２に示す基準電圧回路の出力電圧ＶREF は
回路である。図１に示した基準電流回路の基準電流パス
に抵抗を挿入すれば、基準電圧回路として用いることが
できる。すなわち、トランジスタＱ１のコレクタと、ト
ランジスタＱ２のコレクタとは、いずれも等しい２つの
抵抗Ｒ２，Ｒ３が挿入されて等しい電流で駆動される。
図２に示す基準電圧回路の出力電圧ＶREF は
【００３３】
【数７】
【００３４】ここで、上述したように、Ｉ1 は温度に比
例するから、デルタＢE （ΔＶBE）も温度に比例する。
一方、ＶBE1 は−２ｍＶ／℃程度の負の温度特性を持つ
から、（１１）式での値の重み付けによって、基準電圧
回路の出力電圧の温度特性は、正、負、あるいは零に設
定できる。
例するから、デルタＢE （ΔＶBE）も温度に比例する。
一方、ＶBE1 は−２ｍＶ／℃程度の負の温度特性を持つ
から、（１１）式での値の重み付けによって、基準電圧
回路の出力電圧の温度特性は、正、負、あるいは零に設
定できる。
【００３５】また、図２では、トランジスタＱ１とＱ３
に流れる電流は等しいから、トランジスタＱ１とＱ３の
ベース−エミッタ間電圧は等しくなる。同様に、トラン
ジスタＱ４とＱ５に流れる電流も等しいから、抵抗Ｒ２
とＲ３の値を等しくすれば、カレント・ミラー回路の出
力トランジスタＱ４とＱ５のコレクタ電圧も等しくな
り、精度の良い電流ミラー比が得られる。
に流れる電流は等しいから、トランジスタＱ１とＱ３の
ベース−エミッタ間電圧は等しくなる。同様に、トラン
ジスタＱ４とＱ５に流れる電流も等しいから、抵抗Ｒ２
とＲ３の値を等しくすれば、カレント・ミラー回路の出
力トランジスタＱ４とＱ５のコレクタ電圧も等しくな
り、精度の良い電流ミラー比が得られる。
【００３６】また、この電流値はトランジスタＱ３とＱ
６により制御されているから、電源電圧ＶＣＣが変化し
ても、同様に、トランジスタＱ１とＱ２のコレクタ電圧
は一定に保たれ、トランジスタＱ１とＱ２およびトラン
ジスタＱ４とＱ５のそれぞれのアーリー電圧による変動
は現れないことになる。
６により制御されているから、電源電圧ＶＣＣが変化し
ても、同様に、トランジスタＱ１とＱ２のコレクタ電圧
は一定に保たれ、トランジスタＱ１とＱ２およびトラン
ジスタＱ４とＱ５のそれぞれのアーリー電圧による変動
は現れないことになる。
【００３７】さらに、上述したように、抵抗Ｒ１での電
圧降下の値を熱電圧ＶT に設定すれば、トランジスタＱ
１とＱ２からなるナガタ・カレント・ミラーはピーク値
をとり、動作がより安定となる。
圧降下の値を熱電圧ＶT に設定すれば、トランジスタＱ
１とＱ２からなるナガタ・カレント・ミラーはピーク値
をとり、動作がより安定となる。
【００３８】次に、図３は本発明の第３の実施例である
基準電圧回路を示す回路図である。互いのベースが共通
接続された単位エミッタ面積を持つ第一のトランジスタ
Ｑ１と、エミッタ抵抗Ｒ１を持つＫ（Ｋは正数）倍のエ
ミッタ面積を持つ第二のトランジスタＱ２と、ダイオー
ド接続された第三のトランジスタＱ３と、トランジスタ
Ｑ１，Ｑ２を自己バイアスするダイオード接続された第
四のトランジスタＱ４と第五のトランジスタＱ５からな
るカレントミラー回路と、トランジスタＱ５のコレクタ
とベースが共通接続された第六のトランジスタＱ６とを
備え、トランジスタＱ６のコレクタが抵抗Ｒ２を介して
トランジスタＱ３を駆動して出力となる。すなわち、図
１０に示した基準電流回路の基準電流パスに抵抗を挿入
すれば基準電圧回路として用いることができる。図３に
示す基準電圧回路の出力電圧ＶREF は
基準電圧回路を示す回路図である。互いのベースが共通
接続された単位エミッタ面積を持つ第一のトランジスタ
Ｑ１と、エミッタ抵抗Ｒ１を持つＫ（Ｋは正数）倍のエ
ミッタ面積を持つ第二のトランジスタＱ２と、ダイオー
ド接続された第三のトランジスタＱ３と、トランジスタ
Ｑ１，Ｑ２を自己バイアスするダイオード接続された第
四のトランジスタＱ４と第五のトランジスタＱ５からな
るカレントミラー回路と、トランジスタＱ５のコレクタ
とベースが共通接続された第六のトランジスタＱ６とを
備え、トランジスタＱ６のコレクタが抵抗Ｒ２を介して
トランジスタＱ３を駆動して出力となる。すなわち、図
１０に示した基準電流回路の基準電流パスに抵抗を挿入
すれば基準電圧回路として用いることができる。図３に
示す基準電圧回路の出力電圧ＶREF は
【００３９】
【数８】
【００４０】と求まり、上述したように、Ｉ1 は温度に
比例するから、ΔＶBEも温度に比例する。一方、ＶBE1
は−２ｍＶ／℃程度の負の温度特性を持つから、（１
２）式での値の重み付けによって、基準電圧回路の出力
電圧の温度特性は、正、負、あるいは零に設定できる。
比例するから、ΔＶBEも温度に比例する。一方、ＶBE1
は−２ｍＶ／℃程度の負の温度特性を持つから、（１
２）式での値の重み付けによって、基準電圧回路の出力
電圧の温度特性は、正、負、あるいは零に設定できる。
【００４１】上述したナガタ・カレント・ミラー回路は
ＣＭＯＳ化できる。特に、ナガタ・カレント・ミラー回
路はＰ型基板でもＮ型基板でも実現できるが、ワイドラ
ー・カレント・ミラー回路はＮ型基板では実現できる
が、Ｐ型基板ではバックゲートが最低電位（グランド）
に接地されるから、ソース抵抗の有無で同一サイズのＭ
ＯＳトランジスタでも特性が異なってくる。したがっ
て、基準電流回路や基準電圧回路をＰ型基板でＣＭＯＳ
化するのには注意を要する。現在ではＬＳＩはほとんど
の場合にＰ型基板が用いられており、Ｎ型基板は非常に
少なくなっている。
ＣＭＯＳ化できる。特に、ナガタ・カレント・ミラー回
路はＰ型基板でもＮ型基板でも実現できるが、ワイドラ
ー・カレント・ミラー回路はＮ型基板では実現できる
が、Ｐ型基板ではバックゲートが最低電位（グランド）
に接地されるから、ソース抵抗の有無で同一サイズのＭ
ＯＳトランジスタでも特性が異なってくる。したがっ
て、基準電流回路や基準電圧回路をＰ型基板でＣＭＯＳ
化するのには注意を要する。現在ではＬＳＩはほとんど
の場合にＰ型基板が用いられており、Ｎ型基板は非常に
少なくなっている。
【００４２】素子の整合性は良いものとし、チャネル長
変調と基板効果を無視し、ＭＯＳトランジスタのドレイ
ン電流とゲートソース間電圧の関係は２乗則に従うもの
とすると、ＭＯＳトランジスタのドレイン電流は ＩDi＝Ｋi β（ＶGSi −ＶTH）2 （１３） ここで、βはトランスコンダクタンス・パラメータであ
り、β＝μ（Ｃｏｘ／２）（Ｗ／Ｌ）と表される。ただ
し、μはキャリアの実効モビリティ、Ｃｏｘは単位面積
当たりのゲート酸化膜容量、Ｗ，Ｌはそれぞれゲート
幅、ゲート長である。また、Ｋi は単位トランジスタに
対するゲートＷ／Ｌ比である。
変調と基板効果を無視し、ＭＯＳトランジスタのドレイ
ン電流とゲートソース間電圧の関係は２乗則に従うもの
とすると、ＭＯＳトランジスタのドレイン電流は ＩDi＝Ｋi β（ＶGSi −ＶTH）2 （１３） ここで、βはトランスコンダクタンス・パラメータであ
り、β＝μ（Ｃｏｘ／２）（Ｗ／Ｌ）と表される。ただ
し、μはキャリアの実効モビリティ、Ｃｏｘは単位面積
当たりのゲート酸化膜容量、Ｗ，Ｌはそれぞれゲート
幅、ゲート長である。また、Ｋi は単位トランジスタに
対するゲートＷ／Ｌ比である。
【００４３】図４にＭＯＳナガタ・カレント・ミラー回
路を示す。それぞれのドレイン電流は、 Ｉ1 ＝β（ＶGS1 −ＶTH）2 （１４） Ｉ2 ＝Ｋβ（ＶGS2 −ＶTH）2 （１５） ΔＶGS＝ＶGS1 −ＶGS2 ＝Ｒ1 Ｉ1 （１６） （１４）式から（１６）式を解くと、
路を示す。それぞれのドレイン電流は、 Ｉ1 ＝β（ＶGS1 −ＶTH）2 （１４） Ｉ2 ＝Ｋβ（ＶGS2 −ＶTH）2 （１５） ΔＶGS＝ＶGS1 −ＶGS2 ＝Ｒ1 Ｉ1 （１６） （１４）式から（１６）式を解くと、
【００４４】
【数９】
【００４５】（１７）式を微分して、ｄＩ2 ／ｄＩ1 ＝
０を与えるＩ1 は、
０を与えるＩ1 は、
【００４６】
【数１０】
【００４７】と求まるが、最初の値ではＩ2 ＝０となり
回路が起動していなく不適当である。したがって、Ｉ1
＝１／（４Ｒ1 2β）の場合にＩ2 は（１９）式に示され
るピーク値をとる。
回路が起動していなく不適当である。したがって、Ｉ1
＝１／（４Ｒ1 2β）の場合にＩ2 は（１９）式に示され
るピーク値をとる。
【００４８】
【数１１】
【００４９】図５にＭＯＳナガタ・カレント・ミラー回
路の電流特性を示す。期待されるピーキング特性が現れ
ている。
路の電流特性を示す。期待されるピーキング特性が現れ
ている。
【００５０】次に、図６は、本発明の第４の実施例を示
す基準電流回路であり、図１に示した基準電流回路にお
いてトランジスタをＭＯＳトランジスタに換えてある。
図６において、Ｉ1 ＝Ｉ2 であるから、（１７）式よ
り、
す基準電流回路であり、図１に示した基準電流回路にお
いてトランジスタをＭＯＳトランジスタに換えてある。
図６において、Ｉ1 ＝Ｉ2 であるから、（１７）式よ
り、
【００５１】
【数１２】
【００５２】と求まる。
【００５３】ＭＯＳデバイスにおいては、モビリティμ
が温度特性を持つから、トランスコンダクタンス・パラ
メータβの温度依存性は次式で表される。
が温度特性を持つから、トランスコンダクタンス・パラ
メータβの温度依存性は次式で表される。
【００５４】
【数１３】
【００５５】ただし、β0 は常温（３００Ｋ）でのβの
値である。
値である。
【００５６】したがって、（２０）式で示される基準電
流は温度の３／２乗に比例することがわかる。図７に１
／βの特性を示す。図７より、（２０）式に示される基
準電流は常温を中心温度とした通常の動作領域において
は、およそ温度に比例しているとみなせられる。以上の
回路解析により、図６に示す基準電流回路もＰＴＡＴと
みなせられる。
流は温度の３／２乗に比例することがわかる。図７に１
／βの特性を示す。図７より、（２０）式に示される基
準電流は常温を中心温度とした通常の動作領域において
は、およそ温度に比例しているとみなせられる。以上の
回路解析により、図６に示す基準電流回路もＰＴＡＴと
みなせられる。
【００５７】すなわち、ＭＯＳトランジスタでもＰＴＡ
Ｔが実現できる。ここで、ＭＯＳトランジスタＭ１とＭ
３に流れる電流は等しいから、ＭＯＳトランジスタＭ１
とＭ３のベース−エミッタ間電圧は等しくなる。したが
って、カレント・ミラー回路の出力ＭＯＳトランジスタ
Ｍ４とＭ５のドレイン電圧は等しくなり、精度の良い電
流ミラー比が得られる。
Ｔが実現できる。ここで、ＭＯＳトランジスタＭ１とＭ
３に流れる電流は等しいから、ＭＯＳトランジスタＭ１
とＭ３のベース−エミッタ間電圧は等しくなる。したが
って、カレント・ミラー回路の出力ＭＯＳトランジスタ
Ｍ４とＭ５のドレイン電圧は等しくなり、精度の良い電
流ミラー比が得られる。
【００５８】また、この電流値はＭＯＳトランジスタＭ
３とＭ６により制御されているから、電源電圧ＶＤＤが
変化しても、同様に、ＭＯＳトランジスタＭ１とＭ２の
ドレイン電圧は一定に保たれ、ＭＯＳトランジスタＭ１
とＭ２およびＭＯＳトランジスタＭ４とＭ５のそれぞれ
のチャネル幅変調による変動は現れないことになる。
３とＭ６により制御されているから、電源電圧ＶＤＤが
変化しても、同様に、ＭＯＳトランジスタＭ１とＭ２の
ドレイン電圧は一定に保たれ、ＭＯＳトランジスタＭ１
とＭ２およびＭＯＳトランジスタＭ４とＭ５のそれぞれ
のチャネル幅変調による変動は現れないことになる。
【００５９】さらに、ＭＯＳトランジスタＭ１とＭ２の
ゲートＷ／Ｌ比の値を４に設定すれば、ＭＯＳトランジ
スタＭ１とＭ２からなるＭＯＳナガタ・カレント・ミラ
ーはピーク値をとり、動作がより安定となる。
ゲートＷ／Ｌ比の値を４に設定すれば、ＭＯＳトランジ
スタＭ１とＭ２からなるＭＯＳナガタ・カレント・ミラ
ーはピーク値をとり、動作がより安定となる。
【００６０】次に、図８は本発明の第５の実施例を示す
基準電圧回路である。図６に示した基準電流回路の基準
電流パスに抵抗を挿入すれば、基準電圧回路として用い
ることができる。図８に示す基準電圧回路の出力電圧Ｖ
REF は、
基準電圧回路である。図６に示した基準電流回路の基準
電流パスに抵抗を挿入すれば、基準電圧回路として用い
ることができる。図８に示す基準電圧回路の出力電圧Ｖ
REF は、
【００６１】
【数１４】
【００６２】（２３）式の第一項は上述した通り正の温
度特性を持つ。一方（２３）式の第二項のＶTHは低スレ
ッショルド電圧のプロセスでは、−２．３ｍＶ／℃の負
の温度依存性を持つ。したがって、（２３）式の重み付
けによって、基準電圧回路の出力電圧は、正、負、ある
いは零に設定できる。
度特性を持つ。一方（２３）式の第二項のＶTHは低スレ
ッショルド電圧のプロセスでは、−２．３ｍＶ／℃の負
の温度依存性を持つ。したがって、（２３）式の重み付
けによって、基準電圧回路の出力電圧は、正、負、ある
いは零に設定できる。
【００６３】また、図８では、ＭＯＳトランジスタＭ１
とＭ３に流れる電流は等しいから、ＭＯＳトランジスタ
Ｍ１とＭ３のゲート−ソース間電圧は等しくなる。同様
に、ＭＯＳトランジスタＭ４とＭ５に流れる電流も等し
いから、抵抗Ｒ２とＲ３の値を等しくすれば、カレント
・ミラー回路の出力ＭＯＳトランジスタＭ４とＭ５のコ
レクタ電圧も等しくなり、精度の良い電流ミラー比が得
られる。また、この電流値はＭＯＳトランジスタＭ３と
Ｍ６により制御されているから、電源電圧ＶＤＤが変化
しても、同様に、ＭＯＳトランジスタＭ１とＭ２のドレ
イン電圧は一定に保たれ、ＭＯＳトランジスタＭ１とＭ
２およびＭＯＳトランジスタＭ４とＭ５のそれぞれのチ
ャネル幅変調による変動は現れないことになる。
とＭ３に流れる電流は等しいから、ＭＯＳトランジスタ
Ｍ１とＭ３のゲート−ソース間電圧は等しくなる。同様
に、ＭＯＳトランジスタＭ４とＭ５に流れる電流も等し
いから、抵抗Ｒ２とＲ３の値を等しくすれば、カレント
・ミラー回路の出力ＭＯＳトランジスタＭ４とＭ５のコ
レクタ電圧も等しくなり、精度の良い電流ミラー比が得
られる。また、この電流値はＭＯＳトランジスタＭ３と
Ｍ６により制御されているから、電源電圧ＶＤＤが変化
しても、同様に、ＭＯＳトランジスタＭ１とＭ２のドレ
イン電圧は一定に保たれ、ＭＯＳトランジスタＭ１とＭ
２およびＭＯＳトランジスタＭ４とＭ５のそれぞれのチ
ャネル幅変調による変動は現れないことになる。
【００６４】さらに、上述したように、ＭＯＳトランジ
スタＭ１とＭ２のゲートＷ／Ｌ比の値を４に設定すれ
ば、ＭＯＳトランジスタＭ１とＭ２からなるＭＯＳナガ
タ・カレント・ミラーはピーク値をとり、動作がより安
定となる。
スタＭ１とＭ２のゲートＷ／Ｌ比の値を４に設定すれ
ば、ＭＯＳトランジスタＭ１とＭ２からなるＭＯＳナガ
タ・カレント・ミラーはピーク値をとり、動作がより安
定となる。
【００６５】次に、図９は本発明の第６の実施例を示す
基準電流回路および基準電圧回路である。図９に示した
ＣＭＯＳ回路ではゲート電流が流れないから、図１０に
示した従来回路あるいは、図３の様に、ソース抵抗が挿
入されるＭＯＳトランジスタ以外は単位ＭＯＳトランジ
スタで構成でき、したがって、回路電流をバイポーラ回
路と比較して減らせる。
基準電流回路および基準電圧回路である。図９に示した
ＣＭＯＳ回路ではゲート電流が流れないから、図１０に
示した従来回路あるいは、図３の様に、ソース抵抗が挿
入されるＭＯＳトランジスタ以外は単位ＭＯＳトランジ
スタで構成でき、したがって、回路電流をバイポーラ回
路と比較して減らせる。
【００６６】図９において、ＭＯＳトランジスタＭ１と
Ｍ２とＭ３に流れる電流は等しい。したがって、それぞ
れのＭＯＳトランジスタのドレイン電流は、 Ｉ1 ＝β（ＶGS1 −ＶTH）2 （２４） Ｉ2 ＝Ｋβ（ＶGS2 −ＶTH）2 （２５） Ｉ3 ＝β（ＶGS1 −ＶTH）2 （２６） ΔＶGS＝ＶGS1 −ＶGS2 ＝Ｒ1 Ｉ2 （２７） （２４）式から（２７）式を解くと、
Ｍ２とＭ３に流れる電流は等しい。したがって、それぞ
れのＭＯＳトランジスタのドレイン電流は、 Ｉ1 ＝β（ＶGS1 −ＶTH）2 （２４） Ｉ2 ＝Ｋβ（ＶGS2 −ＶTH）2 （２５） Ｉ3 ＝β（ＶGS1 −ＶTH）2 （２６） ΔＶGS＝ＶGS1 −ＶGS2 ＝Ｒ1 Ｉ2 （２７） （２４）式から（２７）式を解くと、
【００６７】
【数１５】
【００６８】と求まり、（２１）式により、同様に、正
の温度特性を持つ基準電流が得られる。一方、基準電圧
回路としての出力電圧ＶREF は、
の温度特性を持つ基準電流が得られる。一方、基準電圧
回路としての出力電圧ＶREF は、
【００６９】
【数１６】
【００７０】と求まり、（３０）式の第一項は上述した
通り正の温度特性を持ち、第二項のＶTHは低スレッショ
ルド電圧のプロセスでは、−２．３ｍＶ／℃の負の温度
依存性を持つから、同様に、（３０）式の重み付けによ
って、基準電圧回路の出力電圧は、正、負、あるいは零
に設定できる。なお、基準電流回路の場合には、抵抗Ｒ
２を省略できる。
通り正の温度特性を持ち、第二項のＶTHは低スレッショ
ルド電圧のプロセスでは、−２．３ｍＶ／℃の負の温度
依存性を持つから、同様に、（３０）式の重み付けによ
って、基準電圧回路の出力電圧は、正、負、あるいは零
に設定できる。なお、基準電流回路の場合には、抵抗Ｒ
２を省略できる。
【００７１】
【発明の効果】以上説明したように、本発明の基準電流
回路および基準電圧回路は、アーリー電圧を打ち消し、
低電圧から動作し高精度の温度特性を持たせることがで
きる。
回路および基準電圧回路は、アーリー電圧を打ち消し、
低電圧から動作し高精度の温度特性を持たせることがで
きる。
【図１】本発明の第１の実施例の基準電流回路の回路図
である。
である。
【図２】本発明の第２の実施例の基準電圧回路の回路図
である。
である。
【図３】本発明の第３の実施例の基準電圧回路の回路図
である。
である。
【図４】ＭＯＳナガタ・カレント・ミラー回路の回路図
である。
である。
【図５】ＭＯＳナガタ・カレント・ミラー回路の電流特
性図である。
性図である。
【図６】本発明の第４の実施例の基準電流回路の回路図
である。
である。
【図７】本発明の第４の実施例の基準電流回路の温度依
存性を説明する特性図である。
存性を説明する特性図である。
【図８】本発明の第５の実施例の基準電圧回路の回路図
である。
である。
【図９】本発明の第６の実施例の基準電圧回路および基
準電流回路の回路図である。
準電流回路の回路図である。
【図１０】基準電流回路の従来回路図である。
【図１１】ナガタ・カレント・ミラー回路の回路図であ
る。
る。
【図１２】ナガタ・カレント・ミラー回路の電流特性図
である。
である。
Claims (7)
- 【請求項１】 ベースとコレクタが第一の抵抗を介して
接続された単位エミッタ面積を持つ第一のトランジスタ
と、この第一のトランジスタのコレクタとベースが接続
されたＫ（Ｋは正数）倍のエミッタ面積を持つ第二のト
ランジスタがいずれもエミッタ接地されて構成される定
電流回路において、 単位エミッタ面積を持つエミッタ接地された第三のトラ
ンジスタは、そのベースが前記第二のトランジスタのコ
レクタに接続され、前記第一および第二のトランジスタ
をいずれも等しい電流で駆動するカレント・ミラー回路
を構成するダイオード接続されたトランジスタ回路を駆
動することを特徴とする基準電流回路。 - 【請求項２】 前記第一の抵抗での電圧降下がおよそ熱
電圧であることを特徴とする請求項１記載の基準電流回
路。 - 【請求項３】 前記第一のトランジスタのコレクタと、
前記第二のトランジスタのコレクタとはいずれも等しい
２つの抵抗が挿入されて等しい電流で駆動されることを
特徴とする請求項１又は２記載の基準電圧回路。 - 【請求項４】 互いのベースが共通接続された単位エミ
ッタ面積を持つ第一のトランジスタと、エミッタ抵抗を
持つＫ（Ｋは正数）倍のエミッタ面積を持つ第二のトラ
ンジスタと、ダイオード接続された第三のトランジスタ
と、前記第一および第二のトランジスタを自己バイアス
するダイオード接続された第四のトランジスタおよび第
五のトランジスタからなるカレンミラー回路と、前記第
五のトランジスタのコレクタとベースが共通接続された
第六のトランジスタとを備え、この第六のトランジスタ
のコレクタが抵抗を介して前記第三のトランジスタを駆
動して出力を得ることを特徴とする基準電圧回路。 - 【請求項５】 全てのトランジスタをＭＯＳトランジス
タに換えたことを特徴とする請求項１又は３記載の基準
電流回路および基準電圧回路。 - 【請求項６】 第一のＭＯＳトランジスタのゲート幅／
ゲート長比と第二のＭＯＳトランジスタのゲート幅／ゲ
ート長比が１：４であることを特徴とする請求項５記載
の基準電流回路および基準電圧回路。 - 【請求項７】 全てのトランジスタをＭＯＳトランジス
タに換えたことを特徴とする請求項４記載の基準電圧回
路および基準電流回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33660493A JP2734964B2 (ja) | 1993-12-28 | 1993-12-28 | 基準電流回路および基準電圧回路 |
| US08/354,137 US5627461A (en) | 1993-12-08 | 1994-12-06 | Reference current circuit capable of preventing occurrence of a difference collector current which is caused by early voltage effect |
| GB9725550A GB2317719B (en) | 1993-12-08 | 1994-12-07 | Reference current circuit and reference voltage circuit |
| GB9424651A GB2285152B (en) | 1993-12-08 | 1994-12-07 | Reference current circuit and reference voltage circuit |
| GB9725549A GB2317718B (en) | 1993-12-08 | 1994-12-07 | Reference current circuit and reference voltage circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33660493A JP2734964B2 (ja) | 1993-12-28 | 1993-12-28 | 基準電流回路および基準電圧回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07200086A JPH07200086A (ja) | 1995-08-04 |
| JP2734964B2 true JP2734964B2 (ja) | 1998-04-02 |
Family
ID=18300879
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33660493A Expired - Lifetime JP2734964B2 (ja) | 1993-12-08 | 1993-12-28 | 基準電流回路および基準電圧回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2734964B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101685316A (zh) * | 2008-08-20 | 2010-03-31 | 三洋电机株式会社 | 低电压工作恒压电路 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5774013A (en) * | 1995-11-30 | 1998-06-30 | Rockwell Semiconductor Systems, Inc. | Dual source for constant and PTAT current |
| JP3638530B2 (ja) * | 2001-02-13 | 2005-04-13 | Ｎｅｃエレクトロニクス株式会社 | 基準電流回路及び基準電圧回路 |
| JP4714353B2 (ja) * | 2001-02-15 | 2011-06-29 | セイコーインスツル株式会社 | 基準電圧回路 |
| FR2825806B1 (fr) * | 2001-06-08 | 2003-09-12 | St Microelectronics Sa | Circuit de polarisation a point de fonctionnement stable en tension et en temperature |
| JP4761361B2 (ja) * | 2005-11-16 | 2011-08-31 | 学校法人早稲田大学 | リファレンス回路 |
| JP4808047B2 (ja) * | 2006-03-03 | 2011-11-02 | 新日本無線株式会社 | 電流源回路 |
| JP4842083B2 (ja) * | 2006-10-17 | 2011-12-21 | ルネサスエレクトロニクス株式会社 | カレントミラー回路 |
| JP4271708B2 (ja) | 2007-02-01 | 2009-06-03 | シャープ株式会社 | 電力増幅器、およびそれを備えた多段増幅回路 |
| KR101053259B1 (ko) * | 2008-12-01 | 2011-08-02 | (주)에프씨아이 | 링 오실레이터의 주파수 변동 개선을 위한 저잡음 기준전압발생회로 |
| JP5242367B2 (ja) * | 2008-12-24 | 2013-07-24 | セイコーインスツル株式会社 | 基準電圧回路 |
| JP5679903B2 (ja) * | 2011-05-18 | 2015-03-04 | 株式会社沖データ | 基準電圧発生回路、駆動装置、プリントヘッド及び画像形成装置 |
| US11392155B2 (en) | 2019-08-09 | 2022-07-19 | Analog Devices International Unlimited Company | Low power voltage generator circuit |
-
1993
- 1993-12-28 JP JP33660493A patent/JP2734964B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101685316A (zh) * | 2008-08-20 | 2010-03-31 | 三洋电机株式会社 | 低电压工作恒压电路 |
| CN101685316B (zh) * | 2008-08-20 | 2013-11-20 | 三洋电机株式会社 | 低电压工作恒压电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07200086A (ja) | 1995-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2682470B2 (ja) | 基準電流回路 | |
| JP3638530B2 (ja) | 基準電流回路及び基準電圧回路 | |
| JP3039611B2 (ja) | カレントミラー回路 | |
| US7173481B2 (en) | CMOS reference voltage circuit | |
| JP5085238B2 (ja) | 基準電圧回路 | |
| JP2734964B2 (ja) | 基準電流回路および基準電圧回路 | |
| US4935690A (en) | CMOS compatible bandgap voltage reference | |
| GB2264573A (en) | Reference voltage generating circuit | |
| JP2001510609A (ja) | 温度補償された出力基準電圧を有する基準電圧源 | |
| JP2874634B2 (ja) | 基準電圧回路 | |
| US6288525B1 (en) | Merged NPN and PNP transistor stack for low noise and low supply voltage bandgap | |
| US5627461A (en) | Reference current circuit capable of preventing occurrence of a difference collector current which is caused by early voltage effect | |
| JPS6326895B2 (ja) | ||
| JPH02121012A (ja) | 相補性ｍｏｓ技術による回路装置 | |
| US20090295465A1 (en) | All npn-transistor ptat current source | |
| JP2595545B2 (ja) | 定電圧回路 | |
| JPH0887339A (ja) | バンドギャップ基準電圧を供給するｃｍｏｓ回路 | |
| JPH0421215B2 (ja) | ||
| JPH065493B2 (ja) | 定電流供給回路 | |
| JP2800720B2 (ja) | 起動回路 | |
| JP3414320B2 (ja) | 基準電圧回路 | |
| JPH05304424A (ja) | 基準電圧発生回路 | |
| JP2729001B2 (ja) | 基準電圧発生回路 | |
| JPH07160347A (ja) | 基準電流回路および基準電圧回路 | |
| JP2000065872A (ja) | 電圧検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971202 |