JP3039611B2 - カレントミラー回路 - Google Patents

カレントミラー回路

Info

Publication number
JP3039611B2
JP3039611B2 JP7152295A JP15229595A JP3039611B2 JP 3039611 B2 JP3039611 B2 JP 3039611B2 JP 7152295 A JP7152295 A JP 7152295A JP 15229595 A JP15229595 A JP 15229595A JP 3039611 B2 JP3039611 B2 JP 3039611B2
Authority
JP
Japan
Prior art keywords
current
transistor
mirror circuit
circuit
current mirror
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP7152295A
Other languages
English (en)
Other versions
JPH08321732A (ja
Inventor
克治 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP7152295A priority Critical patent/JP3039611B2/ja
Publication of JPH08321732A publication Critical patent/JPH08321732A/ja
Priority to US08/864,900 priority patent/US5990727A/en
Application granted granted Critical
Publication of JP3039611B2 publication Critical patent/JP3039611B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/265—Current mirrors using bipolar transistors only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Control Of Electrical Variables (AREA)
  • Amplifiers (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】 本発明は、カレントミラー回路
に関し、特に低電圧から動作し、高精度に設定可能で且
つ温度に逆比例する電流を発生させる回路に関する。
【０００２】
【従来の技術】従来、温度に逆比例する電流（温度係数
が負）を発生させるように構成してなる逆ＰＴＡＴ（in
verse proportional to absolute temperature）回路に
おいては、例えば１Ｖ程度の低電圧から動作する回路は
存在しなかった。
【０００３】電源電圧が高い場合には、例えば図１２に
示すように、１つのダイオード接続されたトランジスタ
のバイアス電流と、２つのダイオード接続されたトラン
ジスタのバイアス電流との差電流Ｉ1−Ｉ2を出力として
取り出すことにより、温度（絶対温度）に逆比例する電
流が得られる。図１２を参照して、トランジスタＱ１と
Ｑ２からなる第１のカレントミラー回路のミラー電流Ｉ
1はトランジスタＱ１のベース・エミッタ間電圧をＶBE
として（ＶSTB−ＶBE1）／Ｒ1、トランジスタＱ３とＱ
４からなる第２のカレントミラー回路のミラー電流Ｉ2
は（ＶSTB−２ＶBE）／Ｒ2とされ（但し、トランジスタ
Ｑ４とＱ７のベース・エミッタ間電圧をＶBEとおく）、
トランジスタＱ５とＱ６からなる第３のカレントミラー
回路は電流Ｉ2を折り返し、第４のカレントミラー回路
のトランジスタＱ８には差電流Ｉ1−Ｉ2が基準電流とし
て入力されトランジスタＱ９から差電流Ｉ1−Ｉ2が出力
される。
【０００４】図１２に示す回路において、温度に逆比例
する電流が得られるのは、ダイオード接続されたトラン
ジスタＱ１のバイアス電流は温度に逆比例し（温度の増
大とともに減少、これはベース・エミッタ間電圧ＶBEの
温度係数が約−２ｍＶ／℃と負であることによる）、同
様にダイオード接続された２つのトランジスタＱ４、Ｑ
７のバイアス電流も温度に逆比例し、ダイオード接続さ
れたトランジスタＱ１のバイアス電流の温度特性の２倍
の温度特性を持つことによる。ただし、電源電圧ＶSTB
は温度特性を持たない基準電圧とすることが必要とされ
る。
【０００５】
【発明が解決しようとする課題】しかしながら、図１２
に示す回路においては、電源電圧ＶSTBとして電源・接
地間に直列接続されたトランジスタＱ４、Ｑ７のベース
・エミッタ間電圧の和（ＶBEは０．６〜０．７Ｖ、従っ
て１．２〜１．４Ｖ程度）よりも大の電圧値が必要とさ
れる。すなわち、従来の温度に逆比例する電流を発生さ
せる逆ＰＴＡＴ回路では、例えば１Ｖ程度の低電圧で動
作させることは困難であった。
【０００６】 従って、本発明は上記問題点を解消し、
半導体集積回路上に、低電圧から動作し、回路規模の小
さい、温度に逆比例する電流を出力するカレントミラー
回路を提供することを目的とする。
【０００７】
【課題を解決するための手段】前記目的を達成するた
め、本発明は、第１の抵抗を介してエミッタ接地される
と共にダイオード接続された第１のトランジスタに基準
電流が入力され、前記第１のトランジスタとベースが共
通接続されエミッタ接地された第２のトランジスタがミ
ラー電流を引き込むカレントミラー回路において、前記
第１のトランジスタのエミッタ面積が前記第２のトラン
ジスタのエミッタ面積のＫ（Ｋ＞１）倍であり、もっ
て、前記ミラー電流の温度特性が負であることを特徴と
するカレントミラー回路を提供する。
【０００８】また、本発明は、第１の抵抗を介してソー
ス接地されると共にダイオード接続された第１のトラン
ジスタに基準電流が入力され、前記第１のトランジスタ
とゲートが共通接続されソース接地された第２のトラン
ジスタがミラー電流を引き込むカレントミラー回路にお
いて、前記第１のトランジスタの利得係数比（電流駆動
能力）が前記第２のトランジスタのＫ（Ｋ＞１）倍であ
り、もって、前記ミラー電流の温度特性が負であること
を特徴とするカレントミラー回路を提供する。
【０００９】さらに、本発明は、第１の抵抗を介してベ
ースとコレクタが接続され、第２の抵抗を介してエミッ
タ接地される第１のトランジスタに基準電流が入力さ
れ、前記第１のトランジスタのコレクタにベースが共通
接続されると共にエミッタ接地された第２のトランジス
タがミラー電流を引き込み、前記第１のトランジスタの
エミッタ面積が前記第２のトランジスタのエミッタ面積
のＫ（Ｋ＞１）倍であり、前記ミラー電流の温度係数が
前記第１、第２の抵抗により正又は負に設定可能であ
る、ことを特徴とするカレントミラー回路を提供する。
【００１０】そして、本発明は、第１の抵抗を介してゲ
ートとドレインが接続され、第２の抵抗を介してソース
接地される第１のトランジスタに基準電流が入力され、
前記第１のトランジスタのドレインにゲートが共通接続
されると共にソース接地された第２のトランジスタがミ
ラー電流を引き込み、前記第１のトランジスタの利得係
数比（電流駆動能力）が前記第２のトランジスタのＫ
（Ｋ＞１）倍であり、前記ミラー電流の温度係数が前記
第１、第２の抵抗により正又は負に設定可能である、こ
とを特徴とするカレントミラー回路を提供する。
【００１１】
【００１２】
【００１３】
【作用】 本発明のカレントミラー回路によれば、低電
圧から動作し、回路規模も小さく、しかも温度に逆比例
する逆ＰＴＡＴ特性を持つカレントミラー回路を簡単に
実現することができる。
【００１４】
【実施例】図面を参照して、本発明の実施例を以下に説
明する。
【００１５】
【実施例１】図１に、本発明に係るカレントミラー回路
の第１の実施例の構成を示す。本実施例ではバイポーラ
トランジスタを用いた回路構成例を示す。
【００１６】素子の整合性は良いものとし、ベース幅変
調を無視すると、トランジスタのベース電圧とコレクタ
電流の関係を規定する指数則より、トランジスタＱ１の
コレクタ電流は次式（１）で与えられる。
【００１７】
【数１】
【００１８】ここでＶTは熱電圧であり、ＶT＝ｋＴ／ｑ
と表される。ただし、ｋはボルツマン定数、Ｔは絶対温
度、ｑは単位電子電荷である。ＩSはトランジスタの飽
和電流、ＫはトランジスタＱ１のエミッタ面積比をそれ
ぞれ示している。
【００１９】同様に、トランジスタＱ２のコレクタ電流
は次式（２）にて与えられる（トランジスタＱ２のエミ
ッタ面積比は１）。
【００２０】
【数２】
【００２１】また、トランジスタＱ２のベース・エミッ
タ間電圧ＶBE2はトランジスタＱ１のベース・エミッタ
間電圧ＶBE1にエミッタ抵抗Ｒ1の電位降下Ｒ1×Ｉ1を加
えたものに等しく、トランジスタＱ１とＱ２とのベース
・エミッタ間電圧の差ΔＶBEは次式（３）にて表わされ
る。
【００２２】
【数３】
【００２３】なお、ここでは、簡単のために、トランジ
スタの電流増幅率αFは１としてある。
【００２４】したがって、上式（３）に上式（１）、
（２）のＶBE1、ＶBE2を代入して、本実施例に係るカレ
ントミラー回路（「逆ワイドラーカレントミラー回路」
ともいう）の基準電流Ｉ1とミラー電流Ｉ2の関係は次式
（４）で与えられる。
【００２５】
【数４】
【００２６】従って、逆ワイドラーカレントミラー回路
の微分温度係数ＴＣF（ミラー電流Ｉ2の温度微分として
求められる）は、次式（５）で与えられる。
【００２７】
【数５】
【００２８】上式（５）において、ｄＲ1／ｄＴ＝０
（抵抗Ｒ1の温度係数が零）の場合には明らかに微分温
度係数ＴＣF（Ｉ2）＜０となり、本実施例のカレントミ
ラー回路のミラー電流Ｉ2は絶対温度に逆比例する。
【００２９】図２に、本発明の第１の実施例に係るカレ
ントミラー回路における基準電流Ｉ1とミラー電流Ｉ2と
の関係を示す。
【００３０】図２を参照して、Ｒ1／ＶT＝１の特性曲線
を常温（２５℃）とみなせば、Ｒ1／ＶT＝２９８／２４
８の曲線、およびＲ1／ＶT＝２９８／３４８の曲線は、
それぞれ−３０℃と７５℃に相当する。
【００３１】すなわち、図２から、本発明の第１に係る
実施例のカレントミラー回路は逆ＰＴＡＴ回路（出力電
流が絶対温度に逆比例する回路）であることが理解でき
る。
【００３２】図３は、−２５℃、２５℃、および７５℃
における本発明の第１実施例に係るカレントミラー回路
の温度特性の実測値であり、ここでは、Ｒ1＝１００
Ω、ＴＣF（Ｒ1）＝−３００ｐｐｍ／℃、エミッタ面積
比Ｋ＝１、トランジスタＱ２のコレクタ電圧ＶCE2＝
０．５Ｖとしている。このように、本実施例によれば、
絶対温度に逆比例（「反比例」ともいう）する電流が簡
単に得られる。
【００３３】
【実施例２】図４に、本発明に係るカレントミラー回路
の第２の実施例の構成を示す。本実施例は前記第１の実
施例のバイポーラトランジスタをＭＯＳトランジスタで
置き換えたものである。
【００３４】素子の整合性は良いものとし、チャネル長
変調と基板効果を無視し、ＭＯＳトランジスタのドレイ
ン電流とゲート−ソース間電圧の関係は２乗則に従うも
のとすると、ＭＯＳトランジスタＭ１のドレイン電流
は、次式（６）で与えられる。
【００３５】
【数６】
【００３６】ここで、βはトランスコンダクタンス・パ
ラメータであり、β＝μ（ＣOX／２）（Ｗ／Ｌ）と表さ
れる。ただし、μはキャリアの実効モビリティ、ＣOXは
単位面積当たりのゲート酸化膜容量、Ｗ、Ｌはそれぞれ
ゲート幅、ゲート長を表わし、ＶGSはゲート−ソース間
電圧、ＶTHはゲートしきい値電圧をそれぞれ示す。ま
た、ＫはＭＯＳトランジスタＭ１の利得係数比（電流駆
動比、ゲート幅ＷがトランジスタＭ２のＫ倍）を示して
いる。
【００３７】同様にしてＭＯＳトランジスタＭ２のドレ
イン電流は、次式（７）で与えられる。
【００３８】
【数７】
【００３９】また、図４を参照して、トランジスタＭ
１、Ｍ２のゲート−ソース間電圧ＶGS1、ＶGS2の差電圧
ΔＶGSは次式（８）で与えられる。
【００４０】
【数８】
【００４１】上式（６）、（７）からＶGS1、ＶGS2をそ
れぞれＩ1、Ｉ2で表わし、これらを上式（８）を代入し
てミラー電流Ｉ2を求めると、次式（９）が得られる。
【００４２】
【数９】
【００４３】上式（９）は本発明の第２実施例に係るカ
レントミラー回路における基準電流Ｉ1とミラー電流Ｉ2
と関係を規定するものである。
【００４４】ＭＯＳデバイスにおいては、モビリティμ
が温度特性を持つことから、トランスコンダクタンス・
パラメータβの温度依存性は次式（１０）で表される。
【００４５】
【数１０】
【００４６】ただし、β0は常温（＝３００Ｋ）でのβ
の値である。
【００４７】上式（９）においては、トランスコンダク
タンス・パラメータβは√内に表されるから、次式（１
１）が成り立つ。
【００４８】
【数１１】
【００４９】図５にトランスコンダクタンス・パラメー
タβについてβ1/2の特性図を示す。図５から判るよう
にβ1/2は負の温度特性（微分温度係数が負）を持つこ
とから、本実施例に係るカレントミラー回路における基
準電流Ｉ1とミラー電流Ｉ2の関係（上式（９）参照）を
図示すれば、おおよそ、図２と同様の特性が得られる。
すなわち、本実施例に係るカレントミラー回路における
ミラー電流Ｉ2は負の温度 係数を持つ。
【００５０】
【実施例３】次に、図６に、本発明の第３実施例に係る
カレントミラー回路の構成を示す。
【００５１】トランジスタＱ１のＱ２のコレクタ電流を
Ｉ1、Ｉ2としてベース・エミッタ間電圧ＶBE1とＶBE2は
それぞれ上式（１）、（２）で与えられる。
【００５２】図６を参照して、トランジスタＱ１のＱ２
のベース・エミッタ間電圧ＶBE1とＶBE2の差ΔＶBEに関
して、抵抗Ｒ1とエミッタ抵抗Ｒ2に流れる電流が共に等
しいものとして（電流増幅率αFを１で近似）、ＶBE2−
ＶBE1＝Ｉ1（Ｒ2−Ｒ1）が成り立ち、上式（１）、
（２）から、カレントミラー回路の基準電流Ｉ1とミラ
ー電流Ｉ2の関係として次式（１２）が導出される。
【００５３】
【数１２】
【００５４】従って、カレントミラー回路（ミラー電流
Ｉ2）の微分温度係数ＴＣFは次式（１３）で与えられ
る。
【００５５】
【数１３】
【００５６】抵抗Ｒ2、Ｒ1がいずれも温度特性を持たな
いものと仮定すると、抵抗値がＲ2＞Ｒ1の場合にはカレ
ントミラー回路の微分温度係数ＴＣFは負、すなわちＴ
ＣF（Ｉ2）＜０となり、Ｒ2＜Ｒ1の場合にはＴＣ
F（Ｉ2）＞０となる。
【００５７】したがって、図６に示した本実施例に係る
カレントミラー回路は、Ｒ2＞Ｒ1の場合には前記第１実
施例のカレントミラー回路と同様にミラー電流Ｉ2の微
分温度係数ＴＣFは負となり、一方、Ｒ2＞Ｒ1の場合に
は良く知られた永田カレントミラー回路と同様に作用す
ることになる。すなわち、本実施例に係るカレントミラ
ー回路の温度係数は抵抗Ｒ1とＲ2によりプログラミング
可能である。
【００５８】本実施例において、Ｒ2＞Ｒ1の場合を例
に、図７に−２５℃、２５℃、および７５℃における温
度係数が設定可能なカレントミラー回路の温度特性の実
測値を示す。ここでは、Ｒ1＝１００Ω、Ｒ2＝１５０
Ω、ＴＣF（Ｒ）＝−３００ｐｐｍ／℃、Ｋ1＝１、Ｖ
CE2＝０．５Ｖと設定してある。抵抗での電圧降下が２
ＶT以下の時には、温度係数が正しい値に設定されてい
る。
【００５９】
【実施例４】次に、図８に、本発明の第４の実施例に係
るカレントミラー回路の構成を示す。図示の如く本実施
例においてはカレントミラー回路はＭＯＳトランジスタ
で構成されている。
【００６０】前記第３の実施例と同様にして、ＭＯＳト
ランジスタＭ１とＭ２のゲート−ソース間電圧ＶGS1と
ＶGS2の差は次式（１４）で与えられる。
【００６１】
【数１４】
【００６２】また、ＭＯＳトランジスタＭ１とＭ２のド
レイン電流Ｉ1、Ｉ2は上式（６）、（７）でそれぞれ表
わされることから、式（６）、（７）を上式（１４）に
代入して、電流Ｉ1とＩ2の関係として次式（１５）と
（１６）が得られる。
【００６３】
【数１５】
【００６４】
【数１６】
【００６５】上式（１５）、（１６）から本実施例のカ
レントミラー回路における基準電流Ｉ1とミラー電流Ｉ2
の関係が求められた。すなわち、Ｒ2≧Ｒ1の場合には本
実施例のカレントミラー回路における基準電流Ｉ1とミ
ラー電流Ｉ2の関係と同様に、逆ＰＴＡＴ回路となり、
Ｒ1≧Ｔ2の場合にはＭＯＳ永田カレントミラー回路とな
り、本発明者が解析したようにＰＴＡＴ回路となる（文
献「ICICE Transactionson Fundamentals、VOL.E77-A、
NO.2、pp.398-402、Feb.、 1994年」参照）。このよう
に、本実施例に係るカレントミラー回路の温度係数は抵
抗Ｒ1とＲ2によりプログラミング可能である。
【００６６】
【参考例１】図９は、本発明の参考例として、基準電流
回路の一参考例の構成を示すブロック図である。図９を
参照して、本参考例は、ＰＴＡＴ（proportional to ab
solute temperature）型カレントミラー回路を相互バイ
アス化して構成される。そして、逆ＰＴＡＴカレントミ
ラー回路102はＰＴＡＴカレントミラー回路101で駆動さ
れる。なお、ＰＴＡＴ回路は不図示の起動回路（start-
up回路；好ましくは永田カレントミラー回路等により構
成される）により所定の安定動作点に導かれる。さら
に、安定動作の条件として、このような電流ループを有
する帰還回路においては、よく知られているように、電
流ループの電流利得が１より小さくなることが要求され
る。
【００６７】 図９のＰＴＡＴ回路としては、よく知ら
れたワイドラーカレントミラー回路や永田カレントミラ
ー回路、あるいは定電流駆動されたトランジスタのベー
スバイアス抵抗に流れる電流回路等が考えられる。本参
考例においては、永田カレントミラー回路等のＰＴＡＴ
型カレントミラー回路を逆ワイドラーカレントミラー回
路で構成された逆ＰＴＡＴ回路で受けることにより、温
度係数の小さな基準電流回路が得られる。
【００６８】
【参考例２】図１０は、本発明を適用した基準電流回路
の別の参考例の構成を示す図であり、図１に示した前記
第１実施例のカレントミラー回路（トランジスタＱ３、
トランジスタＱ４と抵抗Ｒ２で構成される逆ＰＴＡＴカ
レントミラー回路）と、永田カレントミラー回路（トラ
ンジスタＱ１、トランジスタＱ２と抵抗Ｒ１で構成され
るＰＴＡＴカレントミラー回路）と、トランジスタＱ
５、Ｑ６からなる第１の単純カレントミラー回路と、ト
ランジスタＱ７，Ｑ８からなる第２の単純カレントミラ
ー回路から構成され、永田カレントミラー回路のミラー
電流は第１のカレントミラー回路で折り返されて逆ＰＴ
ＡＴカレントミラー回路の基準電流とされ、逆ＰＴＡＴ
カレントミラー回路のミラー電流は第２のカレントミラ
ー回路で折り返されて永田カレントミラー回路の基準電
流回路とされる。
【００６９】図１０に示す永田カレントミラー回路（ト
ランジスタＱ１、Ｑ２と抵抗Ｒ1で構成される）の基準
電流Ｉ1とミラー電流（mirror current）Ｉ2の関係とし
て、トランジスタＱ１、２のベース・エミッタ間電圧Ｖ
BE1、ＶBE2とコレクタ電流Ｉ1、Ｉ2の関係（次式１７
ａ、１７ｂ参照）、トランジスタＱ１、２のベース・エ
ミッタ間電位差に関するキルヒホフ電圧則（次式（１
８））から次式（１９）が導かれる。
【００７０】
【数１７】
【００７１】
【数１８】
【００７２】
【数１９】
【００７３】上式（１９）を基準電流Ｉ1で微分し、ｄ
Ｉ2／ｄＩ1＝０を求めると次式（２０）が得られる。
【００７４】
【数２０】
【００７５】従って、上式（１９）、（２０）からミラ
ー電流Ｉ2のピーク値は次式（２１）となる。
【００７６】
【数２１】
【００７７】上式（２１）から、トランジスタＱ２、Ｑ
１のエミッタ面積比Ｋ1をｅ（＝2.7183）（おおよそ１
１／４）に設定すると、永田カレントミラー回路のミラ
ー電流Ｉ2のピーク値は基準電流値Ｉ1と等しくなる。
【００７８】また、永田カレントミラー回路の微分温度
係数（ＴＣF）は次式（２２）で与えられる。
【００７９】
【数２２】
【００８０】抵抗Ｒ1の温度係数が零（ｄＲ1／ｄＴ＝
０）の場合には明らかに微分温度係数ＴＣF（Ｉ2）＞０
となり、永田カレントミラー回路のミラー電流Ｉ2は絶
対温度に比例する。すなわち、ＰＴＡＴ回路となってい
る。
【００８１】 本参考例に係る基準電流回路において
は、永田カレントミラー回路はＰＴＡＴ回路として用い
られ、ピーク点を超えた領域で作動するものとして、回
路内で負帰還電流ループを形成して安定に動作させてい
る。
【００８２】図１１は、前記第１実施例に係る逆ＰＴＡ
Ｔカレントミラー回路において、それぞれのトランジス
タに流れる電流を２つの単純カレントミラー回路を介し
て、永田カレントミラー回路のそれぞれのトランジスタ
に流すように構成し、永田カレントミラー回路を起動回
路として零と負の温度特性を持つ基準電流回路の、−２
５℃、２５℃、および７５℃における温度特性である。
ここでは、Ｒ1＝５０Ω、Ｒ2＝１００Ω、ＴＣF（Ｒ）
＝−３００ｐｐｍ／℃、エミッタ面積比Ｋ1＝３であ
る。
【００８３】 図１１より、零と負の温度特性を持つ基
準電流回路の回路電圧は、例えば数ｍＡオーダーの出力
電流をとると、電源電圧ＶCCは１．４Ｖ以上必要になっ
ている。なお、抵抗の温度特性等の影響で、完全に温度
特性が零の出力電流は得られていない。そして、上記各
参考例に係る基準電流回路の超低電圧動作を実現するた
めには、出力電流を数百μＡオーダー以下に設定すれば
良い。
【００８４】また、トランジスタＱ１のベース・エミッ
タ間電圧ＶBE1が常温で６００ｍＶ以上で、Ｒ1、Ｒ2が
負の温度特性を持てば、ＴＣF（Ｉ1）は−３，３３３ｐ
ｐｍ／ｄｅｇよりも高くなる。したがって、ミラー電流
Ｉ2は正の温度特性となる。この場合には、図１０に示
した基準電流回路の出力電流の温度特性は、正の温度特
性を持つ出力電流と負の温度特性を持つ出力電流を適当
な重み付けで加算すれば温度特性をキャンセルできる。
【００８５】このようにして得られる出力電流は、カレ
ントミラー回路の基準電流として各種のファンクション
・ブロックの駆動電流として用いられる。いずれの回路
も、回路電流を少なくし、あるいはトランジスタのエミ
ッタ面積を大きくすれば電源電圧１Ｖでの超低電圧動作
が可能である。
【００８６】 さらに、図１０に示した参考例に係る基
準電流回路は、バイポーラトランジスタをＭＯＳトラン
ジスタに置き換えても同様に負の温度特性を持つ逆ＰＴ
ＡＴ基準電流回路が実現できる。
【００８７】以上、本発明を上記各実施例に即して説明
したが、本発明は上記態様にのみ限定されるものでな
く、本発明の原理に準ずる各種態様及び変形を含むこと
は勿論である。一例として、本発明のカレントミラー回
路のバイポーラ素子として、ＮＰＮ型トランジスタのみ
ならずＰＮＰ型トランジスタにも適用可能である。
【００８８】
【発明の効果】 以上説明したように、本発明のカレン
トミラー回路は、低電圧から動作し、回路規模も小さ
く、しかも温度に逆比例する逆ＰＴＡＴ特性を持つカレ
ントミラー回路を簡単に実現することができるという利
点を有する。
【図面の簡単な説明】
【図１】本発明に係るカレントミラー回路の第１の実施
例の構成を示す図である。
【図２】本発明に係るカレントミラー回路の第１の実施
例の特性を示す図である。
【図３】本発明に係るカレントミラー回路の温度特性の
実測値を示す図である。
【図４】本発明に係るカレントミラー回路の第２の実施
例の構成を示す図である。
【図５】本発明に係るカレントミラー回路の第２の実施
例の温度特性を説明するための特性図である。
【図６】本発明に係るカレントミラー回路の第３の実施
例の構成を示す図である。
【図７】本発明に係るカレントミラー回路の第３の実施
例の温度特性の実測値を示す図である。
【図８】本発明に係るカレントミラー回路の第４の実施
例の構成を示す図である。
【図９】本発明を適用した基準電流回路の一参考例を示
すブロック図である。
【図１０】本発明を適用した基準電流回路の第２の参考
例の回路構成を示す図である。
【図１１】基準電流回路の第２の実施例の温度特性の実
測値を示す図である。
【図１２】従来の回路構成を示す図である。
【符号の説明】
101 ＰＴＡＴカレントミラー回路 102 逆ＰＴＡＴカレントミラー回路
フロントページの続き (56)参考文献 特開 昭58−79312（ＪＰ，Ａ) 特開 昭64−12705（ＪＰ，Ａ) 特開 平４−138507（ＪＰ，Ａ) 特開 昭60−250417（ＪＰ，Ａ) 特開 昭56−71313（ＪＰ，Ａ) 実開 昭59−92910（ＪＰ，Ｕ) 特表 昭57−501452（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03F 3/343 G05F 3/26

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】 第１の抵抗を介してエミッタ接地される
    と共にダイオード接続された第１のトランジスタに基準
    電流が入力され、前記第１のトランジスタとベースが共
    通接続されエミッタ接地された第２のトランジスタがミ
    ラー電流を引き込むカレントミラー回路において、前記
    第１のトランジスタのエミッタ面積が前記第２のトラン
    ジスタのエミッタ面積のＫ（Ｋ＞１）倍であり、もっ
    て、前記ミラー電流の温度特性が負であることを特徴と
    するカレントミラー回路。
  2. 【請求項２】 第１の抵抗を介してソース接地されると
    共にダイオード接続された第１のトランジスタに基準電
    流が入力され、前記第１のトランジスタとゲートが共通
    接続されソース接地された第２のトランジスタがミラー
    電流を引き込むカレントミラー回路において、前記第１
    のトランジスタの利得係数（電流駆動能力）が前記第２
    のトランジスタの利得係数（電流駆動能力）のＫ（Ｋ＞
    １）倍であり、もって、前記ミラー電流の温度特性が負
    であることを特徴とするカレントミラー回路。
  3. 【請求項３】 第１の抵抗を介してベースとコレクタが
    接続され、第２の抵抗を介してエミッタ接地される第１
    のトランジスタに基準電流が入力され、前記第１のトラ
    ンジスタのコレクタにベースが共通接続されると共にエ
    ミッタ接地された第２のトランジスタがミラー電流を引
    き込み、前記第１のトランジスタのエミッタ面積が前記
    第２のトランジスタのエミッタ面積のＫ（Ｋ＞１）倍で
    あり、前記ミラー電流の温度係数が前記第１、第２の抵
    抗により正又は負に設定可能である、ことを特徴とする
    カレントミラー回路。
  4. 【請求項４】 第１の抵抗を介してゲートとドレインが
    接続され、第２の抵抗を介してソース接地される第１の
    トランジスタに基準電流が入力され、前記第１のトラン
    ジスタのドレインにゲートが共通接続されると共にソー
    ス接地された第２のトランジスタがミラー電流を引き込
    み、前記第１のトランジスタの利得係数（電流駆動能
    力）が前記第２のトランジスタの利得係数（電流駆動能
    力）のＫ（Ｋ＞１）倍であり、前記ミラー電流の温度係
    数が前記第１、第２の抵抗により正又は負に設定可能で
    ある、ことを特徴とするカレントミラー回路。
JP7152295A 1995-05-26 1995-05-26 カレントミラー回路 Expired - Lifetime JP3039611B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP7152295A JP3039611B2 (ja) 1995-05-26 1995-05-26 カレントミラー回路
US08/864,900 US5990727A (en) 1995-05-26 1997-05-29 Current reference circuit having both a PTAT subcircuit and an inverse PTAT subcircuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7152295A JP3039611B2 (ja) 1995-05-26 1995-05-26 カレントミラー回路

Publications (2)

Publication Number Publication Date
JPH08321732A JPH08321732A (ja) 1996-12-03
JP3039611B2 true JP3039611B2 (ja) 2000-05-08

Family

ID=15537412

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7152295A Expired - Lifetime JP3039611B2 (ja) 1995-05-26 1995-05-26 カレントミラー回路

Country Status (2)

Country Link
US (1) US5990727A (ja)
JP (1) JP3039611B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7429854B2 (en) 2004-11-02 2008-09-30 Nec Electronics Corporation CMOS current mirror circuit and reference current/voltage circuit
JP2012243885A (ja) * 2011-05-18 2012-12-10 Oki Data Corp 基準電圧発生回路、駆動装置、プリントヘッド及び画像形成装置

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6412977B1 (en) * 1998-04-14 2002-07-02 The Goodyear Tire & Rubber Company Method for measuring temperature with an integrated circuit device
US6259307B1 (en) * 1998-10-14 2001-07-10 Texas Instruments Incorporated Temperature compensated voltage gain stage
FR2789532B1 (fr) * 1999-02-04 2001-04-20 St Microelectronics Sa Generateur de rampe de tension et generateur de rampe de courant comprenant un tel generateur
US6329868B1 (en) * 2000-05-11 2001-12-11 Maxim Integrated Products, Inc. Circuit for compensating curvature and temperature function of a bipolar transistor
US6472858B1 (en) * 2000-09-28 2002-10-29 Maxim Integrated Products, Inc. Low voltage, fast settling precision current mirrors
US6351111B1 (en) * 2001-04-13 2002-02-26 Ami Semiconductor, Inc. Circuits and methods for providing a current reference with a controlled temperature coefficient using a series composite resistor
KR100468715B1 (ko) * 2001-07-13 2005-01-29 삼성전자주식회사 높은 출력 임피던스와 큰 전류비를 제공하는 전류 반복기및 이를 구비하는 차동증폭기
US6492874B1 (en) * 2001-07-30 2002-12-10 Motorola, Inc. Active bias circuit
US6664847B1 (en) * 2002-10-10 2003-12-16 Texas Instruments Incorporated CTAT generator using parasitic PNP device in deep sub-micron CMOS process
US6946896B2 (en) 2003-05-29 2005-09-20 Broadcom Corporation High temperature coefficient MOS bias generation circuit
US7259609B2 (en) * 2003-12-01 2007-08-21 Texas Instruments Incorporated Clamping circuit
DE102004002423B4 (de) * 2004-01-16 2015-12-03 Infineon Technologies Ag Bandabstand-Referenzschaltung
KR100596978B1 (ko) * 2004-11-15 2006-07-05 삼성전자주식회사 온도-비례 전류 제공회로, 온도-반비례 전류 제공회로 및이를 이용한 기준전류 제공회로
JP4491405B2 (ja) * 2004-11-15 2010-06-30 三星電子株式会社 抵抗素子のないバイアス電流発生回路
US7554314B2 (en) * 2005-11-04 2009-06-30 Denso Corporation Current mirror circuit for reducing chip size
KR100712555B1 (ko) * 2006-05-26 2007-05-02 삼성전자주식회사 기준전류 발생방법 및 이를 이용하는 전류 기준회로
DE102008012809B4 (de) * 2008-03-06 2009-11-26 Infineon Technologies Ag Potentialwandlerschaltung
US7750721B2 (en) * 2008-04-10 2010-07-06 Infineon Technologies Ag Reference current circuit and low power bias circuit using the same
KR20100132374A (ko) * 2009-06-09 2010-12-17 삼성전자주식회사 Ｐｖｔ 변화에 무관한 전류 공급회로, 및 이를 포함하는 반도체 장치들
JP5367620B2 (ja) * 2010-03-05 2013-12-11 ルネサスエレクトロニクス株式会社 電流源回路および半導体装置
JP6101581B2 (ja) 2013-06-28 2017-03-22 株式会社日立製作所 バイアス回路
US11355164B2 (en) * 2020-04-02 2022-06-07 Micron Technology, Inc. Bias current generator circuitry

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5671313A (en) * 1979-11-15 1981-06-13 Mitsubishi Electric Corp Monolithic reference current source
US4350904A (en) * 1980-09-22 1982-09-21 Bell Telephone Laboratories, Incorporated Current source with modified temperature coefficient
JPS5879312A (ja) * 1981-11-04 1983-05-13 Nippon Telegr & Teleph Corp <Ntt> カレントミラ−回路
JPS5880715A (ja) * 1981-11-06 1983-05-14 Toshiba Corp 電流源回路
JPS5992910U (ja) * 1982-12-09 1984-06-23 日産自動車株式会社 定電流回路
JPH0789304B2 (ja) * 1984-05-25 1995-09-27 ローム 株式会社 基準電圧回路
JPS6412705A (en) * 1987-07-07 1989-01-17 Sony Corp Constant current circuit
US5038053A (en) * 1990-03-23 1991-08-06 Power Integrations, Inc. Temperature-compensated integrated circuit for uniform current generation
US5034626A (en) * 1990-09-17 1991-07-23 Motorola, Inc. BIMOS current bias with low temperature coefficient
JPH04138507A (ja) * 1990-09-29 1992-05-13 Sharp Corp 定電流回路
CA2062875C (en) * 1991-03-13 1997-05-13 Katsuji Kimura Multiplier and squaring circuit to be used for the same
CA2066929C (en) * 1991-08-09 1996-10-01 Katsuji Kimura Temperature sensor circuit and constant-current circuit
JPH088457B2 (ja) * 1992-12-08 1996-01-29 日本電気株式会社 差動増幅回路
JP2661527B2 (ja) * 1993-01-27 1997-10-08 日本電気株式会社 差動増幅回路
US5581211A (en) * 1994-08-12 1996-12-03 Nec Corporation Squaring circuit capable of widening a range of an input voltage
JP2682470B2 (ja) * 1994-10-24 1997-11-26 日本電気株式会社 基準電流回路
KR0179842B1 (ko) * 1995-09-27 1999-04-01 문정환 전류원회로

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7429854B2 (en) 2004-11-02 2008-09-30 Nec Electronics Corporation CMOS current mirror circuit and reference current/voltage circuit
JP2012243885A (ja) * 2011-05-18 2012-12-10 Oki Data Corp 基準電圧発生回路、駆動装置、プリントヘッド及び画像形成装置

Also Published As

Publication number Publication date
JPH08321732A (ja) 1996-12-03
US5990727A (en) 1999-11-23

Similar Documents

Publication Publication Date Title
JP3039611B2 (ja) カレントミラー回路
JP2682470B2 (ja) 基準電流回路
US7511568B2 (en) Reference voltage circuit
US7429854B2 (en) CMOS current mirror circuit and reference current/voltage circuit
US6900689B2 (en) CMOS reference voltage circuit
US6885178B2 (en) CMOS voltage bandgap reference with improved headroom
JP4616281B2 (ja) 低オフセット・バンドギャップ電圧基準
JP4817825B2 (ja) 基準電圧発生回路
JP3638530B2 (ja) 基準電流回路及び基準電圧回路
JPH08234853A (ja) Ｐｔａｔ電流源
US7053694B2 (en) Band-gap circuit with high power supply rejection ratio
US6384586B1 (en) Regulated low-voltage generation circuit
US20060181335A1 (en) Low voltage bandgap reference (BGR) circuit
US4935690A (en) CMOS compatible bandgap voltage reference
US10416702B2 (en) Bandgap reference circuit, corresponding device and method
US6765431B1 (en) Low noise bandgap references
US10379567B2 (en) Bandgap reference circuitry
JP2001510609A (ja) 温度補償された出力基準電圧を有する基準電圧源
US6288525B1 (en) Merged NPN and PNP transistor stack for low noise and low supply voltage bandgap
JP2734964B2 (ja) 基準電流回路および基準電圧回路
JPH10150332A (ja) 差動回路
US6605987B2 (en) Circuit for generating a reference voltage based on two partial currents with opposite temperature dependence
JP2800720B2 (ja) 起動回路
JP3414320B2 (ja) 基準電圧回路
JP3644156B2 (ja) 電流制限回路