JPH08321732A - カレントミラー回路および基準電流回路 - Google Patents
カレントミラー回路および基準電流回路Info
- Publication number
- JPH08321732A JPH08321732A JP7152295A JP15229595A JPH08321732A JP H08321732 A JPH08321732 A JP H08321732A JP 7152295 A JP7152295 A JP 7152295A JP 15229595 A JP15229595 A JP 15229595A JP H08321732 A JPH08321732 A JP H08321732A
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- transistor
- mirror circuit
- current mirror
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 20
- 230000003321 amplification Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/265—Current mirrors using bipolar transistors only
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
Abstract
(57)【要約】
【目的】半導体集積回路上に、低電圧から動作し、回路
規模の小さい、温度に反比例する電流を出力するカレン
トミラー回路及び基準電流回路の提供。 【構成】第１の抵抗を介してエミッタ接地またはソース
接地されるダイオード接続された第１のトランジスタ
と、ベースまたはゲートが共通接続されエミッタ接地ま
たはソース接地された第２のトランジスタから構成され
る。基準電流回路においては、逆ＰＴＡＴカレントミラ
ー回路がＰＴＡＴカレントミラー回路で駆動される。
規模の小さい、温度に反比例する電流を出力するカレン
トミラー回路及び基準電流回路の提供。 【構成】第１の抵抗を介してエミッタ接地またはソース
接地されるダイオード接続された第１のトランジスタ
と、ベースまたはゲートが共通接続されエミッタ接地ま
たはソース接地された第２のトランジスタから構成され
る。基準電流回路においては、逆ＰＴＡＴカレントミラ
ー回路がＰＴＡＴカレントミラー回路で駆動される。
Description
【０００１】
【産業上の利用分野】本発明は、カレントミラー回路お
よび基準電流回路に関し、特に低電圧から動作し、高精
度に設定可能で且つ温度に逆比例する電流を発生させる
回路に関する。
よび基準電流回路に関し、特に低電圧から動作し、高精
度に設定可能で且つ温度に逆比例する電流を発生させる
回路に関する。
【０００２】
【従来の技術】従来、温度に逆比例する電流（温度係数
が負）を発生させるように構成してなる逆ＰＴＡＴ（in
verse proportional to absolute temperature）回路に
おいては、例えば１Ｖ程度の低電圧から動作する回路は
存在しなかった。
が負）を発生させるように構成してなる逆ＰＴＡＴ（in
verse proportional to absolute temperature）回路に
おいては、例えば１Ｖ程度の低電圧から動作する回路は
存在しなかった。
【０００３】電源電圧が高い場合には、例えば図１６に
示すように、１つのダイオード接続されたトランジスタ
のバイアス電流と、２つのダイオード接続されたトラン
ジスタのバイアス電流との差電流Ｉ1−Ｉ2を出力として
取り出すことにより、温度（絶対温度）に逆比例する電
流が得られる。図１６を参照して、トランジスタＱ１と
Ｑ２からなる第１のカレントミラー回路のミラー電流Ｉ
1はトランジスタＱ１のベース・エミッタ間電圧をＶBE
として（ＶSTB−ＶBE1）／Ｒ1、トランジスタＱ３とＱ
４からなる第２のカレントミラー回路のミラー電流Ｉ2
は（ＶSTB−２ＶBE）／Ｒ2とされ（但し、トランジスタ
Ｑ４とＱ７のベース・エミッタ間電圧をＶBEとおく）、
トランジスタＱ５とＱ６からなる第３のカレントミラー
回路は電流Ｉ2を折り返し、第４のカレントミラー回路
のトランジスタＱ８には差電流Ｉ1−Ｉ2が基準電流とし
て入力されトランジスタＱ９から差電流Ｉ1−Ｉ2が出力
される。
示すように、１つのダイオード接続されたトランジスタ
のバイアス電流と、２つのダイオード接続されたトラン
ジスタのバイアス電流との差電流Ｉ1−Ｉ2を出力として
取り出すことにより、温度（絶対温度）に逆比例する電
流が得られる。図１６を参照して、トランジスタＱ１と
Ｑ２からなる第１のカレントミラー回路のミラー電流Ｉ
1はトランジスタＱ１のベース・エミッタ間電圧をＶBE
として（ＶSTB−ＶBE1）／Ｒ1、トランジスタＱ３とＱ
４からなる第２のカレントミラー回路のミラー電流Ｉ2
は（ＶSTB−２ＶBE）／Ｒ2とされ（但し、トランジスタ
Ｑ４とＱ７のベース・エミッタ間電圧をＶBEとおく）、
トランジスタＱ５とＱ６からなる第３のカレントミラー
回路は電流Ｉ2を折り返し、第４のカレントミラー回路
のトランジスタＱ８には差電流Ｉ1−Ｉ2が基準電流とし
て入力されトランジスタＱ９から差電流Ｉ1−Ｉ2が出力
される。
【０００４】図１６に示す回路において、温度に逆比例
する電流が得られるのは、ダイオード接続されたトラン
ジスタＱ１のバイアス電流は温度に逆比例し（温度の増
大とともに減少、これはベース・エミッタ間電圧ＶBEの
温度係数が約−２ｍＶ／℃と負であることによる）、同
様にダイオード接続された２つのトランジスタＱ４、Ｑ
７のバイアス電流も温度に逆比例し、ダイオード接続さ
れたトランジスタＱ１のバイアス電流の温度特性の２倍
の温度特性を持つことによる。ただし、電源電圧ＶSTB
は温度特性を持たない基準電圧とすることが必要とされ
る。
する電流が得られるのは、ダイオード接続されたトラン
ジスタＱ１のバイアス電流は温度に逆比例し（温度の増
大とともに減少、これはベース・エミッタ間電圧ＶBEの
温度係数が約−２ｍＶ／℃と負であることによる）、同
様にダイオード接続された２つのトランジスタＱ４、Ｑ
７のバイアス電流も温度に逆比例し、ダイオード接続さ
れたトランジスタＱ１のバイアス電流の温度特性の２倍
の温度特性を持つことによる。ただし、電源電圧ＶSTB
は温度特性を持たない基準電圧とすることが必要とされ
る。
【０００５】
【発明が解決しようとする課題】しかしながら、図１６
に示す回路においては、電源電圧ＶSTBとして電源・接
地間に直列接続されたトランジスタＱ４、Ｑ７のベース
・エミッタ間電圧の和（ＶBEは０．６〜０．７Ｖ、従っ
て１．２〜１．４Ｖ程度）よりも大の電圧値が必要とさ
れる。すなわち、従来の温度に逆比例する電流を発生さ
せる逆ＰＴＡＴ回路では、例えば１Ｖ程度の低電圧で動
作させることは困難であった。
に示す回路においては、電源電圧ＶSTBとして電源・接
地間に直列接続されたトランジスタＱ４、Ｑ７のベース
・エミッタ間電圧の和（ＶBEは０．６〜０．７Ｖ、従っ
て１．２〜１．４Ｖ程度）よりも大の電圧値が必要とさ
れる。すなわち、従来の温度に逆比例する電流を発生さ
せる逆ＰＴＡＴ回路では、例えば１Ｖ程度の低電圧で動
作させることは困難であった。
【０００６】従って、本発明は上記問題点を解消し、半
導体集積回路上に、低電圧から動作し、回路規模の小さ
い、温度に逆比例する電流を出力するカレントミラー回
路および基準電流回路を提供することを目的とする。
導体集積回路上に、低電圧から動作し、回路規模の小さ
い、温度に逆比例する電流を出力するカレントミラー回
路および基準電流回路を提供することを目的とする。
【０００７】
【課題を解決するための手段】前記目的を達成するた
め、本発明は、第１の抵抗を介してエミッタ接地される
と共にダイオード接続された第１のトランジスタに基準
電流が入力され、前記第１のトランジスタとベースが共
通接続されエミッタ接地された第２のトランジスタがミ
ラー電流を引き込むことを特徴とするカレントミラー回
路を提供する。
め、本発明は、第１の抵抗を介してエミッタ接地される
と共にダイオード接続された第１のトランジスタに基準
電流が入力され、前記第１のトランジスタとベースが共
通接続されエミッタ接地された第２のトランジスタがミ
ラー電流を引き込むことを特徴とするカレントミラー回
路を提供する。
【０００８】また、本発明は、第１の抵抗を介してソー
ス接地されると共にダイオード接続された第１のトラン
ジスタに基準電流が入力され、前記第１のトランジスタ
とゲートが共通接続されソース接地された第２のトラン
ジスタがミラー電流を引き込むことを特徴とするカレン
トミラー回路を提供する。
ス接地されると共にダイオード接続された第１のトラン
ジスタに基準電流が入力され、前記第１のトランジスタ
とゲートが共通接続されソース接地された第２のトラン
ジスタがミラー電流を引き込むことを特徴とするカレン
トミラー回路を提供する。
【０００９】さらに、本発明は、第１の抵抗を介してベ
ースとコレクタが接続され、第２の抵抗を介してエミッ
タ接地される第１のトランジスタに基準電流が入力さ
れ、前記第１のトランジスタのコレクタにベースが共通
接続されると共にエミッタ接地された第２のトランジス
タがミラー電流を引き込むことを特徴とするカレントミ
ラー回路を提供する。
ースとコレクタが接続され、第２の抵抗を介してエミッ
タ接地される第１のトランジスタに基準電流が入力さ
れ、前記第１のトランジスタのコレクタにベースが共通
接続されると共にエミッタ接地された第２のトランジス
タがミラー電流を引き込むことを特徴とするカレントミ
ラー回路を提供する。
【００１０】そして、本発明は、第１の抵抗を介してゲ
ートとドレインが接続され、第２の抵抗を介してソース
接地される第１のトランジスタに基準電流が入力され、
前記第１のトランジスタのドレインにゲートが共通接続
されると共にソース接地された第２のトランジスタがミ
ラー電流を引き込むことを特徴とするカレントミラー回
路を提供する。
ートとドレインが接続され、第２の抵抗を介してソース
接地される第１のトランジスタに基準電流が入力され、
前記第１のトランジスタのドレインにゲートが共通接続
されると共にソース接地された第２のトランジスタがミ
ラー電流を引き込むことを特徴とするカレントミラー回
路を提供する。
【００１１】また、本発明は、正の温度特性を有するＰ
ＴＡＴ回路と、一方の電流に対して他方の電流の関係が
温度に対して逆比例する逆ＰＴＡＴ回路が、互いに温度
特性を打ち消すように、電流ループを構成することを特
徴とする基準電流回路を提供する。
ＴＡＴ回路と、一方の電流に対して他方の電流の関係が
温度に対して逆比例する逆ＰＴＡＴ回路が、互いに温度
特性を打ち消すように、電流ループを構成することを特
徴とする基準電流回路を提供する。
【００１２】さらに、本発明は、上記カレントミラー回
路により、エミッタ接地され抵抗を介してベースが接地
されたトランジスタが駆動され、前記カレントミラー回
路の基準電流が前記トランジスタに、前記カレントミラ
ー回路のミラー電流が前記抵抗にそれぞれ供給されるこ
とを特徴とする基準電流回路を提供する。
路により、エミッタ接地され抵抗を介してベースが接地
されたトランジスタが駆動され、前記カレントミラー回
路の基準電流が前記トランジスタに、前記カレントミラ
ー回路のミラー電流が前記抵抗にそれぞれ供給されるこ
とを特徴とする基準電流回路を提供する。
【００１３】そして、本発明は、好ましくは、エミッタ
が接地され、抵抗を介してベースが接地された第３のト
ランジスタが、第１の抵抗を介してベースとコレクタが
接続され、エミッタ接地される第１のトランジスタに基
準電流が入力され、前記第１のトランジスタのコレクタ
にベースが共通接続されエミッタ接地された第２のトラ
ンジスタがミラー電流を引き込むカレントミラー回路に
より駆動され、前記カレントミラー回路の基準電流が前
記トランジスタに、前記カレントミラー回路のミラー電
流が前記抵抗にそれぞれ供給されることを特徴とする基
準電流回路を提供する。
が接地され、抵抗を介してベースが接地された第３のト
ランジスタが、第１の抵抗を介してベースとコレクタが
接続され、エミッタ接地される第１のトランジスタに基
準電流が入力され、前記第１のトランジスタのコレクタ
にベースが共通接続されエミッタ接地された第２のトラ
ンジスタがミラー電流を引き込むカレントミラー回路に
より駆動され、前記カレントミラー回路の基準電流が前
記トランジスタに、前記カレントミラー回路のミラー電
流が前記抵抗にそれぞれ供給されることを特徴とする基
準電流回路を提供する。
【００１４】
【作用】本発明のカレントミラー回路および基準電流回
路によれば、低電圧から動作し、回路規模も小さく、し
かも温度に逆比例する逆ＰＴＡＴ特性を持つカレントミ
ラー回路、および基準電流回路を簡単に実現することが
できる。
路によれば、低電圧から動作し、回路規模も小さく、し
かも温度に逆比例する逆ＰＴＡＴ特性を持つカレントミ
ラー回路、および基準電流回路を簡単に実現することが
できる。
【００１５】
【実施例】図面を参照して、本発明の実施例を以下に説
明する。
明する。
【００１６】
【実施例１】図１に、本発明に係るカレントミラー回路
の第１の実施例の構成を示す。本実施例ではバイポーラ
トランジスタを用いた回路構成例を示す。
の第１の実施例の構成を示す。本実施例ではバイポーラ
トランジスタを用いた回路構成例を示す。
【００１７】素子の整合性は良いものとし、ベース幅変
調を無視すると、トランジスタのベース電圧とコレクタ
電流の関係を規定する指数則より、トランジスタＱ１の
コレクタ電流は次式（１）で与えられる。
調を無視すると、トランジスタのベース電圧とコレクタ
電流の関係を規定する指数則より、トランジスタＱ１の
コレクタ電流は次式（１）で与えられる。
【００１８】
【数１】
【００１９】ここでＶTは熱電圧であり、ＶT＝ｋＴ／ｑ
と表される。ただし、ｋはボルツマン定数、Ｔは絶対温
度、ｑは単位電子電荷である。ＩSはトランジスタの飽
和電流、ＫはトランジスタＱ１のエミッタ面積比をそれ
ぞれ示している。
と表される。ただし、ｋはボルツマン定数、Ｔは絶対温
度、ｑは単位電子電荷である。ＩSはトランジスタの飽
和電流、ＫはトランジスタＱ１のエミッタ面積比をそれ
ぞれ示している。
【００２０】同様に、トランジスタＱ２のコレクタ電流
は次式（２）にて与えられる（トランジスタＱ２のエミ
ッタ面積比は１）。
は次式（２）にて与えられる（トランジスタＱ２のエミ
ッタ面積比は１）。
【００２１】
【数２】
【００２２】また、トランジスタＱ２のベース・エミッ
タ間電圧ＶBE2はトランジスタＱ１のベース・エミッタ
間電圧ＶBE1にエミッタ抵抗Ｒ1の電位降下Ｒ1×Ｉ1を加
えたものに等しく、トランジスタＱ１とＱ２とのベース
・エミッタ間電圧の差ΔＶBEは次式（３）にて表わされ
る。
タ間電圧ＶBE2はトランジスタＱ１のベース・エミッタ
間電圧ＶBE1にエミッタ抵抗Ｒ1の電位降下Ｒ1×Ｉ1を加
えたものに等しく、トランジスタＱ１とＱ２とのベース
・エミッタ間電圧の差ΔＶBEは次式（３）にて表わされ
る。
【００２３】
【数３】
【００２４】なお、ここでは、簡単のために、トランジ
スタの電流増幅率αFは１としてある。
スタの電流増幅率αFは１としてある。
【００２５】したがって、上式（３）に上式（１）、
（２）のＶBE1、ＶBE2を代入して、本実施例に係るカレ
ントミラー回路（「逆ワイドラーカレントミラー回路」
ともいう）の基準電流Ｉ1とミラー電流Ｉ2の関係は次式
（４）で与えられる。
（２）のＶBE1、ＶBE2を代入して、本実施例に係るカレ
ントミラー回路（「逆ワイドラーカレントミラー回路」
ともいう）の基準電流Ｉ1とミラー電流Ｉ2の関係は次式
（４）で与えられる。
【００２６】
【数４】
【００２７】従って、逆ワイドラーカレントミラー回路
の微分温度係数ＴＣF（ミラー電流Ｉ2の温度微分として
求められる）は、次式（５）で与えられる。
の微分温度係数ＴＣF（ミラー電流Ｉ2の温度微分として
求められる）は、次式（５）で与えられる。
【００２８】
【数５】
【００２９】上式（５）において、ｄＲ1／ｄＴ＝０
（抵抗Ｒ1の温度係数が零）の場合には明らかに微分温
度係数ＴＣF（Ｉ2）＜０となり、本実施例のカレントミ
ラー回路のミラー電流Ｉ2は絶対温度に逆比例する。
（抵抗Ｒ1の温度係数が零）の場合には明らかに微分温
度係数ＴＣF（Ｉ2）＜０となり、本実施例のカレントミ
ラー回路のミラー電流Ｉ2は絶対温度に逆比例する。
【００３０】図２に、本発明の第１の実施例に係るカレ
ントミラー回路における基準電流Ｉ1とミラー電流Ｉ2と
の関係を示す。
ントミラー回路における基準電流Ｉ1とミラー電流Ｉ2と
の関係を示す。
【００３１】図２を参照して、Ｒ1／ＶT＝１の特性曲線
を常温（２５℃）とみなせば、Ｒ1／ＶT＝２９８／２４
８の曲線、およびＲ1／ＶT＝２９８／３４８の曲線は、
それぞれ−３０℃と７５℃に相当する。
を常温（２５℃）とみなせば、Ｒ1／ＶT＝２９８／２４
８の曲線、およびＲ1／ＶT＝２９８／３４８の曲線は、
それぞれ−３０℃と７５℃に相当する。
【００３２】すなわち、図２から、本発明の第１に係る
実施例のカレントミラー回路は逆ＰＴＡＴ回路（出力電
流が絶対温度に逆比例する回路）であることが理解でき
る。
実施例のカレントミラー回路は逆ＰＴＡＴ回路（出力電
流が絶対温度に逆比例する回路）であることが理解でき
る。
【００３３】図３は、−２５℃、２５℃、および７５℃
における本発明の第１実施例に係るカレントミラー回路
の温度特性の実測値であり、ここでは、Ｒ1＝１００
Ω、ＴＣF（Ｒ1）＝−３００ｐｐｍ／℃、エミッタ面積
比Ｋ＝１、トランジスタＱ２のコレクタ電圧ＶCE2＝
０．５Ｖとしている。このように、本実施例によれば、
絶対温度に逆比例（「反比例」ともいう）する電流が簡
単に得られる。
における本発明の第１実施例に係るカレントミラー回路
の温度特性の実測値であり、ここでは、Ｒ1＝１００
Ω、ＴＣF（Ｒ1）＝−３００ｐｐｍ／℃、エミッタ面積
比Ｋ＝１、トランジスタＱ２のコレクタ電圧ＶCE2＝
０．５Ｖとしている。このように、本実施例によれば、
絶対温度に逆比例（「反比例」ともいう）する電流が簡
単に得られる。
【００３４】
【実施例２】図４に、本発明に係るカレントミラー回路
の第２の実施例の構成を示す。本実施例は前記第１の実
施例のバイポーラトランジスタをＭＯＳトランジスタで
置き換えたものである。
の第２の実施例の構成を示す。本実施例は前記第１の実
施例のバイポーラトランジスタをＭＯＳトランジスタで
置き換えたものである。
【００３５】素子の整合性は良いものとし、チャネル長
変調と基板効果を無視し、ＭＯＳトランジスタのドレイ
ン電流とゲート−ソース間電圧の関係は２乗則に従うも
のとすると、ＭＯＳトランジスタＭ１のドレイン電流
は、次式（６）で与えられる。
変調と基板効果を無視し、ＭＯＳトランジスタのドレイ
ン電流とゲート−ソース間電圧の関係は２乗則に従うも
のとすると、ＭＯＳトランジスタＭ１のドレイン電流
は、次式（６）で与えられる。
【００３６】
【数６】
【００３７】ここで、βはトランスコンダクタンス・パ
ラメータであり、β＝μ（ＣOX／２）（Ｗ／Ｌ）と表さ
れる。ただし、μはキャリアの実効モビリティ、ＣOXは
単位面積当たりのゲート酸化膜容量、Ｗ、Ｌはそれぞれ
ゲート幅、ゲート長を表わし、ＶGSはゲート−ソース間
電圧、ＶTHはゲートしきい値電圧をそれぞれ示す。ま
た、ＫはＭＯＳトランジスタＭ１の利得係数比（電流駆
動比、ゲート幅ＷがトランジスタＭ２のＫ倍）を示して
いる。
ラメータであり、β＝μ（ＣOX／２）（Ｗ／Ｌ）と表さ
れる。ただし、μはキャリアの実効モビリティ、ＣOXは
単位面積当たりのゲート酸化膜容量、Ｗ、Ｌはそれぞれ
ゲート幅、ゲート長を表わし、ＶGSはゲート−ソース間
電圧、ＶTHはゲートしきい値電圧をそれぞれ示す。ま
た、ＫはＭＯＳトランジスタＭ１の利得係数比（電流駆
動比、ゲート幅ＷがトランジスタＭ２のＫ倍）を示して
いる。
【００３８】同様にしてＭＯＳトランジスタＭ２のドレ
イン電流は、次式（７）で与えられる。
イン電流は、次式（７）で与えられる。
【００３９】
【数７】
【００４０】また、図４を参照して、トランジスタＭ
１、Ｍ２のゲート−ソース間電圧ＶGS 1、ＶGS2の差電圧
ΔＶGSは次式（８）で与えられる。
１、Ｍ２のゲート−ソース間電圧ＶGS 1、ＶGS2の差電圧
ΔＶGSは次式（８）で与えられる。
【００４１】
【数８】
【００４２】上式（６）、（７）からＶGS1、ＶGS2をそ
れぞれＩ1、Ｉ2で表わし、これらを上式（８）を代入し
てミラー電流Ｉ2を求めると、次式（９）が得られる。
れぞれＩ1、Ｉ2で表わし、これらを上式（８）を代入し
てミラー電流Ｉ2を求めると、次式（９）が得られる。
【００４３】
【数９】
【００４４】上式（９）は本発明の第２実施例に係るカ
レントミラー回路における基準電流Ｉ1とミラー電流Ｉ2
と関係を規定するものである。
レントミラー回路における基準電流Ｉ1とミラー電流Ｉ2
と関係を規定するものである。
【００４５】ＭＯＳデバイスにおいては、モビリティμ
が温度特性を持つことから、トランスコンダクタンス・
パラメータβの温度依存性は次式（１０）で表される。
が温度特性を持つことから、トランスコンダクタンス・
パラメータβの温度依存性は次式（１０）で表される。
【００４６】
【数１０】
【００４７】ただし、β0は常温（＝３００Ｋ）でのβ
の値である。
の値である。
【００４８】上式（９）においては、トランスコンダク
タンス・パラメータβは√内に表されるから、次式（１
１）が成り立つ。
タンス・パラメータβは√内に表されるから、次式（１
１）が成り立つ。
【００４９】
【数１１】
【００５０】図５にトランスコンダクタンス・パラメー
タβについてβ1/2の特性図を示す。図５から判るよう
にβ1/2は負の温度特性（微分温度係数が負）を持つこ
とから、本実施例に係るカレントミラー回路における基
準電流Ｉ1とミラー電流Ｉ2の関係（上式（９）参照）を
図示すれば、おおよそ、図２と同様の特性が得られる。
すなわち、本実施例に係るカレントミラー回路における
ミラー電流Ｉ2は負の温度係数を持つ。
タβについてβ1/2の特性図を示す。図５から判るよう
にβ1/2は負の温度特性（微分温度係数が負）を持つこ
とから、本実施例に係るカレントミラー回路における基
準電流Ｉ1とミラー電流Ｉ2の関係（上式（９）参照）を
図示すれば、おおよそ、図２と同様の特性が得られる。
すなわち、本実施例に係るカレントミラー回路における
ミラー電流Ｉ2は負の温度係数を持つ。
【００５１】
【実施例３】次に、図６に、本発明の第３実施例に係る
カレントミラー回路の構成を示す。
カレントミラー回路の構成を示す。
【００５２】トランジスタＱ１のＱ２のコレクタ電流を
Ｉ1、Ｉ2としてベース・エミッタ間電圧ＶBE1とＶBE2は
それぞれ上式（１）、（２）で与えられる。
Ｉ1、Ｉ2としてベース・エミッタ間電圧ＶBE1とＶBE2は
それぞれ上式（１）、（２）で与えられる。
【００５３】図６を参照して、トランジスタＱ１のＱ２
のベース・エミッタ間電圧ＶBE1とＶBE2の差ΔＶBEに関
して、抵抗Ｒ1とエミッタ抵抗Ｒ2に流れる電流が共に等
しいものとして（電流増幅率αFを１で近似）、ＶBE2−
ＶBE1＝Ｉ1（Ｒ2−Ｒ1）が成り立ち、上式（１）、
（２）から、カレントミラー回路の基準電流Ｉ1とミラ
ー電流Ｉ2の関係として次式（１２）が導出される。
のベース・エミッタ間電圧ＶBE1とＶBE2の差ΔＶBEに関
して、抵抗Ｒ1とエミッタ抵抗Ｒ2に流れる電流が共に等
しいものとして（電流増幅率αFを１で近似）、ＶBE2−
ＶBE1＝Ｉ1（Ｒ2−Ｒ1）が成り立ち、上式（１）、
（２）から、カレントミラー回路の基準電流Ｉ1とミラ
ー電流Ｉ2の関係として次式（１２）が導出される。
【００５４】
【数１２】
【００５５】従って、カレントミラー回路（ミラー電流
Ｉ2）の微分温度係数ＴＣFは次式（１３）で与えられ
る。
Ｉ2）の微分温度係数ＴＣFは次式（１３）で与えられ
る。
【００５６】
【数１３】
【００５７】抵抗Ｒ2、Ｒ1がいずれも温度特性を持たな
いものと仮定すると、抵抗値がＲ2＞Ｒ1の場合にはカレ
ントミラー回路の微分温度係数ＴＣFは負、すなわちＴ
ＣF（Ｉ2）＜０となり、Ｒ2＜Ｒ1の場合にはＴＣ
F（Ｉ2）＞０となる。
いものと仮定すると、抵抗値がＲ2＞Ｒ1の場合にはカレ
ントミラー回路の微分温度係数ＴＣFは負、すなわちＴ
ＣF（Ｉ2）＜０となり、Ｒ2＜Ｒ1の場合にはＴＣ
F（Ｉ2）＞０となる。
【００５８】したがって、図６に示した本実施例に係る
カレントミラー回路は、Ｒ2＞Ｒ1の場合には前記第１実
施例のカレントミラー回路と同様にミラー電流Ｉ2の微
分温度係数ＴＣFは負となり、一方、Ｒ2＞Ｒ1の場合に
は良く知られた永田カレントミラー回路と同様に作用す
ることになる。すなわち、本実施例に係るカレントミラ
ー回路の温度係数は抵抗Ｒ1とＲ2によりプログラミング
可能である。
カレントミラー回路は、Ｒ2＞Ｒ1の場合には前記第１実
施例のカレントミラー回路と同様にミラー電流Ｉ2の微
分温度係数ＴＣFは負となり、一方、Ｒ2＞Ｒ1の場合に
は良く知られた永田カレントミラー回路と同様に作用す
ることになる。すなわち、本実施例に係るカレントミラ
ー回路の温度係数は抵抗Ｒ1とＲ2によりプログラミング
可能である。
【００５９】本実施例において、Ｒ2＞Ｒ1の場合を例
に、図７に−２５℃、２５℃、および７５℃における温
度係数が設定可能なカレントミラー回路の温度特性の実
測値を示す。ここでは、Ｒ1＝１００Ω、Ｒ2＝１５０
Ω、ＴＣF（Ｒ）＝−３００ｐｐｍ／℃、Ｋ1＝１、Ｖ
CE2＝０．５Ｖと設定してある。抵抗での電圧降下が２
ＶT以下の時には、温度係数が正しい値に設定されてい
る。
に、図７に−２５℃、２５℃、および７５℃における温
度係数が設定可能なカレントミラー回路の温度特性の実
測値を示す。ここでは、Ｒ1＝１００Ω、Ｒ2＝１５０
Ω、ＴＣF（Ｒ）＝−３００ｐｐｍ／℃、Ｋ1＝１、Ｖ
CE2＝０．５Ｖと設定してある。抵抗での電圧降下が２
ＶT以下の時には、温度係数が正しい値に設定されてい
る。
【００６０】
【実施例４】次に、図８に、本発明の第４の実施例に係
るカレントミラー回路の構成を示す。図示の如く本実施
例においてはカレントミラー回路はＭＯＳトランジスタ
で構成されている。
るカレントミラー回路の構成を示す。図示の如く本実施
例においてはカレントミラー回路はＭＯＳトランジスタ
で構成されている。
【００６１】前記第３の実施例と同様にして、ＭＯＳト
ランジスタＭ１とＭ２のゲート−ソース間電圧ＶGS1と
ＶGS2の差は次式（１４）で与えられる。
ランジスタＭ１とＭ２のゲート−ソース間電圧ＶGS1と
ＶGS2の差は次式（１４）で与えられる。
【００６２】
【数１４】
【００６３】また、ＭＯＳトランジスタＭ１とＭ２のド
レイン電流Ｉ1、Ｉ2は上式（６）、（７）でそれぞれ表
わされることから、式（６）、（７）を上式（１４）に
代入して、電流Ｉ1とＩ2の関係として次式（１５）と
（１６）が得られる。
レイン電流Ｉ1、Ｉ2は上式（６）、（７）でそれぞれ表
わされることから、式（６）、（７）を上式（１４）に
代入して、電流Ｉ1とＩ2の関係として次式（１５）と
（１６）が得られる。
【００６４】
【数１５】
【００６５】
【数１６】
【００６６】上式（１５）、（１６）から本実施例のカ
レントミラー回路における基準電流Ｉ1とミラー電流Ｉ2
の関係が求められた。すなわち、Ｒ2≧Ｒ1の場合には本
実施例のカレントミラー回路における基準電流Ｉ1とミ
ラー電流Ｉ2の関係と同様に、逆ＰＴＡＴ回路となり、
Ｒ1≧Ｔ2の場合にはＭＯＳ永田カレントミラー回路とな
り、本発明者が解析したようにＰＴＡＴ回路となる（文
献「ICICE Transactionson Fundamentals、VOL.E77-A、
NO.2、pp.398-402、Feb.、 1994年」参照）。このよう
に、本実施例に係るカレントミラー回路の温度係数は抵
抗Ｒ1とＲ2によりプログラミング可能である。
レントミラー回路における基準電流Ｉ1とミラー電流Ｉ2
の関係が求められた。すなわち、Ｒ2≧Ｒ1の場合には本
実施例のカレントミラー回路における基準電流Ｉ1とミ
ラー電流Ｉ2の関係と同様に、逆ＰＴＡＴ回路となり、
Ｒ1≧Ｔ2の場合にはＭＯＳ永田カレントミラー回路とな
り、本発明者が解析したようにＰＴＡＴ回路となる（文
献「ICICE Transactionson Fundamentals、VOL.E77-A、
NO.2、pp.398-402、Feb.、 1994年」参照）。このよう
に、本実施例に係るカレントミラー回路の温度係数は抵
抗Ｒ1とＲ2によりプログラミング可能である。
【００６７】
【実施例５】図９は、本発明のさらに別の実施例（第５
の実施例）として、本発明に係る基準電流回路の一実施
例の構成を示すブロック図である。図９を参照して、本
実施例は、ＰＴＡＴ（proportional to absolute tempe
rature）型カレントミラー回路を相互バイアス化して構
成される。そして、逆ＰＴＡＴカレントミラー回路102
はＰＴＡＴカレントミラー回路101で駆動される。な
お、ＰＴＡＴ回路は不図示の起動回路（start-up回路；
好ましくは永田カレントミラー回路等により構成され
る）により所定の安定動作点に導かれる。
の実施例）として、本発明に係る基準電流回路の一実施
例の構成を示すブロック図である。図９を参照して、本
実施例は、ＰＴＡＴ（proportional to absolute tempe
rature）型カレントミラー回路を相互バイアス化して構
成される。そして、逆ＰＴＡＴカレントミラー回路102
はＰＴＡＴカレントミラー回路101で駆動される。な
お、ＰＴＡＴ回路は不図示の起動回路（start-up回路；
好ましくは永田カレントミラー回路等により構成され
る）により所定の安定動作点に導かれる。
【００６８】図９のＰＴＡＴ回路としては、よく知られ
たワイドラーカレントミラー回路や永田カレントミラー
回路、あるいは定電流駆動されたトランジスタのベース
バイアス抵抗に流れる電流回路等を用いてよい。本実施
例においては、ワイドラーカレントミラー回路等のＰＴ
ＡＴ型カレントミラー回路を逆ワイドラーカレントミラ
ー回路で構成された逆ＰＴＡＴ回路で受けることによ
り、ゼロ温度係数（温度特性を持たない一定電流）の基
準電流回路が得られる。
たワイドラーカレントミラー回路や永田カレントミラー
回路、あるいは定電流駆動されたトランジスタのベース
バイアス抵抗に流れる電流回路等を用いてよい。本実施
例においては、ワイドラーカレントミラー回路等のＰＴ
ＡＴ型カレントミラー回路を逆ワイドラーカレントミラ
ー回路で構成された逆ＰＴＡＴ回路で受けることによ
り、ゼロ温度係数（温度特性を持たない一定電流）の基
準電流回路が得られる。
【００６９】
【実施例６】図１０に、本発明の更に別の実施例とし
て、本発明に係る基準電流回路の第２の実施例の構成を
示す。本実施例ではバイポーラ素子が用いられている。
て、本発明に係る基準電流回路の第２の実施例の構成を
示す。本実施例ではバイポーラ素子が用いられている。
【００７０】図１０には、図１に示した前記第１実施例
のカレントミラー回路（トランジスタＱ２、Ｑ３とエミ
ッタ抵抗Ｒ2から構成される逆ワイドラーカレントミラ
ー回路）とベース抵抗Ｒ1を介してバイアスされるトラ
ンジスタＱ６とを含み、零と負の温度特性を持つ基準電
流回路の構成が示されている。なお、電流ＩSTRTは不図
示の起動回路（例えば永田カレントミラー回路で構成さ
れる）から引き込まれるものとする。
のカレントミラー回路（トランジスタＱ２、Ｑ３とエミ
ッタ抵抗Ｒ2から構成される逆ワイドラーカレントミラ
ー回路）とベース抵抗Ｒ1を介してバイアスされるトラ
ンジスタＱ６とを含み、零と負の温度特性を持つ基準電
流回路の構成が示されている。なお、電流ＩSTRTは不図
示の起動回路（例えば永田カレントミラー回路で構成さ
れる）から引き込まれるものとする。
【００７１】トランジスタＱ１のベース・エミッタ間電
圧ＶBE1の温度依存性は−２ｍＶ／℃程度であり、また
抵抗Ｒ1の端子間電圧についてＩ1Ｒ1＝ＶBE1が成り立つ
ことから、電流Ｉ1の温度特性を導くと次式（１７）が
成り立つ。
圧ＶBE1の温度依存性は−２ｍＶ／℃程度であり、また
抵抗Ｒ1の端子間電圧についてＩ1Ｒ1＝ＶBE1が成り立つ
ことから、電流Ｉ1の温度特性を導くと次式（１７）が
成り立つ。
【００７２】
【数１７】
【００７３】上式（１７）において、抵抗Ｒ1がゼロ温
度係数であり、ベース・エミッタ間電圧ＶBE1が常温で
丁度６００ｍＶであれば、図１０の電流Ｉ1の微分温度
係数ＴＣF（Ｉ1）は−３，３３３（＝２／６００）ｐｐ
ｍ／ｄｅｇとなる。
度係数であり、ベース・エミッタ間電圧ＶBE1が常温で
丁度６００ｍＶであれば、図１０の電流Ｉ1の微分温度
係数ＴＣF（Ｉ1）は−３，３３３（＝２／６００）ｐｐ
ｍ／ｄｅｇとなる。
【００７４】したがって、もし抵抗Ｒ1がゼロ温度係数
であれば、逆ワイドラーカレントミラー回路で構成され
た逆ＰＴＡＴ回路を介して、図１０の基準電流回路から
温度特性を持たない基準電流Ｉ2と負の温度特性を持つ
基準電流Ｉ1が得られる。
であれば、逆ワイドラーカレントミラー回路で構成され
た逆ＰＴＡＴ回路を介して、図１０の基準電流回路から
温度特性を持たない基準電流Ｉ2と負の温度特性を持つ
基準電流Ｉ1が得られる。
【００７５】図１１に、永田カレントミラー回路を起動
回路とした相互バイアスされた零と負の温度特性を持つ
基準電流回路における出力電流の、−２５℃、２５℃、
および７５℃における温度特性の実測値を示す。ここで
は、Ｒ1＝３ＫΩ、Ｒ2＝１００Ω、抵抗の温度係数ＴＣ
F（Ｒ）＝−３００ｐｐｍ／℃、トランジスタＱ４のコ
レクタ電圧ＶCE4＝０．７Ｖ、トランジスタＱ５のコレ
クタ電圧ＶCE5＝０．５Ｖとされている。
回路とした相互バイアスされた零と負の温度特性を持つ
基準電流回路における出力電流の、−２５℃、２５℃、
および７５℃における温度特性の実測値を示す。ここで
は、Ｒ1＝３ＫΩ、Ｒ2＝１００Ω、抵抗の温度係数ＴＣ
F（Ｒ）＝−３００ｐｐｍ／℃、トランジスタＱ４のコ
レクタ電圧ＶCE4＝０．７Ｖ、トランジスタＱ５のコレ
クタ電圧ＶCE5＝０．５Ｖとされている。
【００７６】
【実施例７】図１２は、本発明に係る基準電流回路の更
に別の実施例の構成を示す図であり、２つの単純カレン
トミラー回路で電流を折り返した零と負の温度特性を持
つ基準電流回路を示す。図１２を参照して、本実施例
は、前記第１実施例に係るカレントミラー回路を構成す
るトランジスタＱ２、Ｑ３のコレクタ電流（基準電流と
ミラー電流）を、トランジスタＱ４、５からなる第１の
単純カレントミラー回路と、トランジスタＱ６、Ｑ７か
らなる第２の単純カレントミラー回路とでそれぞれ折り
返し、トランジスタＱ１にコレクタ電流Ｉ2、バイアス
抵抗Ｒ1に電流Ｉ1を供給している。
に別の実施例の構成を示す図であり、２つの単純カレン
トミラー回路で電流を折り返した零と負の温度特性を持
つ基準電流回路を示す。図１２を参照して、本実施例
は、前記第１実施例に係るカレントミラー回路を構成す
るトランジスタＱ２、Ｑ３のコレクタ電流（基準電流と
ミラー電流）を、トランジスタＱ４、５からなる第１の
単純カレントミラー回路と、トランジスタＱ６、Ｑ７か
らなる第２の単純カレントミラー回路とでそれぞれ折り
返し、トランジスタＱ１にコレクタ電流Ｉ2、バイアス
抵抗Ｒ1に電流Ｉ1を供給している。
【００７７】図１３は、図１２に示す本実施例に係る基
準電流回路において、永田カレントミラー回路を起動回
路とした零と負の温度特性を持つ基準電流回路の、−２
５℃、２５℃、および７５℃における温度特性である。
ここでは、Ｒ1＝５０Ω、Ｒ2＝１００Ω、各抵抗の温度
係数はＴＣF（Ｒ）＝−３００ｐｐｍ／℃である。図示
の如く、本実施例に係る基準電流回路において電流
Ｉ1、Ｉ2は負の温度特性を有する。
準電流回路において、永田カレントミラー回路を起動回
路とした零と負の温度特性を持つ基準電流回路の、−２
５℃、２５℃、および７５℃における温度特性である。
ここでは、Ｒ1＝５０Ω、Ｒ2＝１００Ω、各抵抗の温度
係数はＴＣF（Ｒ）＝−３００ｐｐｍ／℃である。図示
の如く、本実施例に係る基準電流回路において電流
Ｉ1、Ｉ2は負の温度特性を有する。
【００７８】
【実施例８】図１４は、本発明に係る基準電流回路の更
にまた別の実施例の構成を示す図であり、図１に示した
前記第１実施例のカレントミラー回路（トランジスタＱ
３、Ｑ４と抵抗Ｒ2で構成される逆ＰＴＡＴカレントミ
ラー回路）と、永田カレントミラー回路（トランジスタ
Ｑ１、Ｑ２と抵抗Ｒ1で構成される）と、トランジスタ
Ｑ５、Ｑ６からなる第１の単純カレントミラー回路と、
トランジスタＱ７、Ｑ８からなる第２の単純カレントミ
ラー回路から構成され、逆ＰＴＡＴカレントミラー回路
の基準電流とミラー電流は第１、第２のカレントミラー
回路で折り返されて、永田カレントミラー回路の基準電
流とミラー電流とされ、基準電流回路は零と負の温度特
性を示す。
にまた別の実施例の構成を示す図であり、図１に示した
前記第１実施例のカレントミラー回路（トランジスタＱ
３、Ｑ４と抵抗Ｒ2で構成される逆ＰＴＡＴカレントミ
ラー回路）と、永田カレントミラー回路（トランジスタ
Ｑ１、Ｑ２と抵抗Ｒ1で構成される）と、トランジスタ
Ｑ５、Ｑ６からなる第１の単純カレントミラー回路と、
トランジスタＱ７、Ｑ８からなる第２の単純カレントミ
ラー回路から構成され、逆ＰＴＡＴカレントミラー回路
の基準電流とミラー電流は第１、第２のカレントミラー
回路で折り返されて、永田カレントミラー回路の基準電
流とミラー電流とされ、基準電流回路は零と負の温度特
性を示す。
【００７９】図１４に示す永田カレントミラー回路（ト
ランジスタＱ１、Ｑ２と抵抗Ｒ1で構成される）の基準
電流Ｉ1とミラー電流（mirror current）Ｉ2の関係とし
て、トランジスタＱ１、２のベース・エミッタ間電圧Ｖ
BE1、ＶBE2とコレクタ電流Ｉ1、Ｉ2の関係（次式１８
ａ、１８ｂ参照）、トランジスタＱ１、２のベース・エ
ミッタ間電位差に関するキルヒホフ電圧則（次式（１
９））から次式（２０）が導かれる。
ランジスタＱ１、Ｑ２と抵抗Ｒ1で構成される）の基準
電流Ｉ1とミラー電流（mirror current）Ｉ2の関係とし
て、トランジスタＱ１、２のベース・エミッタ間電圧Ｖ
BE1、ＶBE2とコレクタ電流Ｉ1、Ｉ2の関係（次式１８
ａ、１８ｂ参照）、トランジスタＱ１、２のベース・エ
ミッタ間電位差に関するキルヒホフ電圧則（次式（１
９））から次式（２０）が導かれる。
【００８０】
【数１８】
【００８１】
【数１９】
【００８２】
【数２０】
【００８３】上式（２０）を基準電流Ｉ1で微分し、ｄ
Ｉ2／ｄＩ1＝０を求めると次式（２１）が得られる。
Ｉ2／ｄＩ1＝０を求めると次式（２１）が得られる。
【００８４】
【数２１】
【００８５】従って、上式（２０）、（２１）からミラ
ー電流Ｉ2のピーク値は次式（２２）となる。
ー電流Ｉ2のピーク値は次式（２２）となる。
【００８６】
【数２２】
【００８７】上式（２２）から、トランジスタＱ２、Ｑ
１のエミッタ面積比Ｋ1をｅ（＝2.7183）（おおよそ１
１／４）に設定すると、永田カレントミラー回路のミラ
ー電流Ｉ2のピーク値は基準電流値Ｉ1と等しくなる。
１のエミッタ面積比Ｋ1をｅ（＝2.7183）（おおよそ１
１／４）に設定すると、永田カレントミラー回路のミラ
ー電流Ｉ2のピーク値は基準電流値Ｉ1と等しくなる。
【００８８】また、永田カレントミラー回路の微分温度
係数（ＴＣF）は次式（２３）で与えられる。
係数（ＴＣF）は次式（２３）で与えられる。
【００８９】
【数２３】
【００９０】抵抗Ｒ1の温度係数が零（ｄＲ1／ｄＴ＝
０）の場合には明らかに微分温度係数ＴＣF（Ｉ2）＞０
となり、永田カレントミラー回路のミラー電流Ｉ2は絶
対温度に比例する。すなわち、ＰＴＡＴ回路となってい
る。
０）の場合には明らかに微分温度係数ＴＣF（Ｉ2）＞０
となり、永田カレントミラー回路のミラー電流Ｉ2は絶
対温度に比例する。すなわち、ＰＴＡＴ回路となってい
る。
【００９１】本実施例に係る基準電流回路においては、
永田カレントミラー回路はＰＴＡＴ回路として用いら
れ、ピーク点を越えた領域で作動するものとし、回路内
で負帰還電流ループを形成して安定に動作させている。
永田カレントミラー回路はＰＴＡＴ回路として用いら
れ、ピーク点を越えた領域で作動するものとし、回路内
で負帰還電流ループを形成して安定に動作させている。
【００９２】図１５は、前記第１実施例に係る逆ＰＴＡ
Ｔカレントミラー回路において、それぞれのトランジス
タに流れる電流を２つの単純カレントミラー回路を介し
て、永田カレントミラー回路のそれぞれのトランジスタ
に流すように構成し、永田カレントミラー回路を起動回
路として零と負の温度特性を持つ基準電流回路の、−２
５℃、２５℃、および７５℃における温度特性である。
ここでは、Ｒ1＝５０Ω、Ｒ2＝１００Ω、ＴＣF（Ｒ）
＝−３００ｐｐｍ／℃、エミッタ面積比Ｋ1＝３であ
る。
Ｔカレントミラー回路において、それぞれのトランジス
タに流れる電流を２つの単純カレントミラー回路を介し
て、永田カレントミラー回路のそれぞれのトランジスタ
に流すように構成し、永田カレントミラー回路を起動回
路として零と負の温度特性を持つ基準電流回路の、−２
５℃、２５℃、および７５℃における温度特性である。
ここでは、Ｒ1＝５０Ω、Ｒ2＝１００Ω、ＴＣF（Ｒ）
＝−３００ｐｐｍ／℃、エミッタ面積比Ｋ1＝３であ
る。
【００９３】図１１、図１３、図１５より、零と負の温
度特性を持つ基準電流回路の回路電圧は、例えば数ｍＡ
オーダーの出力電流をとると、電源電圧ＶCCは１．４Ｖ
以上必要になっている。なお、抵抗の温度特性等の影響
で、完全に温度特性が零の出力電流は得られていない。
そして、上記各実施例に係る基準電流回路の超低電圧動
作を実現するためには、出力電流を数百μＡオーダー以
下に設定すれば良い。
度特性を持つ基準電流回路の回路電圧は、例えば数ｍＡ
オーダーの出力電流をとると、電源電圧ＶCCは１．４Ｖ
以上必要になっている。なお、抵抗の温度特性等の影響
で、完全に温度特性が零の出力電流は得られていない。
そして、上記各実施例に係る基準電流回路の超低電圧動
作を実現するためには、出力電流を数百μＡオーダー以
下に設定すれば良い。
【００９４】また、トランジスタＱ１のベース・エミッ
タ間電圧ＶBE1が常温で６００ｍＶ以上で、Ｒ1、Ｒ2が
負の温度特性を持てば、ＴＣF（Ｉ1）は−３，３３３ｐ
ｐｍ／ｄｅｇよりも高くなる。したがって、ミラー電流
Ｉ2は正の温度特性となる。この場合には、図１０、図
１２に示した基準電流回路の出力電流の温度特性は、正
の温度特性を持つ出力電流と負の温度特性を持つ出力電
流を適当な重み付けで加算すれば温度特性をキャンセル
できる。
タ間電圧ＶBE1が常温で６００ｍＶ以上で、Ｒ1、Ｒ2が
負の温度特性を持てば、ＴＣF（Ｉ1）は−３，３３３ｐ
ｐｍ／ｄｅｇよりも高くなる。したがって、ミラー電流
Ｉ2は正の温度特性となる。この場合には、図１０、図
１２に示した基準電流回路の出力電流の温度特性は、正
の温度特性を持つ出力電流と負の温度特性を持つ出力電
流を適当な重み付けで加算すれば温度特性をキャンセル
できる。
【００９５】このようにして得られる出力電流は、カレ
ントミラー回路の基準電流として各種のファンクション
・ブロックの駆動電流として用いられる。いずれの回路
も、回路電流を少なくし、あるいはトランジスタのエミ
ッタ面積を大きくすれば電源電圧１Ｖでの超低電圧動作
が可能である。
ントミラー回路の基準電流として各種のファンクション
・ブロックの駆動電流として用いられる。いずれの回路
も、回路電流を少なくし、あるいはトランジスタのエミ
ッタ面積を大きくすれば電源電圧１Ｖでの超低電圧動作
が可能である。
【００９６】以上説明した、図１０、図１２に示した本
発明の実施例に係る基準電流回路は、バイポーラトラン
ジスタをＭＯＳトランジスタに置き換えても同様にして
負の温度特性を持つ逆ＰＴＡＴ基準電流回路が実現でき
る。
発明の実施例に係る基準電流回路は、バイポーラトラン
ジスタをＭＯＳトランジスタに置き換えても同様にして
負の温度特性を持つ逆ＰＴＡＴ基準電流回路が実現でき
る。
【００９７】さらに、図１４に示した本発明の実施例に
係る基準電流回路も、バイポーラトランジスタをＭＯＳ
トランジスタに置き換えても同様に負の温度特性を持つ
逆ＰＴＡＴ基準電流回路が実現できる。
係る基準電流回路も、バイポーラトランジスタをＭＯＳ
トランジスタに置き換えても同様に負の温度特性を持つ
逆ＰＴＡＴ基準電流回路が実現できる。
【００９８】以上、本発明を上記各実施例に即して説明
したが、本発明は上記態様にのみ限定されるものでな
く、本発明の原理に準ずる各種態様及び変形を含むこと
は勿論である。一例として、本発明のカレントミラー回
路のバイポーラ素子として、ＮＰＮ型トランジスタのみ
ならずＰＮＰ型トランジスタにも適用可能である。
したが、本発明は上記態様にのみ限定されるものでな
く、本発明の原理に準ずる各種態様及び変形を含むこと
は勿論である。一例として、本発明のカレントミラー回
路のバイポーラ素子として、ＮＰＮ型トランジスタのみ
ならずＰＮＰ型トランジスタにも適用可能である。
【００９９】
【発明の効果】以上説明したように、本発明のカレント
ミラー回路および基準電流回路は、低電圧から動作し、
回路規模も小さく、しかも温度に逆比例する逆ＰＴＡＴ
特性を持つカレントミラー回路、および基準電流回路を
簡単に実現することができるという利点を有する。
ミラー回路および基準電流回路は、低電圧から動作し、
回路規模も小さく、しかも温度に逆比例する逆ＰＴＡＴ
特性を持つカレントミラー回路、および基準電流回路を
簡単に実現することができるという利点を有する。
【図１】本発明に係るカレントミラー回路の第１の実施
例の構成を示す図である。
例の構成を示す図である。
【図２】本発明に係るカレントミラー回路の第１の実施
例の特性を示す図である。
例の特性を示す図である。
【図３】本発明に係るカレントミラー回路の温度特性の
実測値を示す図である。
実測値を示す図である。
【図４】本発明に係るカレントミラー回路の第２の実施
例の構成を示す図である。
例の構成を示す図である。
【図５】本発明に係るカレントミラー回路の第２の実施
例の温度特性を説明するための特性図である。
例の温度特性を説明するための特性図である。
【図６】本発明に係るカレントミラー回路の第３の実施
例の構成を示す図である。
例の構成を示す図である。
【図７】本発明に係るカレントミラー回路の第３の実施
例の温度特性の実測値を示す図である。
例の温度特性の実測値を示す図である。
【図８】本発明に係るカレントミラー回路の第４の実施
例の構成を示す図である。
例の構成を示す図である。
【図９】本発明に係る基準電流回路の一実施例を示すブ
ロック図である。
ロック図である。
【図１０】本発明に係る基準電流回路の第２の実施例の
回路構成を示す図である。
回路構成を示す図である。
【図１１】本発明に係る基準電流回路の第２の実施例の
温度特性の実測値を示す図である。
温度特性の実測値を示す図である。
【図１２】本発明に係る基準電流回路の第３の実施例の
回路構成を示す図である。
回路構成を示す図である。
【図１３】本発明に係る基準電流回路の第３の実施例の
温度特性の実測値を示す図である。
温度特性の実測値を示す図である。
【図１４】本発明に係る基準電流回路の第４の実施例の
回路構成を示す図である。
回路構成を示す図である。
【図１５】本発明に係る基準電流回路の第４の実施例の
温度特性の実測値を示す図である。
温度特性の実測値を示す図である。
【図１６】従来の回路構成を示す図である。
101 ＰＴＡＴカレントミラー回路 102 逆ＰＴＡＴカレントミラー回路
Claims (7)
- 【請求項１】第１の抵抗を介してエミッタ接地されると
共にダイオード接続された第１のトランジスタに基準電
流が入力され、前記第１のトランジスタとベースが共通
接続されエミッタ接地された第２のトランジスタがミラ
ー電流を引き込むことを特徴とするカレントミラー回
路。 - 【請求項２】第１の抵抗を介してソース接地されると共
にダイオード接続された第１のトランジスタに基準電流
が入力され、前記第１のトランジスタとゲートが共通接
続されソース接地された第２のトランジスタがミラー電
流を引き込むことを特徴とするカレントミラー回路。 - 【請求項３】第１の抵抗を介してベースとコレクタが接
続され、第２の抵抗を介してエミッタ接地される第１の
トランジスタに基準電流が入力され、前記第１のトラン
ジスタのコレクタにベースが共通接続されると共にエミ
ッタ接地された第２のトランジスタがミラー電流を引き
込むことを特徴とするカレントミラー回路。 - 【請求項４】第１の抵抗を介してゲートとドレインが接
続され、第２の抵抗を介してソース接地される第１のト
ランジスタに基準電流が入力され、前記第１のトランジ
スタのドレインにゲートが共通接続されると共にソース
接地された第２のトランジスタがミラー電流を引き込む
ことを特徴とするカレントミラー回路。 - 【請求項５】正の温度特性を有するＰＴＡＴ回路と、一
方の電流に対して他方の電流の関係が温度に対して逆比
例する逆ＰＴＡＴ回路が、互いに温度特性を打ち消すよ
うに、電流ループを構成することを特徴とする基準電流
回路。 - 【請求項６】請求項１記載のカレントミラー回路によ
り、エミッタ接地され抵抗を介してベースが接地された
トランジスタが駆動され、前記カレントミラー回路の基
準電流が前記トランジスタに、前記カレントミラー回路
のミラー電流が前記抵抗にそれぞれ供給されることを特
徴とする基準電流回路。 - 【請求項７】エミッタが接地され、抵抗を介してベース
が接地された第３のトランジスタが、第１の抵抗を介し
てベースとコレクタが接続され、エミッタ接地される第
１のトランジスタに基準電流が入力され、前記第１のト
ランジスタのコレクタにベースが共通接続されエミッタ
接地された第２のトランジスタがミラー電流を引き込む
カレントミラー回路により駆動され、前記カレントミラ
ー回路の基準電流が前記トランジスタに、前記カレント
ミラー回路のミラー電流が前記抵抗にそれぞれ供給され
ることを特徴とする基準電流回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7152295A JP3039611B2 (ja) | 1995-05-26 | 1995-05-26 | カレントミラー回路 |
| US08/864,900 US5990727A (en) | 1995-05-26 | 1997-05-29 | Current reference circuit having both a PTAT subcircuit and an inverse PTAT subcircuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7152295A JP3039611B2 (ja) | 1995-05-26 | 1995-05-26 | カレントミラー回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08321732A true JPH08321732A (ja) | 1996-12-03 |
| JP3039611B2 JP3039611B2 (ja) | 2000-05-08 |
Family
ID=15537412
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7152295A Expired - Lifetime JP3039611B2 (ja) | 1995-05-26 | 1995-05-26 | カレントミラー回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5990727A (ja) |
| JP (1) | JP3039611B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6680651B2 (en) | 2001-07-13 | 2004-01-20 | Samsung Electronics Co., Ltd. | Current mirror and differential amplifier for providing large current ratio and high output impedence |
| JP2011186593A (ja) * | 2010-03-05 | 2011-09-22 | Renesas Electronics Corp | 電流源回路および半導体装置 |
| US9379677B2 (en) | 2013-06-28 | 2016-06-28 | Hitachi, Ltd. | Bias circuit |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6412977B1 (en) * | 1998-04-14 | 2002-07-02 | The Goodyear Tire & Rubber Company | Method for measuring temperature with an integrated circuit device |
| US6259307B1 (en) * | 1998-10-14 | 2001-07-10 | Texas Instruments Incorporated | Temperature compensated voltage gain stage |
| FR2789532B1 (fr) * | 1999-02-04 | 2001-04-20 | St Microelectronics Sa | Generateur de rampe de tension et generateur de rampe de courant comprenant un tel generateur |
| US6329868B1 (en) * | 2000-05-11 | 2001-12-11 | Maxim Integrated Products, Inc. | Circuit for compensating curvature and temperature function of a bipolar transistor |
| US6472858B1 (en) * | 2000-09-28 | 2002-10-29 | Maxim Integrated Products, Inc. | Low voltage, fast settling precision current mirrors |
| US6351111B1 (en) * | 2001-04-13 | 2002-02-26 | Ami Semiconductor, Inc. | Circuits and methods for providing a current reference with a controlled temperature coefficient using a series composite resistor |
| US6492874B1 (en) * | 2001-07-30 | 2002-12-10 | Motorola, Inc. | Active bias circuit |
| US6664847B1 (en) * | 2002-10-10 | 2003-12-16 | Texas Instruments Incorporated | CTAT generator using parasitic PNP device in deep sub-micron CMOS process |
| US6946896B2 (en) | 2003-05-29 | 2005-09-20 | Broadcom Corporation | High temperature coefficient MOS bias generation circuit |
| US7259609B2 (en) * | 2003-12-01 | 2007-08-21 | Texas Instruments Incorporated | Clamping circuit |
| DE102004002423B4 (de) * | 2004-01-16 | 2015-12-03 | Infineon Technologies Ag | Bandabstand-Referenzschaltung |
| JP2006133869A (ja) | 2004-11-02 | 2006-05-25 | Nec Electronics Corp | Ｃｍｏｓカレントミラー回路および基準電流／電圧回路 |
| KR100596978B1 (ko) * | 2004-11-15 | 2006-07-05 | 삼성전자주식회사 | 온도-비례 전류 제공회로, 온도-반비례 전류 제공회로 및이를 이용한 기준전류 제공회로 |
| JP4491405B2 (ja) * | 2004-11-15 | 2010-06-30 | 三星電子株式会社 | 抵抗素子のないバイアス電流発生回路 |
| US7554314B2 (en) * | 2005-11-04 | 2009-06-30 | Denso Corporation | Current mirror circuit for reducing chip size |
| KR100712555B1 (ko) * | 2006-05-26 | 2007-05-02 | 삼성전자주식회사 | 기준전류 발생방법 및 이를 이용하는 전류 기준회로 |
| DE102008012809B4 (de) * | 2008-03-06 | 2009-11-26 | Infineon Technologies Ag | Potentialwandlerschaltung |
| US7750721B2 (en) * | 2008-04-10 | 2010-07-06 | Infineon Technologies Ag | Reference current circuit and low power bias circuit using the same |
| KR20100132374A (ko) * | 2009-06-09 | 2010-12-17 | 삼성전자주식회사 | Ｐｖｔ 변화에 무관한 전류 공급회로, 및 이를 포함하는 반도체 장치들 |
| JP5679903B2 (ja) * | 2011-05-18 | 2015-03-04 | 株式会社沖データ | 基準電圧発生回路、駆動装置、プリントヘッド及び画像形成装置 |
| US11355164B2 (en) * | 2020-04-02 | 2022-06-07 | Micron Technology, Inc. | Bias current generator circuitry |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5671313A (en) * | 1979-11-15 | 1981-06-13 | Mitsubishi Electric Corp | Monolithic reference current source |
| JPS57501452A (ja) * | 1980-09-22 | 1982-08-12 | ||
| JPS5879312A (ja) * | 1981-11-04 | 1983-05-13 | Nippon Telegr & Teleph Corp <Ntt> | カレントミラ−回路 |
| JPS5992910U (ja) * | 1982-12-09 | 1984-06-23 | 日産自動車株式会社 | 定電流回路 |
| JPS60250417A (ja) * | 1984-05-25 | 1985-12-11 | Rohm Co Ltd | 基準電圧回路 |
| JPS6412705A (en) * | 1987-07-07 | 1989-01-17 | Sony Corp | Constant current circuit |
| JPH04138507A (ja) * | 1990-09-29 | 1992-05-13 | Sharp Corp | 定電流回路 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5880715A (ja) * | 1981-11-06 | 1983-05-14 | Toshiba Corp | 電流源回路 |
| US5038053A (en) * | 1990-03-23 | 1991-08-06 | Power Integrations, Inc. | Temperature-compensated integrated circuit for uniform current generation |
| US5034626A (en) * | 1990-09-17 | 1991-07-23 | Motorola, Inc. | BIMOS current bias with low temperature coefficient |
| EP0503628A3 (en) * | 1991-03-13 | 1993-01-13 | Nec Corporation | Multiplier and squaring circuit to be used for the same |
| CA2066929C (en) * | 1991-08-09 | 1996-10-01 | Katsuji Kimura | Temperature sensor circuit and constant-current circuit |
| JPH088457B2 (ja) * | 1992-12-08 | 1996-01-29 | 日本電気株式会社 | 差動増幅回路 |
| JP2661527B2 (ja) * | 1993-01-27 | 1997-10-08 | 日本電気株式会社 | 差動増幅回路 |
| US5581211A (en) * | 1994-08-12 | 1996-12-03 | Nec Corporation | Squaring circuit capable of widening a range of an input voltage |
| JP2682470B2 (ja) * | 1994-10-24 | 1997-11-26 | 日本電気株式会社 | 基準電流回路 |
| KR0179842B1 (ko) * | 1995-09-27 | 1999-04-01 | 문정환 | 전류원회로 |
-
1995
- 1995-05-26 JP JP7152295A patent/JP3039611B2/ja not_active Expired - Lifetime
-
1997
- 1997-05-29 US US08/864,900 patent/US5990727A/en not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5671313A (en) * | 1979-11-15 | 1981-06-13 | Mitsubishi Electric Corp | Monolithic reference current source |
| JPS57501452A (ja) * | 1980-09-22 | 1982-08-12 | ||
| JPS5879312A (ja) * | 1981-11-04 | 1983-05-13 | Nippon Telegr & Teleph Corp <Ntt> | カレントミラ−回路 |
| JPS5992910U (ja) * | 1982-12-09 | 1984-06-23 | 日産自動車株式会社 | 定電流回路 |
| JPS60250417A (ja) * | 1984-05-25 | 1985-12-11 | Rohm Co Ltd | 基準電圧回路 |
| JPS6412705A (en) * | 1987-07-07 | 1989-01-17 | Sony Corp | Constant current circuit |
| JPH04138507A (ja) * | 1990-09-29 | 1992-05-13 | Sharp Corp | 定電流回路 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6680651B2 (en) | 2001-07-13 | 2004-01-20 | Samsung Electronics Co., Ltd. | Current mirror and differential amplifier for providing large current ratio and high output impedence |
| KR100468715B1 (ko) * | 2001-07-13 | 2005-01-29 | 삼성전자주식회사 | 높은 출력 임피던스와 큰 전류비를 제공하는 전류 반복기및 이를 구비하는 차동증폭기 |
| JP2011186593A (ja) * | 2010-03-05 | 2011-09-22 | Renesas Electronics Corp | 電流源回路および半導体装置 |
| US9379677B2 (en) | 2013-06-28 | 2016-06-28 | Hitachi, Ltd. | Bias circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| US5990727A (en) | 1999-11-23 |
| JP3039611B2 (ja) | 2000-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08321732A (ja) | カレントミラー回路および基準電流回路 | |
| JP2682470B2 (ja) | 基準電流回路 | |
| JP3638530B2 (ja) | 基準電流回路及び基準電圧回路 | |
| JP3647468B2 (ja) | 定電流およびｐｔａｔ電流のためのデュアル源 | |
| US7170336B2 (en) | Low voltage bandgap reference (BGR) circuit | |
| US7173481B2 (en) | CMOS reference voltage circuit | |
| JPH0668712B2 (ja) | 電圧基準回路 | |
| TWI234645B (en) | Temperature sensing apparatus and methods | |
| US6774711B2 (en) | Low power bandgap voltage reference circuit | |
| US20140266139A1 (en) | Bandgap Reference Circuit | |
| US10416702B2 (en) | Bandgap reference circuit, corresponding device and method | |
| US20060006858A1 (en) | Method and apparatus for generating n-order compensated temperature independent reference voltage | |
| JP2874634B2 (ja) | 基準電圧回路 | |
| US6288525B1 (en) | Merged NPN and PNP transistor stack for low noise and low supply voltage bandgap | |
| JP2734964B2 (ja) | 基準電流回路および基準電圧回路 | |
| JPS6326895B2 (ja) | ||
| JPH0123802B2 (ja) | ||
| JP2021125091A (ja) | 基準電圧回路 | |
| US6771055B1 (en) | Bandgap using lateral PNPs | |
| US20020067202A1 (en) | Circuit for generating a reference voltage on a semiconductor chip | |
| US20120153997A1 (en) | Circuit for Generating a Reference Voltage Under a Low Power Supply Voltage | |
| JP2800720B2 (ja) | 起動回路 | |
| US10642304B1 (en) | Low voltage ultra-low power continuous time reverse bandgap reference circuit | |
| JP3414320B2 (ja) | 基準電圧回路 | |
| US6020731A (en) | Constant voltage output circuit which determines a common base electric potential for first and second bipolar transistors whose bases are connected |