JP3647468B2 - 定電流およびptat電流のためのデュアル源 - Google Patents
定電流およびptat電流のためのデュアル源 Download PDFInfo
- Publication number
- JP3647468B2 JP3647468B2 JP52050797A JP52050797A JP3647468B2 JP 3647468 B2 JP3647468 B2 JP 3647468B2 JP 52050797 A JP52050797 A JP 52050797A JP 52050797 A JP52050797 A JP 52050797A JP 3647468 B2 JP3647468 B2 JP 3647468B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- current
- coupled
- output
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/262—Current mirrors using field-effect transistors only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Description
本発明はアナログ電子回路に関し、より特定的に制御電流を電子装置に供給するための電流源に関する。
背景技術
電子回路によっては、一定の電流出力を維持するために調整される電流源を有することが望ましいまたは必要である。たとえば、アナログ信号処理集積回路において、アナログ−デジタル変換器およびデジタル−アナログ変換器のようなデータコンバータ回路は、負荷または温度の変化に伴って変化しない固定電流基準を必要とする。固定電流基準に何らかの変化があれば、データ変換処理は不正確なものとなる。このような定電流源を与えるために現在使われている回路の1つが図1に示されている。図1において、従来のバイアスサーボネットワークが提供する定電流源は、基準バンドギャップ電圧Vbgに等しい、抵抗器30に係る電圧を保つために、演算増幅器20でバイポーラトランジスタ10を駆動する。正確な量の出力電流を設定するためには、抵抗器30は精密に制御されなければならない。しかし、集積回路に製造されている抵抗器はその製造処理における変動により、15−20%の精度以上には制御できない。したがって、電流出力レベルを正確に設定するためには、抵抗器30は外部抵抗器でなければならない。または、代替的に、抵抗器30はレーザトリミングされなければならない。外部抵抗器はより大きなスペースを必要とし、さらに別々の処理で取付けられなければならないのでその分労力が必要である。同様に、抵抗器をトリミングすることは経費および時間がかかる。
温度が変化しても一定である電流源の要件の他に、温度によって回路内に起こる変化を補償する電流源を必要とする回路もある。たとえば、バイポーラ増幅器が用いられているアナログ信号処理集積回路は、絶対温度に比例する(PTAT)電流源と呼ばれる電流源で典型的にバイアスされる。PTAT電流源はその名前のとおり、温度の変化に比例してその電流出力を変化させる。バイポーラ増幅器は典型的にはゲインgmRLを有し、ここでRLは負荷抵抗であり、gmは(qIc)/(kT)に等しく、q=1.6×10-19クローン(すなわち電荷)、Icはソース電流であり、k=1.38×10-23ジュール/K(すなわちボルツマン定数)、およびTは℃での電流温度である。周囲温度の変化による増幅器のコンポーネントの性能における変動は、電流源によって供給される電流に起こる変化によって補償される。図2は従来のPTAT電流源を示す。バンドギャップ電圧基準Vbgが用いられて基準電圧を生成し、これがバイポーラトランジスタ50のベースに与えられる。トランジスタは抵抗器60によってバイアスされて、基準電圧に比例する電流を維持する。図1に示される源のような温度に依存しない電流源の場合、精密な電流出力を有するためには、抵抗器60は精密抵抗器でなければならない。
さらに、同じ集積回路内において1つ以上の定電流源および1つ以上のPTAT電流源を設けなければならない場合がしばしばある。たとえば、アナログ信号処理集積回路は典型的に異なるクラスの回路を含み得る:(1)バイポーラ増幅器;(2)CMOS増幅器;(3)電力増幅器;および(4)データ変換回路。バイポーラ増幅器は、出力電流と周囲温度との間に知られている第1の関係を有するPTAT電流源を必要とする。出力電流と周囲温度との間に知られている第2の関係を有する第2のPTAT電流回路が電流をCMOS増幅器に供給するのに必要である。電力増幅器が一定の出力電力を達成するために、定電流源が必要である。さらに、データ変換回路は、温度、処理の変動、ならびに供給電圧の変動および変化に依存しない固定基準を必要とする。
バンドギャップ基準電圧Vbgは図3に示されるような従来のバンドギャップ基準回路によって与えられ、この回路は2対のバイポーラトランジスタQ1、Q2、Q3、およびQ4を含む。一方の対Q1およびQ2において、一方のバイポーラトランジスタQ2は好ましくは他方のQ1より実質的に大きい。2つのトランジスタQ1およびQ2の大きさが異なることにより、各トランジスタ内に等しい電流が流れても異なる電流密度をもたらす。等しい電流の流れを備えた異なる電流密度は、各トランジスタのベースからエミッタにかかる電圧降下Vbe1、Vbe2において差異をもたらす。より大きいトランジスタQ2のエミッタおよび接地の間に接続される抵抗器R6は抵抗をもたらし、その抵抗により電圧Δvbeが下がる。さらなる抵抗器R5がQ2のコレクタに結合される。バンドギャップ基準電圧は以下のようになる:
Vbg=Vbe2+Δvbe(R5+R6)/R6
したがって、基準は温度に依存しないよう設計することができる。ただし、Vbe1の温度係数はΔvbeの温度係数をキャンセルしなければならない。これはR5の値を設定することによってスケーリングすることができる。
さらに、定電流源を発生するのに用いられるPTAT基準電圧は、同じ2つのトランジスタおよび各々同じ抵抗を用いたバンドギャップ基準回路によって典型的に与えられる。さらに、第3の抵抗器がQ4のエミッタに結合されている。PTAT基準電圧VPTATはQ4のエミッタで得られる。PTAT基準電圧は以下に等しい。
VPTAT=Vbe2+Δvbe(R4+R5+R6)/R6
したがって、抵抗器R4、R5、およびR6の各々を互いに対して所望の値に設定することにより、温度によるVPTATの変化は所望の値に設定することができ、それによりPTAT電流が供給される回路における温度変化を正しく補償するPTAT電流源となる。
図1の定電流源回路および図2のPTAT電流源回路を図3の基準電圧回路とともに用いることにより、合理的に優れた電流源をもたらす。しかし、各電流源が独立しているのなら、従来のアナログ信号処理集積回路は各電流源に対して少なくとも1つの外部または内部抵抗を必要とする。このような抵抗の各々は電流レベルを十分な精度に設定するためにはレーザトリミングされるまたは較正されなければならない。外部抵抗器は集積された抵抗器と比べて比較的大きく、取付けるのにさらなる労力を必要とする。
したがって、1つの外部またはレーザトリミングされた抵抗器だけで、1つ以上の定電流源および1つ以上のPTAT電流源をもたらすことができる電流源を提供することが望ましい。本発明はこのような電流源を提供する。
発明の開示
本発明は、PTAT電流源および定電流源の両方をもたらし、さらに1つの精密外部抵抗またはレーザトリミングされた抵抗のみを要する多目的電流源である。
本発明に従って、PTAT定電流回路は、一方入力がVPTAT基準電圧に結合され、他方入力がVbgスケーリング回路に結合される差動増幅器を含む。代替的に、他方入力はVbgに直接結合されてもよい。差動増幅器のテール電流は、Vbgに基づく関連する定電流の電流レベルで一定に保たれる。したがって、PTAT電流源から出力される電流量は、抵抗値よりも、定電流源の電流およびVPTAT対Vbgの比率に依存する。スケーリング回路を適切に設定することにより、周囲温度が25℃である場合にPTAT電流源の差動増幅器の出力脚を流れる電流は、差動増幅器を流れるテール電流の半分に等しく、したがって定電流源の電流出力の半分である。PTAT電流源はスケーリング回路において抵抗のみを必要とするので、これらスケーリング回路抵抗器の各々の値は互いに対してのみ制御する必要があり、PTAT電流源内で精密な抵抗は必要ない。
本発明の好ましい実施例の詳細は添付の図面および以下の記載に示される。本発明の詳細を知れば、当業者にとって種々のさらなる変形および変更が自明となる。
【図面の簡単な説明】
本発明の目的、利点および特徴は添付の図面と関連して、以下の詳細な説明によって理解しやすくなるだろう。
図1は従来の定電流源回路を示す図である。
図2は従来のPTAT電流源を示す図である。
図3は従来のバンドギャップ電圧基準回路を示す図である。
図4は本発明の一実施例に係る、多目的電流源回路を示す図である。
図5は温度、Vbe1、Vbe2、およびΔvbe間の関係を示す。
図6は電流源の代替の実施例を示し、カレントミラー回路がNチャネルFETのソースに結合されて、図4に示されるような電流吸込みではなく、電流源を与える。
図7は本発明の実施例を示し、異なる温度特性を有するさらなるPTAT電圧を生成するためにさらなる抵抗が用いられている。
図面における同じ参照番号および符号は同じエレメントを示す。
本発明を実施するための最良モード
本明細書において、好ましくは実施例および例示は本発明を限定するのではなく、模範例であると考えられるべきである。
全体的考察
本発明は、温度に依存しない1つ以上の電流源(以降「定」電流源と呼ぶ)および温度に依存する1つ以上の電流源(以降「PTAT」電流源と呼ぶ)を与えることができる電流源である。複数の定電流源およびPTAT電流源の電圧レベルを正確に設定するために1つの精密抵抗が必要である。
図4は本発明の一実施例に従って、多目的電流源回路100を示す。図4の回路は、バンドギャップ基準回路101、定電流制御回路103、およびPTAT電流制御回路105を含む。本発明の中心は、PTAT電流制御回路への定電流回路の結合およびPTAT電流制御回路のアーキテクチャにある。バンドギャップ基準回路101は本質的に従来のものであり、本発明の動作を完全に理解するために詳細に説明する。
バンドギャップ基準回路101は定電流制御回路103に定電流基準電圧またはバンドギャップ基準電圧Vbgを与え、PTAT電流制御回路105にPTAT基準電圧VPTATを与える。VbgおよびVPTATはバンドギャップ電圧降下の和から得られ、この降下は3端子バンドギャップ素子の第1の端子と第2の端子との間、たとえば2つのバイポーラトランジスタQ1およびQ2のベースおよびエミッタの間に起こる。バイポーラトランジスのベースおよびエミッタ間に起こる電圧降下は3つの要因に影響される:(1)装置が動作している周囲温度、(2)トランジスタの物理的寸法、および(3)エミッタから出力される電流量。トランジスタの物理的寸法および流れる電流量の組合せにより、電流密度が決定される。同じ周囲温度で動作する、同じ電流密度を有するトランジスタは、ベースおよびエミッタ間に等しい電圧降下を有する。電流密度が大きければ大きいほど電圧降下は大きくなる。
本発明の好ましい実施例において、Q2はQ1の8倍である。したがって、Q1およびQ2に同じ量の電流が流れる場合、Q2のバンドギャップ内の電流密度はQ1のバンドギャップ内の電流密度の8分の1である。これにより、Q1のベース・エミッタ接合にかかる電圧Vbe1より小さい電圧Vbe2がQ2のベース・エミッタ接合にかかる。この差は以下の態様においてVbgおよびVPTATを生成するのに用いられる。
Q1およびQ2の各コレクタは抵抗器R8およびR9ならびにR4およびR5のような2つの直列接続抵抗素子に結合される。各直列抵抗器の対は別のバイポーラトランジスタ対Q3およびQ4のエミッタに結合される。トランジスタQ3およびQ4はカレントミラー構成においてベースおよびコレクタが結合されて、Q3およびQ4の両方に同じ量の電流が流れるようにする。したがって、同じ量の電流がカレントミラーの各脚に流れる。すなわち、同じ電流量がトランジスタ対Q8およびQ9ならびにR4およびR5、さらにQ1およびQ2のコレクタおよびエミッタに流れる。抵抗R6はQ1およびQ2のエミッタの間に結合される。Q1のエミッタは接地される(すなわち、電源の負のポートに接続)。したがって、電圧Vbe1およびVbe2の間の差ΔvbeはR6で下がる。
電圧VbgはR4およびR5間の接続点から得られる。したがって:
Vbg=Vbe2+Δvbe[(R5+R6)/R6] 式1
これは以下により理解することができる:
Vbg=Vce2+Ibg(R6+R5) 式2
ここで、IbgはQ2を流れる電流である。
本発明の好ましい実施例において、それぞれの対R8およびR9ならにR4およびR5の値は等しい。したがって、Q1およびQ2のコレクタでの電圧は等しくなければならない。
したがって:
Vbe1=Vce2+Δvbe 式3
さらに、前に述べたように以下となる:
Δvbe=Vbe1−Vbe2 式4
Vce2を解くために式4を式3に代入する:
Vce2=Vbe2 式5
式5を式2に代入すると次のようになる:
Vbg=Vbe2+Ibg(R6+R5) 式6
さらに次のようになる:
Ibg=Δvbe/R6 式7
式7を式5に代入すると、式1となる。
本発明の好ましい実施例において、Vbe1に対する温度の影響はΔvbeの温度の影響によって補償されるようQ1およびQ2の大きさが選択される。図5は温度、Vbe1、Vbe2、およびΔvbe間の関係を示す。温度が上がると、Vbe1およびVbe2の両方が下がることがわかる。しかし、Vbe1はVbe2より小さい割合で下がる。したがって、Δvbeの変化はそのまま温度に比例する。すなわち、温度が上がると、Δvbeも増加する。したがって、Q1およびQ2の大きさならびにR5およびR6の相対的大きさを正しく選択することにより、Δvbeへの温度の影響はVbe2に対する温度の影響をちょうど相殺する。ファクタ[(R5+R6)/R6]は、Vbgの全体の値に対するΔvbeが有する影響を増加させる。したがって、Δvbeへの温度の影響がVbe2に対する温度の影響ほど大きくなくても、ファクタ(R5+R6)/R6]はその影響をキャンセルさせる重みを有する。各抵抗器R4、R5およびR6の値は互いに対してのみ重要であることに注意しなければならない。したがって、処理の変動は本回路の精度に影響しない。
図4に示されるように、抵抗R5に抵抗R4が結合され、VPTATが生成される負荷に対してさらなる抵抗を与える。したがって、以下のことが明らかである:
VPTAT=Vbe2+Δvbe[(R4+R5+R6)/R6]
式にR4を加えることにより、VPTATへのΔvbeの影響が大きくなり、したがってΔvbeの影響がVbe2の影響より顕著となる。したがって、VPTATは温度と直接比例する(すなわち、温度が上がると増加する)。VPTATおよび温度間の関係は、R5およびR6に対するR4の値の関数である。
バンドギャップ基準回路101から出力されるVbgは定電流制御回路103の入力に結合される。定電流制御回路103は入力演算増幅器OP1を含む。VbgはOP1の非反転入力端子に結合される。OP1の出力はNチャネル電界効果トランジスタ(FET)N1のゲートに結合される。N1のドレインはPチャネルFET P1のドレインに結合され、このトランジスタはカレントミラー構成において他の3つのPチャネルFETのP2−P4に結合される。すなわち、P2−P4にゲートは互いに結合され、ソースは互いに結合される。したがって、1つを流れる電流と同じ量の電流が他のすべてで流れなければならない。負荷抵抗R1はN1のソースに結合される。抵抗R2はP2のドレインに結合され、これはOP1の反転入力である。したがって、OP1は非反転入力での電圧を維持するために、P2−P4を含むカレントミラーを駆動しようとするが、これはVbgと等しい(すなわち非反転入力に結合されている)。P4を流れる電流は定電流制御回路103から出力される電流であると考えられる。この電流は、温度に依存しない電流源を必要とする素子の源として用いることができる。当業者にとって、R2の値を精密に制御することにより、この出力電流は精密に制御できることは理解できる。他の抵抗器の各々は互いに対してのみ制御されればよい。たとえば、R4の抵抗はR5およびR6の値に対してのみ制御する必要がある。したがって、R4への処理変動の影響は他の抵抗器の各々と同じである。したがって、出力電流はR4−R6の抵抗に影響する処理変動に影響されない。当業者は集積回路内における抵抗の相対的値は非常に精密に制御できることは理解できる。しかし、抵抗の絶対値を制御するのはより困難である。
前に述べたように、本発明の核は、PTAT電流制御回路105への定電流制御回路103の結合にある。P3を流れる電流はPTAT電流制御回路105に結合され、Nチャネル素子N2を介して定電流制御回路103をPTAT電流制御回路105に結合する。Nチャネル素子N2は差動増幅器のテール電流を設定するカレントミラーの半分である。たとえば、図4に示される本発明の実施例において、2つのNチャネルFETのN4およびN5は差動増幅器として構成される。これらの2つのFETを流れる電流の和は、N2およびN6を含むカレントミラーによって一定に保持される。さらなる脚をP3からN2間、またはN2からN6間に加えてもよい。
さらに、バンドギャップ基準回路101からのVPTAT電圧およびVbg電圧出力がPTAT電流制御回路105に結合される。電圧VPTATは差動増幅器の第1の入力(すなわち、N5のゲート)に結合される。電圧Vbgはスケーリング回路に結合され、1つの実施例においてこれは図4に示されるように第2の差動増幅器OP2を含む。スケーリング回路の出力は差動増幅器の第2の入力に結合される。スケーリング回路はN6を流れる電流の量がN4を流れるように、したがってN5を流れるよう調整する手段を提供する。
電圧Vbgは差動増幅器OP2の非反転入力端子に結合される。OP2の出力は、2つの抵抗R3およびR7を流れる電流を設定するNチャネルFETのN3を駆動する。R3およびR7間の接続点はOP2の反転入力に結合される。したがって、R3およびR7を流れる電流はOP2によって、R7にかかる電圧が一定のままとなるようなレベルで保持される。抵抗器R3の相対的値を抵抗器R7に対して設定することにより、N4のゲートに与えられる電圧は好ましくは特定の周囲動作温度で起こる電圧VPTATに等しく設定される。図4に示されるスケーリング回路では、N4のゲートに出力されるスケーリング回路からの電圧はバンドギャップ基準電圧Vbgより大きい。しかし、代替の実施例では、差動増幅器の入力に与えられる電圧は、(1+R3/R7)Vbgに等しくかつ差動増幅器から所望の電流出力を与えるどのような電圧でもあり得る。R3またはR7の絶対値に対立するものとして、R3対R7の比率はN4のゲートの電圧を決定するので、処理の変動はN4のゲートでの電圧が設定できる精度に影響しないことは当業者にとって明らかである。
本発明の1つの実施例において、OP2はVbgをスケーリングして25℃でのVPTATと整合するようにする。したがって、25℃では、N2を流れる電流の約半分が差動対のFETの各々を流れる。本発明の1つの実施例に従って、PTAT電流制御回路105の出力はN5を介して電流吸込みとして取られる。代替的に、図6に示されるように、カレントミラー回路をN5のソースに結合することにより電流源を設けることができる。温度が上がるにつれ、Vbgは一定のままであり、VPTATは増加し、さらなるテール電流はN5を通って進む。この進行は線形であり、VPTATの変化ならびにN4およびN5の素子特性にのみ依存する。素子N5を流れる電流は絶対温度に比例し、P3を流れる定電流と非常に関連していることがわかる。
概要
本発明は1つの精密抵抗(すなわち、図4に示される実施例におけるR2)のみを必要とする、PTAT電流源および温度に依存しない定電流源の両方を提供することは当業者にとって明らかである。バンドギャップ基準回路101によってさらなるPTAT電圧およびバンドギャップ電圧を生成して、さらなるPTAT電流制御回路または定電流制御回路に与えてさらなる電流源を生成することができる。たとえば、図7に示されるように、さらなる抵抗R4を用いて異なる温度特性(すなわち温度および電圧間の関係)を有するさらなるPTAT電圧を生成することができる。このようなさらなるPTAT電圧は、図4に示される回路と本質的に同一であるさらなるPTAT電流制御回路に与えることができる。抵抗器R3およびR7の比率を変えることにより、差動増幅器の各部分を流れる相対的電流量を変化させて、他のPTAT電流源と独立した動作温度で差動増幅器をバイアスすることができる。すなわち、差動増幅器への第2の入力は、実質的にはいかなる動作温度でも差動増幅器の各脚に等しい電流が流れるよう設定できる。
本発明のいくつかの実施例が記載されている。しかし、本発明の精神および範囲から逸脱することなくさまざまな変形ができることは理解される。たとえば、本発明の差動増幅器は2つの入力の各々に与えられる電圧の比率に比例した出力電流を出力することができ、かつ差動増幅器を流れる総電流が調整された電流に等しい差動型増幅器であり得る。さらに、スケーリング回路はバンドギャップ基準電圧Vbgに基づく有用な範囲の電圧レベルをもたらすことができる分圧回路であり得る。さらに、本発明はバイポーラトランジスタおよび電界効果トランジスタを用いて実現されるよう記載されているが、これらの素子の代わりに広い範囲の能動素子を用いることができる。たとえば、MOSFET、真空管などを用いることができる。さらに、上記で示しかつ記載した抵抗器の代わりに、抵抗を与えるものならどのような素子を用いることもできる。さらに、本発明の抵抗器は巻線抵抗器、炭素複合抵抗器、炭素膜抵抗器、基板に生成される集積回路抵抗器などのようないかなる抵抗素子であってもよい。したがって、本発明は特定の示された実施例に限定されるのではなく、添付の請求の範囲によってのみ限定されることは理解されるべきである。
Claims (9)
- 絶対温度に比例する(PTAT)電流源であって、
a) 温度に依存しない電圧出力および温度に依存する電圧出力を有する基準電圧回路と、
b) 温度に依存しない電圧出力に結合され、温度に依存しない電流出力を有する、温度に依存しない電流源と、
c) 温度に依存する電流制御回路とを含み、前記温度に依存する電流制御回路は
1) 少なくとも2つの脚を有するカレントミラーを含み、前記第1の脚は温度に依存しない電流源からの出力に結合され、カレントミラーの各脚は温度に依存しない電流源から出力される電流と同じ量を運び、
2) 前記カレントミラーの第2の脚が差動増幅器からのテール電流を吸込むよう、カレントミラーの第2の脚に結合される差動増幅器を含み、差動入力の第1の入力は温度に依存する電圧出力に結合され、差動入力の第2の入力は温度に依存しない電圧出力に結合され、
前記差動増幅器は温度に依存する電圧出力に比例し、かつ温度に依存しない電圧出力によって設定される電流吸込みを与える、PTAT電流源。 - 絶対温度に比例する(PTAT)電流源であって、
a 温度に依存しない電圧出力および温度に依存する電圧出力を有する基準電圧回路と、
b 温度に依存しない電圧出力に結合され、温度に依存しない電流出力を有する、温度に依存しない電流源と、
c 温度に依存する電流制御回路とを含み、前記温度に依存する電流制御回路は
i. 出力、非反転入力、および反転入力を有する演算増幅器を含み、非反転入力は温度に依存しない電圧出力に結合され、
ii. 少なくとも2つの脚を有するカレントミラーを含み、第1の脚は温度に依存しない電流源からの出力に結合され、カレントミラーの各脚は温度に依存しない電流源から出力される電流と同じ量の電流を運び、
iii. 前記演算増幅器に結合されかつその出力に応答する電流制御素子と、
iv. 前記電流制御素子を通る電流は直列接続2端子抵抗素子への接続の各々において接地に対して電圧を生成するよう、前記電流制御素子の一方端に結合される複数個の直列接続2端子抵抗素子を含み、このような接続の1つで生成された電圧は演算増幅器の反転入力に与えられて、演算増幅器が温度に依存しない電圧出力に比例する、直列接続2端子抵抗を通る電流を維持させ、さらに
v. 前記カレントミラーの第2の脚は差動増幅器からのテール電流を吸込むよう、カレントミラーの第2の脚に結合される差動増幅器を含み、差動入力の第1の入力は温度に依存する電圧出力に結合され、差動入力の第2の入力は直列接続2端子抵抗素子に結合され、少なくとも1つの抵抗への接続において接地に対して生成された電圧が第2の差動入力に与えられるようにし、
前記差動増幅器は温度に依存する電圧出力に比例し、かつ温度に依存しない電圧出力にスケーリングされる電流吸込みを与える、PTAT電流源。 - 前記電圧基準回路は、
a) 第1および第2の端子間に電圧Vbe1を有する第1の3端子バンドギャップ素子を含み、第1の端子は第3の端子に結合され、
b) 第1および第2の端子間に電圧Vbe2を有する第2の3端子バンドギャップ素子を含み、第1のバンドギャップ素子の第1の端子は第2のバンドギャップ素子の第1の端子に結合され、各バンドギャップ素子の第2の端子から同じ量の電流が流れ出して、Vbe2がVbe1より小さいよう、第2のバンドギャップ素子の大きさが定められ、
c) 第1の2端子抵抗素子を含み、その第1の端子は前記第1のバンドギャップ素子の第2の端子に結合され、第2の端子は前記第2のバンドギャップ素子の第2の端子に結合され、
d) 第1の2端子負荷抵抗素子を含み、その第1の端子は前記第2のバンドギャップ素子の第3の端子に結合され、
e) 第2の2端子負荷抵抗素子を含み、その第1の端子は第1の負荷抵抗素子の第2の端子に結合され、温度に依存しない電圧出力を与え、第2の端子は温度に依存する電圧出力を与え、
f) 第3の2端子負荷抵抗素子を含み、その第1の端子は前記第2のバンドギャップ素子の第1の端子および第3の端子に結合され、さらに
g) 2出力カレントミラーを含み、その出力端子の各々は本質的に等しい出力電流を与え、その第1の出力端子は第2の負荷抵抗素子の第2の端子に結合され、その第2の出力端子は第3の負荷抵抗素子の第2の端子に結合される、請求項2に記載のPTAT電流源。 - 前記第1および第2の3端子バンドギャップ素子の各々はバイポーラトランジスタであり、各バイポーラトランジスタの第1の端子はベースであり、第2の端子はエミッタであり、第3の端子はコレクタである、請求項3に記載のPTAT電流源。
- 前記カレントミラーは第2のバイポーラトランジスタに結合されるベースおよびコレクタの第1のバイポーラトランジスタを含み、各バイポーラトランジスタのエミッタはカレントミラーからの出力端子である、請求項4に記載のPTAT電流源。
- 2端子抵抗素子の各々は抵抗器である、請求項4に記載のPTAT電流源。
- 素子の各々は集積回路基板上に製造される、請求項3に記載のPTAT電流源。
- 前記基準電圧回路は、
a. 第1および第2の端子間にある電圧であって、少なくとも(i)素子の物理的寸法、(ii)素子の第2の端子から流れ出す電流による素子の電流密度、および(iii)素子が動作している周囲温度に依存する電圧を有する第1の3端子素子と、
b. 前記第1の3端子素子に類似した第2の3端子素子とを含み、その第1の端子は第1の3端子素子の第1の端子に結合され、第2の3端子素子は所定の温度でかつ第2の端子から所定の電流が流れている時の第1および第2の端子間の電圧が、所定の温度で動作しかつ第2の端子から所定の電流が流れ出している第1の3端子素子の第1および第2の端子間の電圧より小さいよう大きさが定められ、
c. 素子を介して流れる電流量と素子の2つの端子間に生成される電圧電位との間に予測され得る関係を有する2端子素子を含み、前記2端子素子は第1の3端子素子の第2の端子と第2の3端子素子の第2の端子との間に結合され、前記第1の3端子素子の第1の端子から第2の端子間の電圧と前記第2の3端子素子の第1の端子から第2の端子への電圧との電圧の差は前記2端子素子の前記2つの端子間で生成される差分電圧であり、さらに
d. 前記第2の3端子素子の第3の端子に結合され、温度に依存しない電圧出力および少なくとも1つの温度に依存する電圧出力を生成する、複数個の直列接続コンポーネントを含み、
前記温度に依存しない電流制御回路は
e. 出力、非反転入力、および反転入力を有する第2の演算増幅器を含み、第2の演算増幅器の非反転入力は温度に依存しない電圧出力に結合され、
f. 少なくとも2つの脚を有する第2のカレントミラーと、
g. 前記第2の演算増幅器に結合されかつその出力に応答する、第2の電流制御素子と、
h. 前記第2のカレントミラーの第1の脚に直列な2端子負荷抵抗とを含み、負荷抵抗器の第1の端子は非反転第2の演算増幅器に結合されて前記2端子負荷抵抗を通る一定の電流を維持し、
前記第2のカレントミラーの第2の脚は電流出力を与える、請求項2に記載のPTAT電流源。 - 請求項2に記載のPTAT電流源であって、温度に依存しない電流制御回路をさらに含み、これは
a. 出力、非反転入力、および反転入力を有する第2の演算増幅器を含み、非反転入力は温度に依存しない電圧出力に結合され、
b. 少なくとも2つの脚を有する第2のカレントミラーを含み、
c. 前記第2の演算増幅器に結合され、その出力に応答する第2の電流制御素子を含み、さらに
d. 前記第2のカレントミラーの第1の脚に直列の2端子負荷抵抗を含み、前記負荷抵抗の第1の端子は前記第2の演算増幅器の反転入力に結合されて前記2端子負荷抵抗を介して定電流を維持する、PTAT電流源。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/565,424 US5774013A (en) | 1995-11-30 | 1995-11-30 | Dual source for constant and PTAT current |
US08/565,424 | 1995-11-30 | ||
PCT/US1996/018048 WO1997020262A1 (en) | 1995-11-30 | 1996-11-12 | Dual source for constant and ptat current |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001517334A JP2001517334A (ja) | 2001-10-02 |
JP3647468B2 true JP3647468B2 (ja) | 2005-05-11 |
Family
ID=24258534
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP52050797A Expired - Lifetime JP3647468B2 (ja) | 1995-11-30 | 1996-11-12 | 定電流およびptat電流のためのデュアル源 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5774013A (ja) |
JP (1) | JP3647468B2 (ja) |
WO (1) | WO1997020262A1 (ja) |
Families Citing this family (61)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6188268B1 (en) | 1998-10-30 | 2001-02-13 | Sony Corporation Of Japan | Low side current sink circuit having improved output impedance to reduce effects of leakage current |
JPH0778481A (ja) * | 1993-04-30 | 1995-03-20 | Sgs Thomson Microelectron Inc | ダイレクトカレント和バンドギャップ電圧比較器 |
US5986481A (en) * | 1997-03-24 | 1999-11-16 | Kabushiki Kaisha Toshiba | Peak hold circuit including a constant voltage generator |
US5952873A (en) * | 1997-04-07 | 1999-09-14 | Texas Instruments Incorporated | Low voltage, current-mode, piecewise-linear curvature corrected bandgap reference |
WO1998058301A2 (en) * | 1997-06-16 | 1998-12-23 | Koninklijke Philips Electronics N.V. | A circuit for controlling an ac/dc buzzer load |
FR2770004B1 (fr) * | 1997-10-20 | 2000-01-28 | Sgs Thomson Microelectronics | Generateur de courant constant precis |
EP0911978B1 (en) * | 1997-10-23 | 2002-02-13 | STMicroelectronics S.r.l. | Generation of temperature compensated low noise symmetrical reference voltages |
US5808459A (en) * | 1997-10-30 | 1998-09-15 | Xerox Corporation | Design technique for converting a floating band-gap reference voltage to a fixed and buffered reference voltage |
US6037833A (en) * | 1997-11-10 | 2000-03-14 | Philips Electronics North America Corporation | Generator for generating voltage proportional to absolute temperature |
US6124750A (en) * | 1997-12-22 | 2000-09-26 | Cypress Semiconductor Corp. | Current sensing gated current source for delay reduction in a universal serial bus (USB) low speed output driver |
US6040737A (en) * | 1998-01-09 | 2000-03-21 | S3 Incorporated | Output buffer circuit and method that compensate for operating conditions and manufacturing processes |
KR100735440B1 (ko) * | 1998-02-13 | 2007-10-24 | 로무 가부시키가이샤 | 반도체장치 및 자기디스크장치 |
JP2002530763A (ja) * | 1998-11-12 | 2002-09-17 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 絶対温度に比例する基準電流を供給する定電流発生器 |
US6087820A (en) * | 1999-03-09 | 2000-07-11 | Siemens Aktiengesellschaft | Current source |
US6177817B1 (en) * | 1999-04-01 | 2001-01-23 | International Business Machines Corporation | Compensated-current mirror off-chip driver |
US6124754A (en) * | 1999-04-30 | 2000-09-26 | Intel Corporation | Temperature compensated current and voltage reference circuit |
FR2798018B1 (fr) * | 1999-08-31 | 2002-02-15 | St Microelectronics Sa | Circuit de remise a zero a l'apparition d'une tension d'alimentation |
CH697322B1 (fr) * | 2000-06-13 | 2008-08-15 | Em Microelectronic Marin Sa | Procédé de génération d'un courant sensiblement indépendent de la température et dispositif permettant de mettre en oeuvre ce procédé. |
US6346848B1 (en) * | 2000-06-29 | 2002-02-12 | International Business Machines Corporation | Apparatus and method for generating current linearly dependent on temperature |
US6531911B1 (en) * | 2000-07-07 | 2003-03-11 | Ibm Corporation | Low-power band-gap reference and temperature sensor circuit |
US6518797B2 (en) * | 2000-12-29 | 2003-02-11 | International Business Machines Corporation | Current mode logic circuit with output common mode voltage and impedance control |
US6628558B2 (en) | 2001-06-20 | 2003-09-30 | Cypress Semiconductor Corp. | Proportional to temperature voltage generator |
KR100468715B1 (ko) | 2001-07-13 | 2005-01-29 | 삼성전자주식회사 | 높은 출력 임피던스와 큰 전류비를 제공하는 전류 반복기및 이를 구비하는 차동증폭기 |
EP1315063A1 (en) * | 2001-11-14 | 2003-05-28 | Dialog Semiconductor GmbH | A threshold voltage-independent MOS current reference |
JP2003202925A (ja) * | 2001-11-26 | 2003-07-18 | Em Microelectronic Marin Sa | 高電圧用途のための定電流源回路 |
US6842067B2 (en) * | 2002-04-30 | 2005-01-11 | Skyworks Solutions, Inc. | Integrated bias reference |
US6617836B1 (en) * | 2002-05-08 | 2003-09-09 | National Semiconductor Corporation | CMOS sub-bandgap reference with an operating supply voltage less than the bandgap |
EP1388775A1 (en) * | 2002-08-06 | 2004-02-11 | STMicroelectronics Limited | Voltage reference generator |
US7689724B1 (en) | 2002-08-16 | 2010-03-30 | Cypress Semiconductor Corporation | Apparatus, system and method for sharing data from a device between multiple computers |
US7293118B1 (en) | 2002-09-27 | 2007-11-06 | Cypress Semiconductor Corporation | Apparatus and method for dynamically providing hub or host operations |
US6831504B1 (en) | 2003-03-27 | 2004-12-14 | National Semiconductor Corporation | Constant temperature coefficient self-regulating CMOS current source |
JP2004328640A (ja) * | 2003-04-28 | 2004-11-18 | Toshiba Corp | バイアス電流生成回路、レーザダイオード駆動回路及び光通信用送信器 |
US7524108B2 (en) * | 2003-05-20 | 2009-04-28 | Toshiba American Electronic Components, Inc. | Thermal sensing circuits using bandgap voltage reference generators without trimming circuitry |
EP1501001A1 (en) * | 2003-07-22 | 2005-01-26 | STMicroelectronics Limited | Bias Circuitry |
US7733076B1 (en) * | 2004-01-08 | 2010-06-08 | Marvell International Ltd. | Dual reference current generation using a single external reference resistor |
DE102004002007B4 (de) * | 2004-01-14 | 2012-08-02 | Infineon Technologies Ag | Transistoranordnung mit Temperaturkompensation und Verfahren zur Temperaturkompensation |
JP2006018663A (ja) * | 2004-07-02 | 2006-01-19 | Fujitsu Ltd | 電流安定化回路、電流安定化方法、及び固体撮像装置 |
JP4473669B2 (ja) * | 2004-07-28 | 2010-06-02 | 株式会社リコー | 定電圧回路、その定電圧回路を使用した定電流源、増幅器及び電源回路 |
US7653123B1 (en) | 2004-09-24 | 2010-01-26 | Cypress Semiconductor Corporation | Dynamic data rate using multiplicative PN-codes |
KR100632539B1 (ko) * | 2005-02-23 | 2006-10-11 | 삼성전기주식회사 | 오프셋 전압 보상 회로 및 그 방법 |
US20070001751A1 (en) * | 2005-07-01 | 2007-01-04 | Ess Technology, Inc. | System and method for providing an accurate reference bias current |
US7443244B2 (en) * | 2005-07-14 | 2008-10-28 | Motorola, Inc. | Method and apparatus for controlling a power amplifier supply voltage |
JP4834347B2 (ja) * | 2005-08-05 | 2011-12-14 | オンセミコンダクター・トレーディング・リミテッド | 定電流回路 |
US7075281B1 (en) * | 2005-08-15 | 2006-07-11 | Micrel, Inc. | Precision PTAT current source using only one external resistor |
US7236004B1 (en) * | 2005-09-29 | 2007-06-26 | Xlinx, Inc. | Low voltage differential signaling with output differential voltage to output offset voltage tracking |
TWI307211B (en) * | 2006-03-06 | 2009-03-01 | Novatek Microelectronics Corp | Current source with adjustable temperature coefficient and method for generating current with specific temperature coefficient |
US8237492B2 (en) * | 2006-12-06 | 2012-08-07 | Broadcom Corporation | Method and system for a process sensor to compensate SOC parameters in the presence of IC process manufacturing variations |
JP5284006B2 (ja) * | 2008-08-25 | 2013-09-11 | シチズン電子株式会社 | 発光装置 |
TWI367412B (en) | 2008-09-08 | 2012-07-01 | Faraday Tech Corp | Rrecision voltage and current reference circuit |
US8536854B2 (en) * | 2010-09-30 | 2013-09-17 | Cirrus Logic, Inc. | Supply invariant bandgap reference system |
KR101143446B1 (ko) * | 2010-05-31 | 2012-05-22 | 에스케이하이닉스 주식회사 | 전압 발생 회로 |
US8624659B2 (en) | 2010-12-20 | 2014-01-07 | Rf Micro Devices, Inc. | Analog divider |
US8344793B2 (en) | 2011-01-06 | 2013-01-01 | Rf Micro Devices, Inc. | Method of generating multiple current sources from a single reference resistor |
US8736357B2 (en) | 2011-02-28 | 2014-05-27 | Rf Micro Devices, Inc. | Method of generating multiple current sources from a single reference resistor |
JP5839953B2 (ja) | 2011-11-16 | 2016-01-06 | ルネサスエレクトロニクス株式会社 | バンドギャップリファレンス回路及び電源回路 |
JP5879136B2 (ja) | 2012-01-23 | 2016-03-08 | ルネサスエレクトロニクス株式会社 | 基準電圧発生回路 |
US8736369B2 (en) * | 2012-06-26 | 2014-05-27 | Allegro Microsystems, Llc | Electronic circuit for adjusting an offset of a differential amplifier |
CN103853227B (zh) * | 2012-12-05 | 2016-02-17 | 艾尔瓦特集成电路科技(天津)有限公司 | 基准电压生成电路 |
US8729959B1 (en) * | 2013-08-09 | 2014-05-20 | Issc Technologies Corp. | Voltage generating apparatus |
TWI514106B (zh) * | 2014-03-11 | 2015-12-21 | Midastek Microelectronic Inc | 參考電源產生電路及應用其之電子電路 |
US9590504B2 (en) | 2014-09-30 | 2017-03-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Flipped gate current reference and method of using |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4250445A (en) * | 1979-01-17 | 1981-02-10 | Analog Devices, Incorporated | Band-gap voltage reference with curvature correction |
US4593208A (en) * | 1984-03-28 | 1986-06-03 | National Semiconductor Corporation | CMOS voltage and current reference circuit |
US4902915A (en) * | 1988-05-25 | 1990-02-20 | Texas Instruments Incorporated | BICMOS TTL input buffer |
IT1225620B (it) * | 1988-10-06 | 1990-11-22 | Sgs Thomson Microelectronics | Comparatore cmos interamente differenziale a grande risoluzione |
NL9002392A (nl) * | 1990-11-02 | 1992-06-01 | Philips Nv | Bandgap-referentie-schakeling. |
IT1244341B (it) * | 1990-12-21 | 1994-07-08 | Sgs Thomson Microelectronics | Generatore di tensione di riferimento con deriva termica programmabile |
US5481180A (en) * | 1991-09-30 | 1996-01-02 | Sgs-Thomson Microelectronics, Inc. | PTAT current source |
US5268871A (en) * | 1991-10-03 | 1993-12-07 | International Business Machines Corporation | Power supply tracking regulator for a memory array |
US5440305A (en) * | 1992-08-31 | 1995-08-08 | Crystal Semiconductor Corporation | Method and apparatus for calibration of a monolithic voltage reference |
US5272392A (en) * | 1992-12-04 | 1993-12-21 | North American Philips Corporation | Current limited power semiconductor device |
US5391980A (en) * | 1993-06-16 | 1995-02-21 | Texas Instruments Incorporated | Second order low temperature coefficient bandgap voltage supply |
DE69426104T2 (de) * | 1993-08-30 | 2001-05-10 | Motorola Inc | Krümmungskorrekturschaltung für eine Spannungsreferenz |
JPH07160347A (ja) * | 1993-12-08 | 1995-06-23 | Nec Corp | 基準電流回路および基準電圧回路 |
JP2734964B2 (ja) * | 1993-12-28 | 1998-04-02 | 日本電気株式会社 | 基準電流回路および基準電圧回路 |
US5512817A (en) * | 1993-12-29 | 1996-04-30 | At&T Corp. | Bandgap voltage reference generator |
US5448158A (en) * | 1993-12-30 | 1995-09-05 | Sgs-Thomson Microelectronics, Inc. | PTAT current source |
DE69516767T2 (de) * | 1994-02-14 | 2000-11-23 | Koninkl Philips Electronics Nv | Referenzschaltung mit kontrollierter temperaturabhängigkeit |
-
1995
- 1995-11-30 US US08/565,424 patent/US5774013A/en not_active Expired - Lifetime
-
1996
- 1996-11-12 JP JP52050797A patent/JP3647468B2/ja not_active Expired - Lifetime
- 1996-11-12 WO PCT/US1996/018048 patent/WO1997020262A1/en active Search and Examination
Also Published As
Publication number | Publication date |
---|---|
WO1997020262A1 (en) | 1997-06-05 |
JP2001517334A (ja) | 2001-10-02 |
US5774013A (en) | 1998-06-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3647468B2 (ja) | 定電流およびptat電流のためのデュアル源 | |
US6891358B2 (en) | Bandgap voltage reference circuit with high power supply rejection ratio (PSRR) and curvature correction | |
Tham et al. | A low supply voltage high PSRR voltage reference in CMOS process | |
US7420359B1 (en) | Bandgap curvature correction and post-package trim implemented therewith | |
JP3638530B2 (ja) | 基準電流回路及び基準電圧回路 | |
US7088085B2 (en) | CMOS bandgap current and voltage generator | |
US6690228B1 (en) | Bandgap voltage reference insensitive to voltage offset | |
US5900772A (en) | Bandgap reference circuit and method | |
US6885178B2 (en) | CMOS voltage bandgap reference with improved headroom | |
US4352056A (en) | Solid-state voltage reference providing a regulated voltage having a high magnitude | |
US4059793A (en) | Semiconductor circuits for generating reference potentials with predictable temperature coefficients | |
US9740229B2 (en) | Curvature-corrected bandgap reference | |
US4088941A (en) | Voltage reference circuits | |
US6426669B1 (en) | Low voltage bandgap reference circuit | |
US4935690A (en) | CMOS compatible bandgap voltage reference | |
JP2008516328A (ja) | 基準回路 | |
JPH08234853A (ja) | Ptat電流源 | |
JPS6269306A (ja) | 温度補償cmos電圧基準回路 | |
US7161340B2 (en) | Method and apparatus for generating N-order compensated temperature independent reference voltage | |
JPH08321732A (ja) | カレントミラー回路および基準電流回路 | |
US4926138A (en) | Fully-differential reference voltage source | |
US8085029B2 (en) | Bandgap voltage and current reference | |
US6380723B1 (en) | Method and system for generating a low voltage reference | |
US11714444B2 (en) | Bandgap current reference | |
JPH0659751A (ja) | バンドギャップ基準電圧調整回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050111 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050209 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090218 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100218 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100218 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110218 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120218 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130218 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130218 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140218 Year of fee payment: 9 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |