KR100632539B1 - 오프셋 전압 보상 회로 및 그 방법 - Google Patents

오프셋 전압 보상 회로 및 그 방법 Download PDF

Info

Publication number
KR100632539B1
KR100632539B1 KR1020050015020A KR20050015020A KR100632539B1 KR 100632539 B1 KR100632539 B1 KR 100632539B1 KR 1020050015020 A KR1020050015020 A KR 1020050015020A KR 20050015020 A KR20050015020 A KR 20050015020A KR 100632539 B1 KR100632539 B1 KR 100632539B1
Authority
KR
South Korea
Prior art keywords
current
voltage
offset voltage
circuit
ambient temperature
Prior art date
Application number
KR1020050015020A
Other languages
English (en)
Other versions
KR20060093898A (ko
Inventor
공정철
권경수
황현석
김상석
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020050015020A priority Critical patent/KR100632539B1/ko
Priority to CNA2005100664145A priority patent/CN1825756A/zh
Priority to US11/119,437 priority patent/US7227389B2/en
Priority to JP2005145713A priority patent/JP2006238403A/ja
Publication of KR20060093898A publication Critical patent/KR20060093898A/ko
Application granted granted Critical
Publication of KR100632539B1 publication Critical patent/KR100632539B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45744—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction
    • H03F3/45748—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction by using a feedback circuit
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/12—Heads, e.g. forming of the optical beam spot or modulation of the optical beam
    • G11B7/13—Optical detectors therefor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
    • H03F3/087—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light with IC amplifier blocks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45278—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using BiFET transistors as the active amplifying circuit
    • H03F3/45282—Long tailed pairs
    • H03F3/45291—Folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/4578—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with BiFET transistors as the active amplifying circuit
    • H03F3/45892—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with BiFET transistors as the active amplifying circuit by offset reduction
    • H03F3/45896—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with BiFET transistors as the active amplifying circuit by offset reduction by using a feedback circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H03F3/45968—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
    • H03F3/45973—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using a feedback circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/447—Indexing scheme relating to amplifiers the amplifier being protected to temperature influence

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 PDIC 회로의 온도에 따른 오프셋 전압 변화를 보상하는 회로 및 방법에 관한 것이다. 보다 상세하게는, 본 발명은 주위 온도에 따라 그 특성이 변화하는 BJT 소자에 대해서, 상기 BJT 소자를 통해 흐르는 전류를 온도 변화에 따라 변화시켜주는 회로를 부가함으로써 온도 변화에 따른 오프셋 전압의 변화를 보상할 수 있는 회로 및 보상 방법에 관한 것이다.
오프셋 전압, 온도 변화, PDIC

Description

오프셋 전압 보상 회로 및 그 방법{A circuit and a method for compensating offset voltage}
도1은 통상적인 PDIC 회로의 개략도이다.
도2는 종래의 전류-전압 변환 증폭기의 내부 회로도이다.
도3은 전류-전압 변환 증폭기의 출력단 구성을 나타내는 회로도이다.
도4는 본 발명에 따른 오프셋 전압 보상 회로의 회로도이다.
도5는 본 발명에 따른 오프셋 전압 보상 방법을 나타내는 흐름도이다.
도6 및 도7은 각각 종래 회로 및 본 발명의 오프셋 전압 보상 회로에 따른 효과를 나타내는 그래프이다.
*도면의 주요 부분에 대한 부호의 설명*
41 : 온도감지부 42 : 전류전달부
43 : 전압조정소자 44 : 전류조절부
45 : 전류-전압변환부 46 : 보상회로부
47 : 능동 저항 48 : 출력부
본 발명은 PDIC 회로의 온도에 따른 오프셋 전압 변화를 보상하는 회로 및 방법에 관한 것이다.
보다 상세하게는, 본 발명은 주위 온도에 따라 그 특성이 변화하는 BJT 소자에 대해서, 상기 BJT 소자를 통해 흐르는 전류를 온도 변화에 따라 변화시켜주는 회로를 부가함으로써 온도 변화에 따른 오프셋 전압의 변화를 보상할 수 있는 회로 및 보상 방법에 관한 것이다.
최근 광저장기술은 메모리, 하드디스크 및 자기디스크와의 기술적인 경쟁속에서 고밀도화, 고속화 및 소형화로 발전하고 있으며, 다른 저장매체들과 차이점을 장점으로 내세우며 그 중요성을 증대시켜가고 있다.
이러한 광저장기술은 디스크드라이브와 저장매체(즉, 광디스크)간의 착탈식 방식을 사용하며, 다른 저장매체에 비하여 저렴한 가격을 가지며 데이터를 영구히 저장할 수 있는 장점을 가지고 있다. 특히, 광저장매체는 온도및 충격에 대한 내구성이 다른 저장매체에 비하여 가장 탁월한 것으로 알려져 있다.
그러나, 광저장기술은 느린 전송 속도와 작은 저장 용량이 단점으로 여겨지고 있으나, 최근의 비약적인 기술 발전으로 자기디스크에 필적할 만한 고용량 및 고속의 광저장기술이 개발되고 있다. 현재 광저장기술 중 하나로서, 광선을 수광하여 전기신호로 변환시키는 PDIC(photodetector integrated circuit)에 대하여 연 구되고 있다.
도1은 종래의 통상적인 PDIC의 개략도이다.
도1에 나타낸 바와 같이, PDIC는 수광소자, 예컨대 포토 다이오드(10)에 광신호가 입사하면, 전류 Iph가 발생한다. 전류 Iph는 전류-전압 변환 증폭기(20) 및 피드백 저항(Rf)에 의해 전압으로 변환 및 증폭되어 Vout으로 출력된다.
입력 광신호가 0일 때, 즉 포토 다이오드(10)에 입력되는 광신호가 없을 때 이상적인 경우 출력 전압 Vout도 0이어야 하지만 전류-전압 변환 증폭기(20)의 반전 및 비반전 입력단으로부터 전류가 흘러 나와 피드백 저항 RF에 걸리는 전압이 출력단에 나타나게 되므로, 출력 전압 Vout은 0이 되지 않으며 이때 걸리는 전압을 오프셋 전압이라고 한다.
종래에는 이러한 오프셋 전압을 보상해주기 위해서 전류-전압 변환 증폭기의 반전 및 비반전 입력단에서 흘러나오는 오프셋 전류의 양을 줄여줌으로써 오프셋 전압을 보상해주는 방법이 사용된다.
일 예로서, 도2는 종래의 보상회로(21)를 구비한 전류-전압 변환 증폭기(20)의 구성을 나타낸다.
전류-전압 변환 증폭기(20)는 비반전 입력단(+) 및 반전 입력단(-)을 갖는다. 피드백 저항 RF는 도1의 피드백 저항 RF에 해당한다. P8 및 P7은 능동 저항(24)을 구성한다. C1은 주파수 특성을 보상하기 위한 회로이다.
비반전 입력단(+)에 연결된 포토 다이오드에 입력되는 광신호가 없을 때, Q1의 베이스단에서 흘러나오는 오프셋 전류(IB1)는 오프셋 전압을 생성하는 원인이 된다.
설명을 위해 비반전 입력단(+)에서 흘러나오는 오프셋 전류의 크기를 1㎂이라 가정한다. 바이어스단에 의해 P1,P2 및 P3에 각각 100㎂,50㎂,50㎂의 정전류가 세팅된다.
이에 따라, 동일한 BJT 소자인 Q1 및 Q2 각각에 흐르는 정전류 IC1,IC2는 각각 50㎂이고, Q1의 증폭 계수를 50이라 하면 오프셋 전류 IB1는 1㎂가 된다. 즉, 보상 회로가 없을 때의 오프셋 전류 IB1는 1㎂이다.
한편, P3에 흐르는 50㎂의 전류 I1가 Q3에도 흐르게 된다. Q3의 증폭계수를 50이라 가정하면, Q3의 베이스 전류 IB4는 1㎂가 된다. 전류 분할부(23)는 전류 미러 회로로 구성되며, P4,P5 및 P4,P6은 각각 한쌍의 전류 미러를 구성한다. P4에 흐르는 전류 IB3는 전류 분할부(23)에서 P6 및 P5로 절반씩 즉 0.5㎂씩 분할되어 미러링된다. 미러링된 0.5㎂의 전류는 각각 비반전 입력단(+) 및 비반전 입력단(-)에 연결되며 이 전류가 오프셋 전류 IB1을 보상하게 되어, Q1의 베이스 단 전류는 0.5㎂가 된다.
보상된 전류가 0.5㎂이고, 반전 입력단으로 흘러나오는 전류는 1㎂이므로, 오프셋 전류는 0.5㎂가 된다.
오프셋 전압 Vout는 오프셋 전류 IB1의 크기에 영향을 받게 되는데, 보상회로(21)에 의해 오프셋 전류의 IB1의 크기가 줄어들게 되므로 결국 이에 영향을 받는 Vout는 임의의 요인에 의해 그 변동폭이 발생하더라도 그 변동폭이 줄어들게 된다.
한편, 전류-전압 변환 회로(22)를 구성하는 소자들 중 BJT 소자들(Q1,Q2,Q4)의 베이스-이미터간 전압 VBE값은 주위 온도 변화에 영향을 받아서, 1℃ 증가할 때마다 2mV씩 감소하고, 1℃ 감소할 때마다 약 2mV 씩 증가하게 된다.
Q4의 경우를 살펴보면, 온도가 증가하는 경우, Q4의 VBE가 감소하게 되고 이러한 VBE 변화에도 P2에 걸린 바이어스에 의해 50㎂으로 고정되어 있기 때문에 Q4를 통해 흐르는 전류 IC4는 50㎂으로 일정하므로, Vout은 상승하게 된다.
반대로 온도가 감소하는 경우, Q4의 VBE가 증가하게 되고 Q4를 통해 흐르는 전류 IC4는 50㎂으로 일정하므로, Vout은 감소하게 된다.
이렇게 온도에 따라 출력 오프셋 전압이 변화하게 되면 일정한 오프셋 전압에 최적화되도록 설계된 회로의 동작이 주위 온도에 의해 영향을 받게 된다.
도2에 도시된 바와 같은 종래의 보상회로(21)를 구비한 회로에서는 위와 같은 주위 온도변화에 따른 오프셋 전압의 변화를 직접적으로 보상하지 않고, 단지 오프셋 전압에 비례하는 오프셋 전류의 크기를 줄임으로써 온도 변화에 따른 오프셋 전압의 변동폭을 줄이는 정도의 효과만을 가져오게 된다.
BJT 소자를 포함하는 회로에서, 주위 온도 변화에 따라 발생하는 출력 전압값의 변동을 보상하여 온도 변화에도 일정하게 동작할 수 있도록 해주는 보상회로가 요구된다.
이와 관련하여, 일본 특개평 11-68476호는 오프셋 전압을 보상하는 방법으로서 차동 증폭기를 구성하는 MOSFET의 기판에 오프셋 설정용 전압을 인가하여 오프셋을 보정하는 방법을 개시하고 있다.
그러나 이 역시 온도 변화에 따른 동작 변화를 보상하는 하나의 차선책이 될 수는 있겠으나, 온도 변화에 대한 소자들의 동작값 변화에 따른 문제에 직접적인 해결책을 제시하지는 못한다 할 것이다.
본 발명은 상기 문제점을 해결하기 위한 것으로서, BJT 소자를 포함하는 회로에서 주위 온도 변화에 따른 BJT 소자의 특성을 보상할 수 있는 보상 회로를 제공하는 것을 목적으로 한다.
또한, 본 발명은 온도에 따른 BJT 소자의 특성 변화를 보상할 수 있는 회로를 제공하는 것을 목적으로 한다.
또한, 본 발명은 온도 변화에 따른 회로 동작 특성을 보상하는 방법을 제공하는 것을 목적으로 한다.
본 발명의 일 실시예에 따른 오프셋 보상 회로는, 주위 온도변화에 따라 변화하는 전류를 생성하는 온도감지부; 상기 생성된 전류를 전달하는 전류전달부; 및 상기 전류전달부로부터 수신한 상기 전류를 소정비율만큼 조절하여 출력하는 전류조절부를 포함하는 것을 특징으로 한다.
본 발명의 일 실시예에 따른 오프셋 전압 보상 회로는, 주위 온도변화에 따라 변화하는 전류를 생성하는 온도감지부; 상기 생성된 전류를 전달하는 전류전달 부; 상기 전류 전달부로부터 수신한 상기 전류를 증폭하여 전달하는 전류조절부; 및 주위 온도변화에 대해 일정한 전류를 생성하는 소자를 포함하고, 상기 전류조절부로부터 수신한 전류와 상기 소자에서 생성된 전류를 통합하여 보상된 오프셋 전압을 출력하는 출력단을 포함하는 것을 특징으로 한다.
본 발명의 일 실시예에 따른 오프셋 전압 보상 방법은, 주위 온도변화에 따라 변화하는 전류를 생성하는 단계; 상기 생성된 전류를 미러링하여 전달하는 단계; 및 상기 전달된 전류를 소정 비율만큼 증폭하여 보상전류를 생성하여 전달하는 단계를 포함하는 것을 특징으로 한다.
이하, 도면을 참조하여 본 발명의 실시예들에 대해 보다 상세히 설명한다.
도3은 소위 PDIC 회로에서 주위 온도변화에 따른 출력 전압의 변화를 설명하기 위한 것으로서, PDIC 회로의 통상적인 출력단(Output Stage) 구성을 나타낸다. 온도가 증가하면 BJT 소자인 B1의 VBE전압이 1℃당 2㎷씩 감소하게 되는데 이때 Ic는 바이어스 전원 IREF에 의해 I1와 동일한 크기로 고정되어 있기 때문에 Vout이 증가하게 된다.
반대로, 온도가 감소하면 VBE전압이 1℃당 2㎷씩 증가하게 되는데 이때 Ic는 바이어스 전원 IREF에 의해 I1와 동일한 크기로 고정되어 있기 때문에 Vout이 감소하게 된다.
이때, BJT 소자 B1에 흐르는 전류 Ic와 VBE는 다음 식 (1)과 같은 관계를 갖 는다.
Figure 112005009609418-pat00001
(1)
여기서, IS는 B1 고유의 포화전류값이고, VT는 B1 고유의 문턱전압값으로서 상수값을 갖는다.
따라서, 위 관계로부터 온도에 따라 변화하는 VBE에 대해, 종래 회로에서는 B1에 흐르는 전류 Ic가 고정되어 있었으나, 전류 Ic 크기를 동적으로 변화시켜 주면 온도에 따른 오프셋 전압 변화를 보상할 수 있다.
도4는 본 발명의 일 실시예에 따른 온도 변화에 따른 오프셋 전압 보상 회로를 갖는 PDIC 회로의 구성을 나타낸다.
전류-전압 변환 증폭기(45)의 전압 출력단 Vout에 보상 회로부(46)가 연결되어 있다. 전류-전압 변환 증폭기(45)는 입력 전류를 전압 형태로 출력단(Vout)으로 전달하는 출력부(48)를 포함한다. 출력부(48)는 주위 온도 변화에 영향을 받는 BJT 소자(Q3) 및 바이어스단에 의해 주위 온도변화에 무관하게 대해 일정한 전류 I3를 생성하는 트랜지스터(P5)를 포함한다.
전류-전압 변환 증폭기(45)는 비반전 입력단(+) 및 반전 입력단(-)을 갖는다. 피드백 저항 RF는 도1에 도시된 회로에서 피드백 저항 RF에 해당한다. P8 및 P7은 능동 저항(47)을 구성한다. C1은 주파수 특성을 보상하기 위한 회로이다.
바이어스단(미도시)에 의해 P6 및 P5에 각각 100㎂ 및 50㎂의 정전류가 세팅된다.
본 발명에 따른 보상 회로부(46)는 온도감지부(41), 전류전달부(42), 전류조절부(44), 전류-전압 변환부(45)로 구성된다. 바람직하게는 전압조정소자(43)를 더 포함할 수 있다.
온도감지부(41)에 의해 주위의 온도변화에 따라 변화하는 전류가 생성되고, 전류전달부(42)는 상기 생성된 전류를 전류조절부(400)에 전달하며, 전류조절부(43)는 전달된 전류를 소정 비율만큼 증폭하여 전류-전압 변환부(45)로 전달한다.
전류-전압변환부(45)의 출력부(48)는 전류조절부(43)에서 전달된 전류와 전류-전압변환부(45) 내에서 생성된 전류를 합산하여 보상된 전압으로 변환하여 출력한다. 전압조정소자(43)는 다이오드 등가회로로서 Q1에서 발생하는 전압 강하를 보상하여 전류전달부(42) 양단의 전압차를 조정하기 위한 것이다.
보다 구체적인 동작을 살펴보면 다음과 같다.
주위 온도가 상승하는 경우, 전류-전압 보상 회로(45)의 BJT 소자인 Q3의 베이스 이미터간 전압 VBE3는 1℃ 당 약 2mV 씩 감소하게 된다. 마찬가지로 Q3과 동일한 특성을 갖는 Q1의 VBE1도 감소하게 된다. Q1의 베이스단에는 온도 변화에 관계없이 일정한 전압을 공급하는 BGR(Bandgap Reference)가 연결되어 있다.
주위 온도가 감소하는 경우에는 Q3 및 Q1의 베이스 이미터간 전압 VBE3, VBE1은 1℃ 당 약 2mV 씩 증가하게 된다.
Q1에 흐르는 전류 I1는 Q1의 VBE3값의 변화에 따라 그 크기가 변화하는 전류이다. I1은 전류 전달부(42)에 의해 미러링되어 전압 조정소자(43)로 전달된다. 전류 전달부(42)는 바람직하게는 도4에 도시된 바와 같은 동일한 사이즈의 2개의 MOSFET으로 구성할 수 있다. 전압 조정소자(43)는 전류전달부(42)의 양단의 전압을 조정하여 Q1에 의해 발생하는 전압강하를 보상해 준다. 전압조정소자(43)는 바람직하게는 도3에 도시된 바와 같이 베이스단을 컬렉터단에 연결시킨 BJT 소자를 사용할 수 있다. 이와 같은 BJT는 다이오드와 등가 회로를 이루며, 실시예에 따라서는 다이오드나 기타 소자를 사용하는 것도 무방하다.
전류조절부(44)는 전류전달부(42)로부터의 전류를 소정 비율로 증폭하여 보상 전류 I2를 전류-전압 변환회로(45)로 전달한다. 전류조절부(44)는 미러 회로를 구성하는 서로 다른 사이즈의 2개의 MOSFET P3,P4로 구성될 수 있다. MOSFET의 사이즈에 의해 증폭되는 비율이 결정된다. MOSFET의 사이즈는 그 폭(w)/길이(l)로 정의되는데, 길이값 l은 MOSFET의 설계시에 조정할 수 없도록 고정되므로, w값을 조절하여 그 증폭비를 조절하는 것이 바람직하다. 예컨대, P3와 P4의 사이즈 비가 1:2인 경우 전달되는 전류는 2배로 증폭된다. 증폭비는 전류-전압 변환회로의 Q3의 온도변화 특성에 따라 달라질 수 있다.
전류조절부(44)에 의해 증폭된 전류는 보상 전류 I2가 되며, Q3의 이미터 단에 흐르게 된다.
Ic = I2 + I3
이 되는데, 여기서 I3은 P5에 흐르는 전류로서, 온도변화에 따라 그 크기가 고정된 전류원이고, I2는 보상 회로부(46)에 의해 생성되는 온도에 따라 변화하는 전류이다. I2와 I3의 합인 전류 Ic는 결과적으로 주위 온도 변화에 따라 동적으로 변하게 된다.
따라서, Q3의 VBE값이 온도에 따라 변화하는 경우 그에 따라 Q3를 통해 흐르는 전류 Ic값도 같이 변화하므로 온도의 변화에 대해 출력 오프셋 전압 Vout은 일정하게 된다.
상술한 본 발명의 따른 온도 변화에 따른 오프셋 전압 보상회로는 BJT 소자를 포함하는 모든 회로에 적용될 수 있다.
도6는 본 발명의 일실시예에 따른 오프셋 전압 보상 방법의 순서도이다.
먼저, 주위 온도변화에 따라 변화하는 전류(I1)를 생성한다(S101).
온도가 증가하면 트랜지스터(Q1)의 VBE값이 감소하므로, 트랜지스터 하단의 저항에 걸려있는 I1의 양이 증가하고, 온도가 감소하면, 트랜지스터(Q1)의 VBE값이 증가하므로, 트랜지스터 하단의 저항에 걸려있는 I1의 양이 감소한다.
이후, 상기 생성된 전류(I1)를 미러링하여 전달한다(S102).
상기 생성된 전류(I1)는 동일한 사이즈의 MOSFET으로 구성된 미러회로를 통하여 동일한 비율로 전달된다.
선택적으로 전달된 전류의 구동 전압을 조정하는 단계를 더 포함하여 회로간의 전압을 조율할 수 있다.
상술한 바와 같이, 전달된 전류는 소정 비율만큼 증폭되어 보상전류(I2)를 생성한다(S103). 바람직하게는, 서로 다른 크기의 MOSFET으로 구성된 미러회로를 이용하여 소정 비율로 전류를 증폭할 수 있다.
이후, 상기 보상전류(I2)를 보상될 회로에서 발생되는 온도 변화에 일정한 전류와 합산하여 통합 전류 Ic를 생성한다(S104).
상술한 본 발명에 따른 온도 변화에 따른 오프셋 전압 보상방법은 BJT 소자를 포함하는 모든 회로에 적용될 수 있다.
도6은 종래의 온도 보상 회로를 구비하지 않은 경우 출력 전압의 온도에 따른 특성을 나타낸다. 온도 변화에 비례하여 Vout이 증가 또는 감소하는 불안정한 상태임을 알 수 있다.
도7은 본 발명에 따른 보상 회로를 갖는 회로에서의 온도변화에 따른 Vout을 나타낸다. 온도가 변화하여도 Vout이 소정 범위 내로 제한되어 안정한 값을 가짐을 알 수 있다.
본 발명의 보상회로에 따르면, BJT 소자를 포함하는 회로에서 주위 온도 변화에 따른 BJT 소자의 특성을 보상할 수 있다.
또한, 본 발명에 따르면 온도에 따른 BJT 소자의 특성 변화가 보상되는 회로를 제공할 수 있다.
이상 본 발명을 실시예를 통해 설명하였으나, 본 발명의 범위가 상기 실시예로 한정되는 것이 아니며 본 발명의 범위 내에서 다양한 변형이 가능하다. 본 발명의 범위는 이하의 특허청구범위의 해석에 의해서만 한정된다.

Claims (15)

  1. 주위 온도변화에 따라 변화하는 전류를 생성하는 온도감지부;
    상기 생성된 전류를 전달하는 전류전달부; 및
    상기 전류전달부로부터 수신한 상기 전류를 소정비율만큼 조절하여 출력하는 전류조절부;
    를 포함하는 것을 특징으로 하는 오프셋 전압 보상 회로.
  2. 제1항에 있어서,
    상기 온도감지부는,
    주위 온도변화에 따라 에미터단과 베이스단 사이의 전압이 변화하는 트랜지스터를 포함하는 것을 특징으로 하는 오프셋 전압 보상 회로.
  3. 제2항에 있어서,
    상기 온도감지부는,
    주위 온도변화에 관계없이 일정한 전압을 공급하는 전압원; 및
    상기 트랜지스터의 에미터 단에 연결된 저항;
    을 더 포함하는 것을 특징으로 하는 오프셋 전압 보상 회로.
  4. 제1항에 있어서,
    상기 전류전달부는 미러회로로 구성되며, 상기 미러회로는 동일한 사이즈의 2개의 트랜지스터를 포함하는 것을 특징으로 하는 오프셋 전압 보상 회로.
  5. 제1항에 있어서,
    상기 전류조절부는 미러회로로 구성되며, 상기 미러회로는 2개의 트랜지스터를 포함하는 것을 특징으로 하는 오프셋 전압 보상 회로.
  6. 제1항에 있어서,
    상기 전류전달부의 입력과 출력 간의 전압을 조정하기 위한 전압 조정 소자를 더 포함하는 것을 특징으로 하는 오프셋 전압 보상 회로.
  7. 주위 온도변화에 따라 변화하는 전류를 생성하는 온도감지부;
    상기 생성된 전류를 전달하는 전류전달부;
    상기 전류 전달부로부터 수신한 상기 전류를 증폭하여 전달하는 전류조절부; 및
    주위 온도변화에 대해 일정한 전류를 생성하는 소자를 포함하고, 상기 전류조절부로부터 수신한 전류와 상기 소자에서 생성된 전류를 통합하여 보상된 오프셋 전압을 출력하는 출력단;
    를 포함하는 것을 특징으로 하는 오프셋 전압 보상 회로.
  8. 제7항에 있어서,
    상기 온도감지부는,
    주위 온도변화에 따라 에미터 단 사이의 전압이 변화하는 트랜지스터를 포함하는 것을 특징으로 하는 오프셋 전압 보상 회로.
  9. 제8항에 있어서,
    상기 온도감지부는,
    주위 온도변화에 관계없이 일정한 전압을 공급하는 전압원; 및
    상기 트랜지스터의 에미터 단에 연결된 저항;
    을 더 포함하는 것을 특징으로 하는 오프셋 전압 보상 회로.
  10. 제7항에 있어서,
    상기 전류전달부는 미러회로로 구성되며, 상기 미러회로는 동일한 사이즈의 2개의 트랜지스터를 포함하는 것을 특징으로 하는 오프셋 전압 보상 회로.
  11. 제7항에 있어서,
    상기 전류조절부는 미러회로로 구성되며, 상기 미러회로는 2개의 트랜지스터를 포함하는 것을 특징으로 하는 오프셋 전압 보상 회로.
  12. 제7항에 있어서,
    상기 전류전달부의 입력과 출력 간의 전압을 조정하기 위한 전압 조정 소자를 더 포함하는 것을 특징으로 하는 오프셋 전압 보상 회로.
  13. 주위 온도변화에 따라 변화하는 전류를 생성하는 단계;
    상기 생성된 전류를 미러링하여 전달하는 단계; 및
    상기 전달된 전류를 소정 비율만큼 증폭하여 보상전류를 생성하여 전달하는 단계;
    를 포함하는 것을 특징으로 하는 오프셋 전압 보상 방법.
  14. 제13항에 있어서,
    상기 보상전류와 오프셋 전압을 발생시키는 출력단 회로에서 생성된 오프셋 전류를 통합하는 단계; 및
    상기 통합된 전류를 변환하여 오프셋 전압이 보상된 전압을 출력하는 단계;
    를 더 포함하는 것을 특징으로 하는 오프셋 전압 보상 방법.
  15. 제13항에 있어서,
    상기 생성된 전류를 미러링하여 전달하는 단계는,
    상기 전달된 전류의 구동 전압을 조정하는 단계를 더 포함하는 것을 특징으로 하는 오프셋 전압 보상 방법.
KR1020050015020A 2005-02-23 2005-02-23 오프셋 전압 보상 회로 및 그 방법 KR100632539B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020050015020A KR100632539B1 (ko) 2005-02-23 2005-02-23 오프셋 전압 보상 회로 및 그 방법
CNA2005100664145A CN1825756A (zh) 2005-02-23 2005-04-20 偏移电压补偿电路及方法
US11/119,437 US7227389B2 (en) 2005-02-23 2005-04-29 Circuit and method for compensating for offset voltage
JP2005145713A JP2006238403A (ja) 2005-02-23 2005-05-18 オフセット電圧補償回路およびその方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050015020A KR100632539B1 (ko) 2005-02-23 2005-02-23 오프셋 전압 보상 회로 및 그 방법

Publications (2)

Publication Number Publication Date
KR20060093898A KR20060093898A (ko) 2006-08-28
KR100632539B1 true KR100632539B1 (ko) 2006-10-11

Family

ID=36912040

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050015020A KR100632539B1 (ko) 2005-02-23 2005-02-23 오프셋 전압 보상 회로 및 그 방법

Country Status (4)

Country Link
US (1) US7227389B2 (ko)
JP (1) JP2006238403A (ko)
KR (1) KR100632539B1 (ko)
CN (1) CN1825756A (ko)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6724220B1 (en) 2000-10-26 2004-04-20 Cyress Semiconductor Corporation Programmable microcontroller architecture (mixed analog/digital)
US8103496B1 (en) 2000-10-26 2012-01-24 Cypress Semicondutor Corporation Breakpoint control in an in-circuit emulation system
US7765095B1 (en) 2000-10-26 2010-07-27 Cypress Semiconductor Corporation Conditional branching in an in-circuit emulation system
US8176296B2 (en) 2000-10-26 2012-05-08 Cypress Semiconductor Corporation Programmable microcontroller architecture
US8149048B1 (en) 2000-10-26 2012-04-03 Cypress Semiconductor Corporation Apparatus and method for programmable power management in a programmable analog circuit block
US7406674B1 (en) 2001-10-24 2008-07-29 Cypress Semiconductor Corporation Method and apparatus for generating microcontroller configuration information
US8078970B1 (en) 2001-11-09 2011-12-13 Cypress Semiconductor Corporation Graphical user interface with user-selectable list-box
US8042093B1 (en) 2001-11-15 2011-10-18 Cypress Semiconductor Corporation System providing automatic source code generation for personalization and parameterization of user modules
US7844437B1 (en) 2001-11-19 2010-11-30 Cypress Semiconductor Corporation System and method for performing next placements and pruning of disallowed placements for programming an integrated circuit
US7770113B1 (en) 2001-11-19 2010-08-03 Cypress Semiconductor Corporation System and method for dynamically generating a configuration datasheet
US8069405B1 (en) 2001-11-19 2011-11-29 Cypress Semiconductor Corporation User interface for efficiently browsing an electronic document using data-driven tabs
US6971004B1 (en) 2001-11-19 2005-11-29 Cypress Semiconductor Corp. System and method of dynamically reconfiguring a programmable integrated circuit
US7774190B1 (en) 2001-11-19 2010-08-10 Cypress Semiconductor Corporation Sleep and stall in an in-circuit emulation system
US8103497B1 (en) 2002-03-28 2012-01-24 Cypress Semiconductor Corporation External interface for event architecture
US7308608B1 (en) 2002-05-01 2007-12-11 Cypress Semiconductor Corporation Reconfigurable testing system and method
US7761845B1 (en) 2002-09-09 2010-07-20 Cypress Semiconductor Corporation Method for parameterizing a user module
US7295049B1 (en) * 2004-03-25 2007-11-13 Cypress Semiconductor Corporation Method and circuit for rapid alignment of signals
US7332976B1 (en) 2005-02-04 2008-02-19 Cypress Semiconductor Corporation Poly-phase frequency synthesis oscillator
KR100608111B1 (ko) * 2005-02-07 2006-08-02 삼성전자주식회사 센싱온도를 조절할 수 있는 온도센서
US7400183B1 (en) 2005-05-05 2008-07-15 Cypress Semiconductor Corporation Voltage controlled oscillator delay cell and method
US8089461B2 (en) 2005-06-23 2012-01-03 Cypress Semiconductor Corporation Touch wake for electronic devices
US8085067B1 (en) 2005-12-21 2011-12-27 Cypress Semiconductor Corporation Differential-to-single ended signal converter circuit and method
US8067948B2 (en) 2006-03-27 2011-11-29 Cypress Semiconductor Corporation Input/output multiplexer bus
US8040266B2 (en) 2007-04-17 2011-10-18 Cypress Semiconductor Corporation Programmable sigma-delta analog-to-digital converter
US8516025B2 (en) 2007-04-17 2013-08-20 Cypress Semiconductor Corporation Clock driven dynamic datapath chaining
US8026739B2 (en) 2007-04-17 2011-09-27 Cypress Semiconductor Corporation System level interconnect with programmable switching
US7737724B2 (en) * 2007-04-17 2010-06-15 Cypress Semiconductor Corporation Universal digital block interconnection and channel routing
US9564902B2 (en) 2007-04-17 2017-02-07 Cypress Semiconductor Corporation Dynamically configurable and re-configurable data path
US8092083B2 (en) * 2007-04-17 2012-01-10 Cypress Semiconductor Corporation Temperature sensor with digital bandgap
US8130025B2 (en) 2007-04-17 2012-03-06 Cypress Semiconductor Corporation Numerical band gap
US9720805B1 (en) 2007-04-25 2017-08-01 Cypress Semiconductor Corporation System and method for controlling a target device
US8065653B1 (en) 2007-04-25 2011-11-22 Cypress Semiconductor Corporation Configuration of programmable IC design elements
US8266575B1 (en) 2007-04-25 2012-09-11 Cypress Semiconductor Corporation Systems and methods for dynamically reconfiguring a programmable system on a chip
KR20090010686A (ko) 2007-07-24 2009-01-30 삼성전기주식회사 기준 전압 생성회로 및 이를 이용한 오프셋이 보상된전류-전압 변환 회로
US8049569B1 (en) 2007-09-05 2011-11-01 Cypress Semiconductor Corporation Circuit and method for improving the accuracy of a crystal-less oscillator having dual-frequency modes
US9448964B2 (en) 2009-05-04 2016-09-20 Cypress Semiconductor Corporation Autonomous control in a programmable system
CN109617410B (zh) * 2018-12-28 2024-01-19 中国电子科技集团公司第五十八研究所 一种新型浮动电压检测电路
CN117849420A (zh) * 2024-03-08 2024-04-09 上海昇贻半导体科技有限公司 一种光电tia电路中的大电流保护电路

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003273654A (ja) 2002-03-15 2003-09-26 Seiko Epson Corp 温度特性補償装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4943737A (en) * 1989-10-13 1990-07-24 Advanced Micro Devices, Inc. BICMOS regulator which controls MOS transistor current
JP3780030B2 (ja) * 1995-06-12 2006-05-31 株式会社ルネサステクノロジ 発振回路およびｄｒａｍ
US5774013A (en) * 1995-11-30 1998-06-30 Rockwell Semiconductor Systems, Inc. Dual source for constant and PTAT current
JP3166678B2 (ja) * 1997-09-22 2001-05-14 日本電気株式会社 半導体集積回路
TW586000B (en) * 2002-07-25 2004-05-01 Richtek Technology Corp Temperature detection circuit and method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003273654A (ja) 2002-03-15 2003-09-26 Seiko Epson Corp 温度特性補償装置

Also Published As

Publication number Publication date
US20060186953A1 (en) 2006-08-24
JP2006238403A (ja) 2006-09-07
US7227389B2 (en) 2007-06-05
KR20060093898A (ko) 2006-08-28
CN1825756A (zh) 2006-08-30

Similar Documents

Publication Publication Date Title
KR100632539B1 (ko) 오프셋 전압 보상 회로 및 그 방법
US7586371B2 (en) Regulator circuit
EP1162707A2 (en) A laser diode driving method and circuit
JPS6278886A (ja) アバランシエ・ホトダイオ−ドのバイアス回路
KR20030031073A (ko) 전력증폭기에서의 바이어스 안정화 회로
US20190179352A1 (en) Regulator circuit and semiconductor device, and power supply
JP3320900B2 (ja) レーザダイオードの自動温度制御回路及びこれを用いた電気／光信号変換ユニット
US6982590B2 (en) Bias current generating circuit, laser diode driving circuit, and optical communication transmitter
TWI403873B (zh) 轉換輸入電壓至輸出電壓的電力調整器、電子系統及方法
CN112306131A (zh) 基准电压电路
US6124754A (en) Temperature compensated current and voltage reference circuit
JP6963167B2 (ja) 定電圧電源装置
US7714269B2 (en) Light receiving circuit
CN101288226A (zh) 与mmic集成的温度补偿电压调节器
TWI781683B (zh) 電壓調節器
JPH11121851A (ja) 発光素子駆動回路及びこれを有する発光装置
US7944249B2 (en) Photoreceiving circuit
US20030169094A1 (en) Exponential current source to linearize an output power control profile of a power amplifier
EP1777812B1 (en) Fet bias circuit
US7183794B2 (en) Correction for circuit self-heating
TWI833291B (zh) 電壓調整電路
US11764736B2 (en) Bias compensation circuit of amplifier
KR100332624B1 (ko) 기준전압 발생회로
JPH01288911A (ja) ＢｉＣＭＯＳ基準電圧発生器
JP4946643B2 (ja) パワーアンプ回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120710

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130624

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee