JP3166678B2 - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JP3166678B2 JP3166678B2 JP25662697A JP25662697A JP3166678B2 JP 3166678 B2 JP3166678 B2 JP 3166678B2 JP 25662697 A JP25662697 A JP 25662697A JP 25662697 A JP25662697 A JP 25662697A JP 3166678 B2 JP3166678 B2 JP 3166678B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- resistor
- gate
- emitter
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
Landscapes
- Amplifiers (AREA)
- Logic Circuits (AREA)
Description
ジスタにて形成されるエミッタフォロワ回路に関するも
のである。
インピーダンスを得る場合や信号のレベルシフトを行う
場合によく利用されている。このエミッタフォロワ回路
は、半導体集積回路内で形成される場合が多く、半導体
集積回路内に搭載されている信号処理回路間あるいは信
号処理回路出力端に接続されることが一般的である。
て、図5に示すようなものが従来から利用されている。
型バイポーラトランジスタ(以下NPNトランジスタと
称する)501のベースが接続され、出力端子(OU
T)にNPNトランジスタ501のエミッタと、ある特
定の電流値を出力する電流源503の一端が接続され、
NPNトランジスタ501のコレクタに電源端子(VC
C)が接続され、電流源503の他端に電源端子(VE
E)が按続される。この図5から明らかのように、出力
端子(OUT)から出力される信号レベルは、入力端子
(IN)に対し、NPNトランジスタ1の順方向ベース
・エミッタ間電圧(以下VBEと略す)の分だけ電位降
下が生じる。すなわちエミッタフォロワ回路の入力端子
(IN)の信号は、必ずVBEだけレベルシフトした信
号が出力端子(OUT)から出力される。
ンジスタ1のVBEは、ある特定の温度ドリフトを持
ち、その値はほぼ温度上昇に対して−2mV/℃である
ということが明らかになっている。いま例えば図5にお
いて、電源端子(VCC)と(VEE)に3Vと零Vの
電源がそれぞれ供給され、入力端子(IN)には3Vの
信号レベルが供給され、エミッタフォロワ回路の接合温
度が零℃の状態に対し、出力端子(OUT)からは2.
1Vの信号レベルが出力されていると仮定する。そして
接合温度が零から100℃に上昇した状態を考えると、
先に示したVBEの温度ドリフトの影響で、NPNトラ
ンジスタ1のVBEが0.2Vだけ小さくなり、出力端
子(OUT)から出力される信号レベルは、2.3Vに
まで上昇する。すなわち図5に示す従来回路は、温度の
変動に対し、精度の高いレベルシフト電圧を得ることが
できないという問題点があった。
BEは、トランジスタの製造過程の条件変動などによる
製造ばらつきが必ず含まれる。そのばらつきはある一定
の傾向を示すことはなく、無秩序に変動することが明ら
かになっている。そのため図5に示す従来回路は、出力
端子(OUT)から出力される信号レベルがVBEの製
造ばらつきによって無秩序に変動し、精度の高いレベル
シフト電圧を得ることができないという問題点があっ
た。
る問題点に鑑みてなされたものであって、精度が高いレ
ベルシフト電圧を得ることのできる半導体集積回路を実
現することを目的とする。
は、エミッタフォロワ回路を構成する第1のバイポーラ
トランジスタのベースが入力端子とされ、前記第1のバ
イポーラトランジスタのエミッタに第1の抵抗体の一端
が接続されて前記第1の抵抗体の他端が出力端子とさ
れ、前記第1の抵抗体の前記他端に電流源回路が接続さ
れ、前記電流源回路が、ドレインが出力端子に接続さ
れ、ソースが第1の電源端子に接続された第1のMOS
トランジスタとゲートおよびドレインが前記第1のトラ
ンジスタのゲートに接続され、ソースが第1の電源端子
に接続された第2のMOSトランジスタとで構成される
第1のカレントミラー回路と、ドレインが前記第1のM
OSトランジスタのゲートと第2のMOSトランジスタ
のゲートおよびドレインに接続され、ソースが第2の電
源端子に接続された第3のMOSトランジスタとゲート
が前記第3のトランジスタのゲートに接続され、ソース
が第2の電源端子に接続された第4のMOSトランジス
タとで構成される第2のカレントミラー回路と、コレク
タが前記第3のMOSトランジスタのゲートと前記第4
のMOSトランジスタのゲートおよびドレインに接続さ
れ、ベースに安定化電源が入力される第2のバイポーラ
トランジスタと、前記第2のバイポーラトランジスタの
エミッタと第2の電源端子との間に設けられた第2の抵
抗体から構成されることを特徴とする。
は、エミッタフォロワ回路を構成する第1のバイポーラ
トランジスタのベースが入力端子とされ、前記第1のバ
イポーラトランジスタのエミッタに第1の抵抗体の一端
が接続されて該第1の抵抗体の他端が出力端子とされ、
前記第1のバイポーラトランジスタの順方向ベース・エ
ミッタ間電圧値の温度ドリフト及び前記第1の抵抗体の
温度ドリフトと製造ばらつきによる変動を打ち消す電流
を前記第1の抵抗体に流す温度補償手段を備えることを
特徴とする。
ポーラトランジスタの順方向ベース・エミッタ間電圧値
の温度ドリフト及び前記第1の抵抗体の温度ドリフトと
製造ばらつきによる変動を打ち消す電流を前記第1の抵
抗体に流すこととしてもよい。
がダーリントン接続した複数のバイポーラトランジスタ
からなることとしてもよい。
のエミッタと前記第1の抵抗体との間にコレクタとベー
スを短絡した第3のバイポーラトランジスタを直列接続
することとしてもよい。
おいては、温度補償手段により第1のバイポーラトラン
ジスタの順方向ベース・エミッタ間電圧値の温度ドリフ
トを打ち消す電流を前記第1の抵抗体に流されて第1の
バイポーラトランジスタの順方向ベース・エミッタ間電
圧値の温度ドリフト成分が打ち消されるので、出力端子
から出力される信号レベルは、温度の変動に関わらずに
一定の値を示すものとなる。
面を参照して説明する。図1は本発明の一実施例の構成
を示す回路図である。
抵抗素子102および電流源回路103から構成されて
いる。NPNトランジスタ101のベースは入力端子
(IN)に接続され、コレクタは電源端子(VCC)に
接続され、エミッタは抵抗素子102の一端に接続され
ている。抵抗素子102の他端は出力端子(OUT)お
よび電流源回路103の一端に接続され、電流源回路1
03の他端は電源端子(VEE)に接続されている。
ドリフト特性は−2mV/℃であり、抵抗素子102お
よび電流源回路103は抵抗素子102を通過すること
で生成される起電力の温度ドリフト特性がNPNトラン
ジスタ101のVBEの温度ドリフト特性を打ち消すも
のとなるように構成されている。具体的には、NPNト
ランジスタ101のVBEの温度ドリフト特性と同じ大
きさであって逆方向の作用が生じる+2mV/℃とされ
ている。
ついて説明する。NPNトランジスタ101はVBEの
温度ドリフト特性が−2mV/℃であり、抵抗素子10
2および電流源回路103は、その出力電流において、
抵抗素子102を通過することで生成される起電力の温
度ドリフト特性が+2mV/℃であるために、出力端子
(OUT)から出力される信号レベルは、NPNトラン
ジスタ101のVBEの温度ドリフト特性が打ち消さ
れ、温度の変動に関わらずに一定の値を示すものとな
り、温度補償機能を備えた精度の高いレベルシフト回路
を得ることができた。
回路図である図2を参照して説明する。
204、抵抗素子202および電流源回路203から構
成されている。NPNトランジスタ201のベースは入
力端子(IN)に接続され、エミッタはNPNトランジ
スタ204のベースに接続され、コレクタはNPNトラ
ンジスタ204のコレクタとともに電源端子(VCC)
に接続されている。抵抗素子202の一端はNPNトラ
ンジスタ204のエミッタに接続され、他端は出力端子
(OUT)と電流源回路203の一端に接続されてい
る。電流源回路203の他端は電源端子(VEE)に接
続されている。
び204の接続は、一般にダーリントン接続と呼ばれ、
レベルシフト電圧をより大きくしたい場合などによく利
用される。
れのVBEの温度ドリフト特性は−2mV/℃であり、
ダーリントン接続されたNPNトランジスタ201,2
04としての順方向ベース・エミッタ間電圧(以下、V
BE4と称する)の温度ドリフト特性は−4mV/℃と
なる。抵抗素子202および電流源回路203は抵抗素
子202を通過することで生成される起電力の温度ドリ
フト特性がVBE4の温度ドリフト特性を打ち消すもの
となるように構成されている。具体的には、VBE4の
温度ドリフト特性と同じ大きさであって逆方向の作用が
生じる+4mV/℃とされている。
ついて説明する。NPNトランジスタ201及び204
は、それぞれ−2mV/℃の温度ドリフトを持っている
ため、NPNトランジスタ204のエミッタからは入力
端子(IN)の信号レベルに対して−4mV/℃の温度
ドリフト特性を持つことになる。電流源回路203はそ
の出力電流において、抵抗素子202を通過することで
生成される起電力が、+4mV/℃になるように作用す
る。従って、出力端子(OUT)から出力される信号レ
ベルは、VBE4の温度ドリフト特性が打ち消され、温
度の変動に関わらずに一定の値を示すものとなり、ダー
リントン接続された場合でも、温度補償を持った精度の
高いレベルシフト回路を得ることができた。
タをベースに短絡接続することにより図2とほぼ同等の
レベルシフト電圧を得る第3の実施例の構成を示す回路
図である。
04、抵抗素子302および電流源回路303から構成
されている。NPNトランジスタ301のベースは入力
端子(IN)に接続され、エミッタはNPNトランジス
タ304のベースおよびコレクタに接続され、コレクタ
は電源端子(VCC)に接続されている。抵抗素子20
2の一端はNPNトランジスタ304のエミッタに接続
され、他端は出力端子(OUT)と電流源回路203の
一端に接続されている。電流源回路203の他端は電源
端子(VEE)に接続されている。
れのVBEの温度ドリフト特性は−2mV/℃であり、
NPNトランジスタ301,304としての順方向ベー
ス・エミッタ間電圧の温度ドリフト特性は−4mV/℃
となる。抵抗素子302および電流源回路303は抵抗
素子302を通過することで生成される起電力の温度ド
リフト特性がNPNトランジスタ301,304として
の順方向ベース・エミッタ間電圧の温度ドリフト特性を
打ち消すものとなるように構成されている。具体的に
は、NPNトランジスタ301,304としての順方向
ベース・エミッタ間電圧の温度ドリフト特性と同じ大き
さであって逆方向の作用が生じる+4mV/℃とされて
いる。
度補償作用は上述した第2の実施例の場合と同様である
ため、説明は省略する。
いて、電流源回路は、抵抗素子を通過して生成される起
電力が、+2mV/℃または+4mV/℃になるような
出力電流を生成するものとして説明した。以下ではその
ような出力電流を生成する電流源回路の実施例につい
て、その回路図である図4を参照して説明する。
ものであり、図4中のNPNトランジスタ401、抵抗
素子402のそれぞれは図1中のNPNトランジスタ1
01、抵抗素子102に等しい。また、図1に示した電
流源回路103は、図4中のNPNトランジスタ405
と抵抗素子406とPMOSトランジスタ407及び4
08とNMOSトランジスタ409及び410により形
成されている。
と、出力端子(OUT)にNMOSトランジスタ410
のドレインが接続され、NMOSトランジスタ410の
ゲートにNMOSトランジスタ409のドレイン及びゲ
ートとPMOSトランジスタ408のドレインが接続さ
れ、PMOSトランジスタ408のゲートにPMOSト
ランジスタ407のゲート及びドレインとNPNトラン
ジスタ405のコレクタが接続され、NPNトランジス
タ405のベースに安定化電源(VRR)が接続され、
NPNトランジスタ405のエミッタに抵抗素子406
の一端が接続され、NMOSトランジスタ409及び4
10のソースと抵抗素子406の他端が電源端子(VE
E)にそれぞれ接続され、PMOSトランジスタ407
及び408のソースが電源端子(VCC)に接続され
る。
動作について説明する。安定化電源(VRR)は、温度
や電源端子(VCC,VEE)の変動を受けても、一定
の電圧値を示す電源である。この安定化電源(VRR)
とNPNトランジスタ405及び抵抗素子406によっ
て生成される電流はNPNトランジスタ405のコレク
タから出力され、その値は以下の式(1)にて表され
る。
エミッタ間電圧 R6:抵抗素子406の電気抵抗値 である。一方、出力端子(OUT)の出力レベルは以下
の式(2)で表される。 VOUT=VIN−VBE−ID10×R2…(2) 但し、 VOUT:出力端子(OUT)の出力レベル VIN=入力端子(IN)の入力レベル ID10:NMOSトランジスタ410のドレイン電流 R2:抵抗素子402の電気抵抗値 である。IC5とID10は正比例の関係にあり、以下
の式(3)で表される。 ID10=α×IC5…(3) 但し、αは比例定数である。式(3)のような関係を示
す理由は、カレントミラー回路を形成しているPMOS
トランジスタ407及び408、あるいはNMOSトラ
ンジスタ409及び410のそれぞれを流れる電流の比
が、互いのゲート幅の比を調節することによって、容易
に制御できるためである。以上の式(1)と(3)より
式(2)を表すと、以下の式(4)を得る。
(5)が成立する必要がある。
れていれば、ほぼ同等の製造ばらつきと温度ドリフトを
示す。従って式(5)を満足するには以下の式(6)を
満たせばよい。
6の電気抵抗値を調節すれば、出力端子(OUT)の出
力レベルは、VBEの温度ドリフトと製造ばらつきを排
除することができ、精度の高いレベルシフト回路を得る
ことができる。
じ集積回路内に搭載されていれば、電気抵抗値はほぼ同
等の製造ばらつきと温度ドリフトを示し、特に同じ材質
で形成された抵抗素子であれば、素子サイズを変えるこ
とによって容易に電気抵抗値の比を設定することができ
る。この特徴を利用し、いま抵抗素子402と406の
関係を式(7)で表すと、上記の式(6)は以下の式
(8)で表される。
ば、出力端子(OUT)の出力レベルは、VBE及び抵
抗素子402の温度ドリフトと製造ばらつきを排除する
ことができ、より精度の高いレベルシフト回路を得るこ
とができる。
01を、図2に示したようにダーリントン接続としてN
PNトランジスタを迫加した場合でも、VBEとVBE
4及び抵抗素子2の温度ドリフトと製造ばらつきを排除
することができる。このことは、上記に示した式(1)
ないし(8)を導いた過程からも、式(6)と式(8)
は下記に示す式(9)と式(10)としてそれぞれ表す
ことができることは明らかである。
PNトランジスタを利用したが、これは回路動作説明の
便宜上流用したにすぎず、PNP型バイポーラトランジ
スタ(以下PNPトランジスタと略す)にて構成された
場合でも、基本的な動作は全く同様である。
はPMOSトランジスタまたはNPNトランジスタにて
構成したが、これはほんの一例にすぎず、他のカレント
ミラー回路で構成される場合もあり得る。例えば、PM
OSトランジスタ407と408をPNPトランジスタ
にて構成し、またNMOSトランジスタ409と410
をNPNトランジスタにて構成することは一般的によく
行われることでありこのように構成してもよい。
いるので、以下に記載するような効果を奏する。
ポーラトランジスタの順方向ベース・エミッタ間電圧の
温度ドリフトを打ち消すような電流を抵抗体に流すこと
によって出力レベルの温度依存性を排除することができ
るため、精度が高いレベルシフト電圧を得ることができ
る。
ポーラトランジスタ及び抵抗体と同じ依存性の温度ドリ
フト及び製造ばらつきを示すバイポーラトランジスタ及
び抵抗体を用いて形成することにより、出力レベルの温
度及び製造ばらつきの依存性を排除することができた
め、より精度が高いレベルシフト電圧を得ることができ
る。
る。
る。
る。
路図である。
05 NPNトランジスタ 102,202,302,405 抵抗素子 103,203,303 電流源回路 407,408 PMOSトランジスタ 409,410 NMOSトランジスタ
Claims (4)
- 【請求項1】 エミッタフォロワ回路を構成する第1の
バイポーラトランジスタのベースが入力端子とされ、前
記第1のバイポーラトランジスタのエミッタに第1の抵
抗体の一端が接続されて前記第1の抵抗体の他端が出力
端子とされ、 前記第1の抵抗体の前記他端に電流源回路が接続され、 前記電流源回路が、 ドレインが出力端子に接続され、ソースが第1の電源端
子に接続された第1のMOSトランジスタとゲートおよ
びドレインが前記第1のトランジスタのゲートに接続さ
れ、ソースが第1の電源端子に接続された第2のMOS
トランジスタとで構成される第1のカレントミラー回路
と、 ドレインが前記第1のMOSトランジスタのゲートと第
2のMOSトランジスタのゲートおよびドレインに接続
され、ソースが第2の電源端子に接続された第3のMO
Sトランジスタとゲートが前記第3のトランジスタのゲ
ートに接続され、ソースが第2の電源端子に接続された
第4のMOSトランジスタとで構成される第2のカレン
トミラー回路と、 コレクタが前記第3のMOSトランジスタのゲートと前
記第4のMOSトランジスタのゲートおよびドレインに
接続され、ベースに安定化電源が入力される第2のバイ
ポーラトランジスタと、 前記第2のバイポーラトランジスタのエミッタと第2の
電源端子との間に設けられた第2の抵抗体から構成され
ることを特徴とする半導体集積回路。 - 【請求項2】 前記電流源回路が、前記第1のバイポー
ラトランジスタの順方向ベース・エミッタ間電圧値の温
度ドリフト及び前記第1の抵抗体の温度ドリフトと製造
ばらつきによる変動を打ち消す電流を前記第1の抵抗体
に流すことを特徴とする請求項1記載の半導体装置。 - 【請求項3】 前記第1のバイポーラトランジスタがダ
ーリントン接続した複数のバイポーラトランジスタから
なることを特徴とする請求項1乃至2いずれかに記載の
半導体集積回路。 - 【請求項4】 前記第1のバイポーラトランジスタのエ
ミッタと前記第1の抵抗体との間にコレクタとベースを
短絡した第3のバイポーラトランジスタを直列接続した
ことを特徴とする請求項1乃至2のいずれかに記載の半
導体集積回路。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25662697A JP3166678B2 (ja) | 1997-09-22 | 1997-09-22 | 半導体集積回路 |
US09/148,327 US6118327A (en) | 1997-09-22 | 1998-09-04 | Emitter follower circuit having no temperature dependency |
KR1019980038708A KR100310882B1 (ko) | 1997-09-22 | 1998-09-18 | 온도의존성이없는이미터폴로워회로 |
CN98120021A CN1114262C (zh) | 1997-09-22 | 1998-09-22 | 无温度相关性的射随器电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25662697A JP3166678B2 (ja) | 1997-09-22 | 1997-09-22 | 半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1197942A JPH1197942A (ja) | 1999-04-09 |
JP3166678B2 true JP3166678B2 (ja) | 2001-05-14 |
Family
ID=17295233
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25662697A Expired - Fee Related JP3166678B2 (ja) | 1997-09-22 | 1997-09-22 | 半導体集積回路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6118327A (ja) |
JP (1) | JP3166678B2 (ja) |
KR (1) | KR100310882B1 (ja) |
CN (1) | CN1114262C (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT1319613B1 (it) * | 2000-12-22 | 2003-10-20 | St Microelectronics Srl | Circuito generatore di una tensione di riferimento stabile intemperatura,in particolare per processi cmos |
EP1276229A1 (en) * | 2001-07-09 | 2003-01-15 | STMicroelectronics S.r.l. | Voltage follower and relative method of regulation |
US6549062B1 (en) * | 2001-11-21 | 2003-04-15 | Lsi Logic Corporation | Method and apparatus for improving the tolerance of integrated resistors |
JP4986983B2 (ja) * | 2002-02-20 | 2012-07-25 | 三菱電機株式会社 | 駆動回路 |
US6650170B1 (en) * | 2002-09-27 | 2003-11-18 | Intel Corporation | Temperature compensated output driver |
KR100632539B1 (ko) * | 2005-02-23 | 2006-10-11 | 삼성전기주식회사 | 오프셋 전압 보상 회로 및 그 방법 |
JP2009232409A (ja) * | 2008-03-25 | 2009-10-08 | Nec Electronics Corp | 信号出力回路 |
US9172366B2 (en) * | 2014-02-04 | 2015-10-27 | Lattice Semiconductor Corporation | Collector current driver for a bipolar junction transistor temperature transducer |
US9513318B2 (en) * | 2014-05-29 | 2016-12-06 | Infineon Technologies Ag | Current or voltage sensing |
KR102504558B1 (ko) | 2022-02-14 | 2023-02-28 | 노창식 | 오폐수·분뇨 및 축산폐수 혼합물의 분리 및 정화장치 |
CN115549664A (zh) * | 2022-09-16 | 2022-12-30 | 华为数字能源技术有限公司 | 一种功率器件、电子设备及电路结构 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60174527A (ja) * | 1984-02-21 | 1985-09-07 | Nec Corp | 論理回路 |
US4853646A (en) * | 1988-07-19 | 1989-08-01 | Fairchild Semiconductor Corporation | Temperature compensated bipolar circuits |
US5029295A (en) * | 1990-07-02 | 1991-07-02 | Motorola, Inc. | Bandgap voltage reference using a power supply independent current source |
JPH07183763A (ja) * | 1993-12-24 | 1995-07-21 | Rohm Co Ltd | フィルタ回路 |
US5856755A (en) * | 1996-05-23 | 1999-01-05 | Intel Corporation | Bus termination voltage supply |
US5831486A (en) * | 1997-09-04 | 1998-11-03 | Integrated Device Technology, Inc. | Extended range current controlled oscillator |
-
1997
- 1997-09-22 JP JP25662697A patent/JP3166678B2/ja not_active Expired - Fee Related
-
1998
- 1998-09-04 US US09/148,327 patent/US6118327A/en not_active Expired - Lifetime
- 1998-09-18 KR KR1019980038708A patent/KR100310882B1/ko not_active IP Right Cessation
- 1998-09-22 CN CN98120021A patent/CN1114262C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR100310882B1 (ko) | 2001-11-15 |
KR19990029942A (ko) | 1999-04-26 |
US6118327A (en) | 2000-09-12 |
JPH1197942A (ja) | 1999-04-09 |
CN1212506A (zh) | 1999-03-31 |
CN1114262C (zh) | 2003-07-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7268529B2 (en) | Reference voltage generating circuit, a semiconductor integrated circuit and a semiconductor integrated circuit apparatus | |
EP0194031B1 (en) | Cmos bandgap reference voltage circuits | |
JP2525346B2 (ja) | 定電流源回路を有する差動増幅回路 | |
KR0136121B1 (ko) | 과열 검출 회로 | |
JPH02115733A (ja) | 温度閾値検知回路 | |
JP3319406B2 (ja) | 比較増幅検出回路 | |
JP3287001B2 (ja) | 定電圧発生回路 | |
JP3166678B2 (ja) | 半導体集積回路 | |
US6124704A (en) | Reference voltage source with temperature-compensated output reference voltage | |
US4634897A (en) | Comparator having a hysteresis characteristic | |
EP0056809B1 (en) | Cascode current source | |
US4647841A (en) | Low voltage, high precision current source | |
US6288525B1 (en) | Merged NPN and PNP transistor stack for low noise and low supply voltage bandgap | |
US4587478A (en) | Temperature-compensated current source having current and voltage stabilizing circuits | |
US20220137660A1 (en) | Reference voltage circuit | |
JP2595545B2 (ja) | 定電圧回路 | |
JPH08339232A (ja) | 基準電圧回路 | |
JPH0247883B2 (ja) | ||
US5063310A (en) | Transistor write current switching circuit for magnetic recording | |
JPH0324810B2 (ja) | ||
JPH0252892B2 (ja) | ||
JP2549729B2 (ja) | 半導体集積回路 | |
JP2004072681A (ja) | コンパレータ回路およびこの回路を有する半導体集積回路 | |
JP2565528B2 (ja) | ヒステリシスコンパレータ回路 | |
JPH08139531A (ja) | 差動アンプ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080309 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090309 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100309 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100309 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110309 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110309 Year of fee payment: 10 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110309 Year of fee payment: 10 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110309 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120309 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130309 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130309 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140309 Year of fee payment: 13 |
|
LAPS | Cancellation because of no payment of annual fees |