KR100310882B1

KR100310882B1 - 온도의존성이없는이미터폴로워회로

Info

Publication number: KR100310882B1
Application number: KR1019980038708A
Authority: KR
Inventors: 세이이찌 와따라이
Original assignee: 가네꼬 히사시; 닛뽕덴끼 가부시끼가이샤
Priority date: 1997-09-22
Filing date: 1998-09-18
Publication date: 2001-11-15
Also published as: JPH1197942A; JP3166678B2; CN1212506A; KR19990029942A; US6118327A; CN1114262C

Abstract

이미터폴로워 회로에서, 바이폴라 트랜지스터는 저항소자에 접속된다. 바이폴라 트랜지스터는 온도의존특성을 갖는다. 전류원 회로는 상기 저항소자에 의한 전압강하가 바이폴라 트랜지스터의 제 1 온도의존특성에 반대인 온도의존특성을 갖도록 상기 저항소자를 통해 전류가 흐르도록 상기 저항소자에 접속된다.

Description

온도의존성이 없는 이미터폴로워 회로{EMITTER FOLLOWER CIRCUIT HAVING NO TEMPERATURE DEPENDANCY}

본 발명은 바이폴라 트랜지스터를 이용한 이미터폴로워 회로에 관한 것이다.

이미터폴로워 회로는 일반적으로 출력임피던스를 감소시키고 신호의 레벨을 시프트하는 경우에 이용된다. 이미터폴로워 회로는 종종 반도체 집적회로내에 형성되고, 일반적으로 반도체 집적회로내에 형성되어 있는 신호처리회로간 또는 신호처리회로의 출력단자에 접속된다.

이미터폴로워 회로로서 도 1 의 회로가 종래부터 이용되고 있다. 도 1 을 참조하면, NPN형 바이폴라 트랜지스터 (이하, NPN 트랜지스터라 한다.) (501)의 베이스는 입력단자 (IN)에 접속되고, NPN 트랜지스터 (501)의 이미터와 특정 전류값의 전류를 출력하는 전류원 (503)의 일단은 출력단자 (OUT)에 접속된다. 전원단자 (VCC)는 NPN 트랜지스터 (501)의 컬렉터에 접속되고 전원단자 (VEE)는 전류원 (503)의 타단에 접속된다.

다른 종래의 예로서, 필터회로가 일본특허공보 (JP-A-Heisei 7-183763)에 설명되어 있다. 이 공보에서, 이미터폴로워 회로의 바이폴라 트랜지스터 (14 및 22)는 각각 트랜지스터 (24 및 26)에 접속된다. 트랜지스터 (24 및 26)에는 온도특성 보상전류 발생회로 (30)에 의해 발생된 전류가 공급된다. 온도특성 보상전류 발생회로 (30)는 트랜지스터 (14 또는 22)의 출력임피던스의 것과 동일한 온도특성을 갖도록 구성된다. 따라서, 온도보상이 이행된다.

도 1 에서 보듯이, NPN 트랜지스터 (1)의 베이스-이미터간 순방향 전압 (VBE)에 의해 입력단자 (IN)에서의 신호레벨보다 더 낮은 신호레벨을 갖는 신호가 출력단자 (OUT)에서 출력된다. 즉, 이미터폴로워 회로에서는, 입력단자 (IN)에서의 신호레벨로부터 순방향 베이스-이미터전압 (VBE)에 의해 시프트된 신호레벨을 갖는 신호가 출력단자 (OUT)로부터 출력된다.

도 1 에 도시된 NPN 트랜지스터의 순방향 베이스-이미터전압 (VBE)은 소정의 온도의존 드리프트를 갖고, 온도의존 드리프트값은 온도상승에 대해 약 -2 mV/℃라는 것이 알려져 있다.

이제, 도 1 에서, 전원단자 (VCC 및 VEE)에는 각각 3V 및 0V의 전압이 공급된다고 가정한다. 또한, 3V의 신호레벨을 갖는 신호는 입력단자 (IN)에 공급되고, 이미터폴로워 회로의 접합온도가 0℃인 경우에 출력단자 (OUT)로부터 2.1V의 신호레벨을 갖는 신호가 출력된다고 가정한다. 접합온도가 0℃에서 100℃로 상승하는 경우에는, 상술된 순방향 베이스-이미터전압 (VBE)의 온도의존 드리프트의 영향 때문에 NPN 트랜지스터 (1)의 순방향 베이스-이미터전압 (VBE)은 0.2 V만큼 더 작아진다. 따라서, 출력단자 (OUT)에서 출력되는 신호는 2.3V의 신호레벨을 갖는다. 즉, 도 1 에 도시된 종래의 이미터폴로워 회로에서는 온도변동에 대해 정밀도가 높은 레벨시프트 전압을 얻을 수 없다는 문제점이 있다.

그런데, NPN 트랜지스터 (501)의 순방향 베이스-이미터전압 (VBE)은 NPN 트랜지스터 (501) 제조과정에서 제조조건의 변동 때문에 필연적으로 달라진다. 순방향 베이스-이미터전압 (VBE)의 변동은 소정의 경향을 갖지 않고 무질서하게 변동한다고 알려져 있다. 이 때문에, 도 1 에 도시된 종래의 이미터폴로워 회로에서는, 출력단자 (OUT)에서 출력되는 신호레벨이 순방향 베이스-이미터전압 (VBE)의 변동 때문에 무질서하게 변동되어, 정밀도가 높은 레벨시프트 전압을 얻을 수 없다는 문제점이 있다.

상기 문제점의 관점에서 본 발명이 완성된다. 따라서, 본 발명의 목적은 정밀도가 높은 레벨시프트 전압을 얻을 수 있는 이미터폴로워 회로를 포함하는 반도체 집적회로를 제공하는 것이다.

본 발명의 일양상을 얻기 위해, 이미터폴로워 회로는 하나 이상의 트랜지스터를 포함하고 제 1 온도의존특성을 갖는 트랜지스터부와, 일단이 트랜지스터부에 접속되는 저항소자를 포함한다. 트랜지스터부로 입력된 입력신호에 상응하는 출력신호는 저항소자의 타단에서 출력된다. 전류원 회로는 저항소자의 타단에 접속되고, 저항소자를 통해 전류를 흘려 저항소자에 의한 전압강하가 트랜지스터부의 제 1 온도의존특성에 반대인 제 2 온도의존특성을 갖도록 한다.

트랜지스터부는 입력신호가 입력되는 베이스와, 저항소자의 일단에 접속되는 이미터를 갖는 트랜지스터를 포함할 수 있다. 이 대신에, 트랜지스터부는 달링턴 접속으로 접속된 트랜지스터를 포함할 수 있다. 그렇지 않으면, 트랜지스터부는 입력신호가 입력되는 베이스와 그리고 이미터를 갖는 제 1 바이폴라 트랜지스터와, 제 1 바이폴라 트랜지스터의 이미터에 접속된 컬렉터, 제 2 바이폴라 트랜지스터의 컬렉터에 접속된 베이스, 그리고 저항소자의 일단에 접속된 이미터를 갖는 제 2 바이폴라 트랜지스터를 포함할 수 있다.

상기 경우에, 전류원 회로는 전류가 저항소자를 통과하도록 흘려 저항소자에 의한 전압강하가 트랜지스터부의 제 1 온도의존특성에 반대인 제 2 온도의존특성을 갖도록 하고 제조과정에서의 트랜지스터부의 편차와 제조과정에서의 저항소자의 편차가 소거될 수 있도록 한다.

전류원 회로는 상기 트랜지스터부의 것과 동일한 온도의존특성 및 제조과정편차를 갖는 트랜지스터부와, 상기 저항소자와 동일한 온도의존특성과 제조과정편차를 갖는 저항소자를 포함할 수 있다. 또한, 전류원 회로의 트랜지스터부는 안정화 전원회로에 접속되고, 전류원 회로에 의해 흐르는 전류는 안정화 전원회로에 의하여 전류원 회로의 저항소자를 통해 흐르는 전류에 비례한다. 또한, 안정화 전원회로에 의해 전류원 회로의 저항소자를 통과하는 전류는 전류미러회로를 통해 전류원 회로에 접속된 저항소자로 전달된다.

상기 경우에서, 저항소자와 전류원 회로는 동일한 집적회로에서 형성될 수 있다.

본 발명의 다른 양상을 얻기 위해, 입력신호에 상응하는 안정한 레벨을 갖는 출력신호를 출력하는 방법은,

제 1 저항소자를 통해 제 1 바이폴라 트랜지스터로부터 제 1 전류를 흘리는 단계;

제 1 전류의 제 1 값에 상응하는 제 2 값을 전달하는 단계; 그리고

제 2 저항소자를 통해 제 2 바이폴라 트랜지스터로부터 제 2 전류를 흘려,레벨시프트 신호를 출력하도록 입력신호를 레벨시프트하는데 이용되는 이미터폴로워 회로의 제 2 바이폴라 트랜지스터의 온도의존특성이 소거될 수 있도록 하는 단계를 포함한다.

이 경우에, 제 1 저항소자 및 제 1 바이폴라 트랜지스터는 각각 제 2 저항소자 및 제 2 바이폴라 트랜지스터의 것과 동일한 온도의존특성을 가져도 좋다. 그 대신에, 제 1 저항소자 및 제 1 바이폴라 트랜지스터는 각각 제 2 저항소자 및 제 2 바이폴라 트랜지스터의 것과 동일한 제조과정편차를 가져도 좋다.

본 발명의 또 다른 양상을 얻기 위해, 이미터폴로워 회로는 하나 이상의 트랜지스터를 갖고 제 1 온도의존특성을 갖는 트랜지스터부와, 일단에 트랜지스터부가 접속된 저항소자를 포함한다. 상기 트랜지스터부로 입력되는 입력신호에 상응하는 출력신호는 저항소자의 타단에서 출력된다. 전류원 회로는 저항소자의 타단에 접속되고, 저항소자를 통해 전류를 흘려 저항소자에 의한 전압강하가 트랜지스터부의 제 1 온도의존특성에 반대인 제 2 온도의존특성을 갖도록 하고 제조과정에서의 트랜지스터부의 편차와 제조과정에서의 저항소자의 편차가 소거될 수 있도록 한다.

도 1 은 종래의 이미터폴로워 회로의 구성를 도시하는 회로도이다.

도 2 는 본 발명의 제 1 실시예에 따른 이미터폴로워 회로의 구성를 도시하는 회로도이다.

도 3 은 본 발명의 제 2 실시예에 따른 이미터폴로워 회로의 구성를 도시하는 회로도이다.

도 4 는 본 발명의 제 3 실시예에 따른 이미터폴로워 회로의 구성를 도시하는 회로도이다.

도 5 는 본 발명의 제 4 실시예에 따른 이미터폴로워 회로의 구성를 도시하는 회로도이다.

* 도면의 주요부분에 대한 부호의 설명 *

101, 201, 204, 301, 304, 401, 405, 501 : NPN 트랜지스터

102, 202, 302, 402, 406 : 저항소자

103, 203, 303, 503 : 전류원 회로

407, 408 : PMOS 트랜지스터

409, 410 : NMOS 트랜지스터

다음으로, 첨부도면을 참조하여 본 발명의 이미터폴로워 회로를 포함하는 반도체 집적회로가 아래에 상세히 기술될 것이다.

도 2 는 본 발명의 제 1 실시예에 따른 이미터폴로워 회로의 구성을 나타내는 회로도이다.

도 2 를 참조하면, 제 1 실시예에서의 이미터폴로워 회로는 NPN 트랜지스터 (101), 저항소자 (102) 및 전류원 회로(103)로 구성된다. NPN 트랜지스터 (101)의 베이스는 입력단자 (IN)에 접속된다. NPN 트랜지스터 (101)의 컬렉터는 전원단자 (VCC)에 접속되고, NPN 트랜지스터 (101)의 이미터는 저항소자 (102)의 일단에 접속된다. 저항소자 (102)의 타단은 출력단자 (OUT)와 전류원 회로 (103)의 일단에 접속된다. 전류원 회로 (103)의 타단은 전원단자 (VEE)에 접속된다.

NPN 트랜지스터 (101)의 순방향 베이스-이미터전압 (VBE)의 온도의존 드리프트 특성은 -2 mV/℃이다. 저항소자 (102)와 전류원 회로 (103)는 저항소자 (102)의 양단간에서 발생된 전압강하 또는 기전력의 온도의존 드리프트가 NPN 트랜지스터 (101)의 순방향 베이스-이미터전압 (VBE)의 온도의존 드리프트를 소거하도록 구성된다. 구체적으로, 기전력의 온도의존 드리프트 특성은 크기에 있어서 NPN 트랜지스터 (101)의 순방향 베이스-이미터전압 (VBE)의 온도의존 드리프트 특성과 동일한 값이며 NPN 트랜지스터 (101)의 순방향 베이스-이미터전압 (VBE)의 온도의존 드리프트 특성에 역방향인 +2 mV/℃를 갖는다.

상술된대로, 제 1 실시예에서의 이미터폴로워 회로의 동작이 설명될 것이다.

NPN 트랜지스터 (101)는 -2 mV/℃의 순방향 베이스-이미터전압 (VBE)의 온도의존 드리프트 특성을 갖는다. 반대로, 저항소자 (102)에 의해 발생된 기전력의 온도의존 드리프트 특성은 +2 mV/℃이다. 그 결과, 출력단자 (OUT)로부터출력된 신호레벨로, NPN 트랜지스터 (101)의 순방향 베이스-이미터전압 (VBE)의 온도의존 드리프트 특성은 소거된다. 따라서, 온도보상기능을 갖춘 레벨시프트회로로서 정밀도가 높은 이미터폴로워 회로를 완성하여, 출력단자 (OUT)로부터의 출력신호레벨이 온도변동에 상관없이 일정해 지도록 할 수 있다.

다음으로, 본 발명의 제 2 실시예에 따른 이미터폴로워 회로가 아래에 기술될 것이다. 도 3 은 본 발명의 제 2 실시예에 따른 이미터폴로워 회로의 구성을 도시하는 회로도이다.

도 3 을 참조하면, 제 2 실시예에서의 이미터폴로워 회로는 NPN 트랜지스터 (201 및 204), 저항소자 (202) 및 전류원 회로 (203)로 구성된다. NPN 트랜지스터 (201)의 베이스는 입력단자 (IN)에 접속된다. NPN 트랜지스터 (201)의 이미터는 NPN 트랜지스터 (204)의 베이스에 접속되고, NPN 트랜지스터 (201)의 컬렉터는 NPN 트랜지스터 (204)의 컬렉터와 함께 전원단자 (VCC)에 접속된다. 저항소자 (202)의 일단은 NPN 트랜지스터 (204)의 이미터에 접속되고, 저항소자 (202)의 타단은 출력단자 (OUT)와 전류원 회로 (203)의 일단에 접속된다. 전류원 회로 (203)의 타단은 전원단자 (VEE)에 접속된다. 상기 NPN 트랜지스터 (201 및 204)의 접속은 일반적으로 달링턴 접속이라 불린다. 레벨시프트 전압이 더 크게 되어야 할 때, 이 접속이 종종 사용된다.

NPN 트랜지스터 (201 및 204) 각각의 순방향 베이스-이미터전압 (VBE)의 온도의존 드리프트 특성은 -2 mV/℃이다. 따라서, 순방향 베이스-이미터전압의 전(全) 온도의존 드리프트 특성은 달링턴 접속된 NPN 트랜지스터에서 -4 mV/℃가된다. 저항소자 (202)와 전류원 회로 (203)는 저항소자 (202)의 양단간에 발생된 기전력의 온도의존 드리프트 특성이 NPN 트랜지스터 (201 및 204)에서의 전(全 ) 온도의존 드리프트 특성을 소거하도록 구성된다. 구체적으로, 이 기전력의 온도의존 드리프트 특성은 크기에 있어서 NPN 트랜지스터 (201 및 204)에서의 전 온도의존 드리프트 특성과 동일한 값이며 NPN 트랜지스터 (201 및 204)에서의 전 온도의존 드리프트 특성과 역방향인 +4 mV/℃의 값을 갖는다.

다음에, 제 2 실시예에서의 이미터폴로워 회로의 동작이 아래에 기술될 것이다.

NPN 트랜지스터 (201 및 204) 각각은 -2 mV/℃의 온도의존 드리프트를 가지므로, 전 온도의존 드리프트 특성은 입력단자 (IN)에서의 신호레벨에 대해 -4 mV/℃이다. 한편, 전류원 회로 (203)는 저항소자 (202)의 양단간에 발생된 기전력이 +4 mV/℃의 온도의존 드리프트 특성을 갖도록 동작한다. 따라서, 달링턴 접속의 NPN 트랜지스터 (201 및 204)의 전 온도의존 드리프트 특성은 소거되어 출력단자 (OUT)로부터 출력된 출력신호레벨이 온도변동에 상관없이 일정한 레벨을 갖는다. 따라서, NPN 트랜지스터 (201 및 204)가 달링턴 접속될 때에도, 정밀도가 높은 이미터폴로워 회로는 온도보상기능을 갖는 레벨시프트 회로로 완성될 수 있다.

다음으로, 본 발명의 제 3 실시예에 따른 이미터폴로워 회로가 아래에 기술될 것이다. 도 4 는 본 발명의 제 3 실시예에 따른 이미터폴로워 회로의 구성을 도시하는 회로도이다.

제 3 실시예에서의 이미터폴로워 회로는 NPN 트랜지스터 (301 및 304), 저항소자 (302) 및 전류원 회로 (303)로 구성된다. 이 실시예에서, NPN 트랜지스터 (301 및 304)는 직렬접속되고 NPN 트랜지스터 (304)의 컬렉터는 자신의 베이스에 접속된다. 따라서, 도 3 의 이미터폴로워 회로와 실질적으로 등가인 레벨시프트 전압이 대략 얻어질 수 있다.

제 3 실시예에서, NPN 트랜지스터 (301)의 베이스는 입력단자 (IN)에 접속된다. NPN 트랜지스터 (301)의 이미터는 NPN 트랜지스터 (304)의 베이스와 컬렉터에 접속된다. NPN 트랜지스터 (301)의 컬렉터는 전원단자 (VCC)에 접속된다. 저항소자 (302)의 일단은 NPN 트랜지스터 (304)의 이미터에 접속되고, 저항소자 (302)의 타단은 출력단자 (OUT)와 전류원 회로 (303)의 일단에 접속된다. 전류원 회로 (303)의 타단은 전원단자 (VEE)에 접속된다.

NPN 트랜지스터 (301 및 304) 각각의 순방향 베이스-이미터전압 (VBE)의 온도의존 드리프트 특성은 -2 mV/℃이다. 따라서, 순방향 베이스-이미터전압에 있어서 NPN 트랜지스터 (301 및 304)의 전 온도의존 드리프트 특성은 -4 mV/℃이다. 한편, 저항소자 (302)와 전류원 회로 (303)는 저항소자 (302)의 양단간에 발생된 기전력의 온도의존 드리프트 특성이 NPN 트랜지스터 (301 및 304)의 전 온도의존 드리프트 특성을 소거하는 방식으로 구성된다. 구체적으로, 이 기전력의 온도의존 드리프트 특성은 크기에 있어서 NPN 트랜지스터 (301 및 304)의 전 온도의존 드리프트 특성과 동일한 값이며 NPN 트랜지스터 (301 및 304)의 전 온도의존 드리프트 특성과 역방향인 +4 mV/℃의 값을 갖는다.

상기 이미터폴로워 회로의 동작은 제 2 실시예에서의 것과 유사하다. 따라서, 설명은 생략한다.

그런데, 상술된 실시예에서, 전류원 회로는 저항소자의 양단간에 발생되는 기전력이 +2 mV/℃ 또는 +4 mV/℃의 온도의존 드리프트 특성을 갖도록 출력전류를 발생시킨다. 이러한 출력전류를 발생시키는 상기 전류원 회로를 포함하는 이미터폴로워 회로가, 본 발명의 제 4 실시예에 따라 도 5 를 참조하여 아래에 기술될 것이다.

도 5 를 참조하면, 제 4 실시예에서의 이미터폴로워 회로는 도 2 의 제 1 실시예에서의 이미터폴로워 회로와 등가이다. 도 5 의 NPN 트랜지스터 (401) 및 저항소자 (402)는 도 2 의 NPN 트랜지스터 (101) 및 저항소자 (102)와 각각 등가이다. 또한, 도 2 의 전류원 회로 (103)는 도 5 에 도시된대로 NPN 트랜지스터 (405), 저항소자 (406), PMOS 트랜지스터 (407 및 408) 및 NMOS 트랜지스터 (409 및 410)로 형성된다.

전류원 회로의 구성요소는 아래에 기술될 것이다. NMOS 트랜지스터 (410)의 드레인은 출력단자 (OUT)에 접속된다. NMOS 트랜지스터 (410)의 게이트는 NMOS 트랜지스터 (409)의 게이트에 접속된다. NMOS 트랜지스터 (409)의 드레인은 PMOS 트랜지스터 (408)의 드레인과 NMOS 트랜지스터 (410)의 게이트에 접속된다. PMOS 트랜지스터 (407)의 게이트는 PMOS 트랜지스터 (408)의 게이트에 접속된다. NPN 트랜지스터 (405)의 컬렉터는 PMOS 트랜지스터 (407)의 게이트와 드레인에 접속된다. 안정화 전원 (VRR)은 NPN 트랜지스터 (405)의 베이스에 접속된다. 저항소자 (406)의 일단은 NPN 트랜지스터 (405)의 이미터에 접속된다. NMOS 트랜지스터 (409 및 410)의 소스와 저항소자 (406)의 타단은 전원단자 (VEE)에 접속된다. PMOS 트랜지스터 (407 및 408)의 소스는 전원단자 (VCC)에 접속된다.

다음으로, 제 4 실시예에서의 이미터폴로워 회로의 동작이 아래에 기술될 것이다.

안정화 전원 (VRR)은 이미터폴로워 회로가 온도변화를 받고 전원단자 (VCC 및 VEE)가 전압변동을 받더라도 소정의 일정전압을 공급한다. 이 안정화 전원 (VRR), NPN 트랜지스터 (405) 및 저항소자 (406)에 의해 발생된 전류는 NPN 트랜지스터 (405)의 이미터로부터 출력된다. 전류값은 수학식 1 에 의해 대략적으로 표현된다.

[수학식 1]

IC5 = (VRR - VBE5)/R6

여기서, IC5 : NPN 트랜지스터 (405)의 이미터 전류,

VRR : 안정화 전원의 공급전압,

VBE5 : NPN 트랜지스터 (405)의 순방향 베이스-이미터전압

R6 : 저항소자 (406)의 저항값

한편, 출력단자 (OUT)에서의 출력레벨은 수학식 2 로 표현된다.

[수학식 2]

VOUT = VIN - VBE - ID10 × R2

여기서, VOUT : 출력단자 (OUT)에서의 출력레벨,

VIN : 입력단자 (IN)에서의 입력레벨,

ID10 : NMOS 트랜지스터 (410)의 드레인 전류, 그리고

R2 : 저항소자 (402)의 저항값.

전류 IC5 및 ID10 는 비례관계에 있고 수학식 3 으로 표현된다.

[수학식 3]

ID10 = α × IC5

여기서 α는 비례상수이다. 수학식 3 의 관계식이 얻어지는 이유는 전류미러회로의 한 세트의 PMOS 트랜지스터 (407 및 408)를 흐르는 전류와 한 세트의 NMOS 트랜지스터 (409 및 410)를 흐르는 전류의 비가, 상기 MOS 트랜지스터의 게이트 폭의 비를 제어하므로써 쉽게 제어될 수 있기 때문이다. 수학식 2 가 상기 수학식 1 및 3 에 기초하여 다시 쓰여지면, 수학식 4 가 얻어진다.

[수학식 4]

VOUT = VIN - VBE - α×(R2/R6)×(VRR - VBE5)

수학식 4 에서 온도의존 드리프트항을 배제하기 위해, 수학식 5 가 충족되어야 한다.

[수학식 5]

d(VOUT)/d(T) = -d(VBE)/d(T) + α×(R2/R6)×d(VBE5)/d(T) = 0

여기서, T : 온도,

d : 편미분.

트랜지스터가 동일 집적회로에서 형성된다면, 순방향 베이스-이미터전압 (VBE)과 순방향 베이스-이미터전압 (VBE5)은 대략 동일한 제조편차 및 온도의존 드리프트를 보인다. 따라서, 수학식 5 를 충족시키기 위해, 수학식 6 이 충족되어야 한다.

[수학식 6]

R6 = α×R2

즉, α와 저항소자 (406)의 저항값이 수학식 6 을 충족시키도록 제어된다면, 출력단자 (OUT)에서의 출력레벨은 NPN 트랜지스터 (401)의 순방향 베이스-이미터전압 (VBE)의 제조편차와 온도의존 드리프트의 영향을 받지 않을 수 있다. 따라서, 정밀도가 높은 레벨시프트 회로를 얻을 수 있다.

그런데, 저항소자 (402 및 406)가 동일한 집적회로에서 형성된다면, 저항값은 대략 동일한 제조편차 및 온도의존 드리프트를 보일 것이다. 특히, 저항소자가 동일 물질로 형성된다면, 저항값의 비는 소자의 크기를 바꿔 쉽게 정해질 수 있다. 저항소자 (402 및 406)의 관계가 이 특성을 이용하여 수학식 7 로 표현된다면, 상기 수학식 6 은 수학식 8 로 다시 쓰여진다.

[수학식 7]

R2 = β×R6

[수학식 8]

α×β = 1

즉, α와β가 수학식 8 을 충족시키도록 제어된다면, NPN 트랜지스터 (401)의 순방향 베이스-이미터전압 (VBE) 및 저항소자 (402)의 온도의존 드리프트 및 제조편차는 출력단자 (OUT)에서의 출력레벨로부터 제거될 수 있다. 따라서, 정밀도가 높은 레벨시프트 회로가 얻어질 수 있다.

또한, NPN 트랜지스터가 도 3 에 도시된대로 달링턴접속을 형성하도록 도 5 에 도시된 NPN 트랜지스터 (401)에 덧붙여질 때도, 순방향 베이스-이미터전압 (VBE 및 VBE4)과 저항소자 (2)의 온도의존 드리프트 및 제조편차는 배제될 수 있다. 이것은 상기 수학식 1 내지 8 을 유도하는 과정에서 이해될 수 있을 것이다. 따라서, 수학식 6 및 8 은 수학식 9 및 10 으로 각각 다시 쓰여질 수 있다.

[수학식 9]

R6 = α×R2/2

[수학식 10]

α×β = 2

이상은 NPN 바이폴라 트랜지스터를 사용하여 설명되었다. 그러나, 이것은 회로동작설명의 편의를 위해서만 이용된다. 이미터폴로워 회로가 PNP 바이폴라 트랜지스터로 구성되어도, 기본 동작은 완전히 동일하다.

또한, 도 5 의 전류미러회로는 PMOS 트랜지스터나 NPN 트랜지스터를 이용한다. 그러나, 이것은 단지 일례일 뿐이다. 다른 구성을 갖는 전류미러회로가 이용될 수 있다. 예를들면, 전류미러회로는 PMOS 트랜지스터와 PNP 트랜지스터로 구성될 수 있다. 또한, 전류미러회로는 NMOS 트랜지스터와 NPN 트랜지스터로 구성될 수 있다.

상술된대로, 본 발명에 따라, 전류를 저항소자에 인가하므로써 출력레벨의 온도의존을 배제하여 이미터폴로워 회로의 바이폴라 트랜지스터의 순방향 베이스-이미터전압의 온도의존 드리프트가 소거될 수 있도록 하는 것이 가능하다. 따라서, 정밀도가 높은 레벨시프트 전압이 얻어질 수 있다.

또한, 전류원 회로는 다른 바이폴라 트랜지스터 및 다른 저항소자와 동일한 온도의존 드리프트 및 제조편차를 갖는 바이폴라 트랜지스터 및 저항소자로 구성될 수 있다. 그러므로, 출력레벨의 온도의존성 및 제조편차는 제거될 수 있다. 따라서, 정밀도가 높은 레벨시프트 전압이 얻어질 수 있다.

Claims

하나 이상의 트랜지스터를 포함하고 제 1 온도의존특성을 갖는 바이폴라 트랜지스터부;

일단에 상기 바이폴라 트랜지스터부가 접속되고, 타단에서 상기 바이폴라 트랜지스터부로 입력된 입력신호에 상응하는 출력신호가 출력되는 저항소자; 및

상기 저항소자를 통과하도록 전류를 흘려 상기 저항소자에 의한 전압강하가 상기 바이폴라 트랜지스터부의 상기 제 1 온도의존특성에 반대인 제 2 온도의존특성을 갖도록 하는, 상기 저항소자의 타단에 접속된 전류원 회로를 포함하며,

상기 바이폴라 트랜지스터부는 입력신호가 입력되는 베이스와, 상기 저항소자의 일단에 접속된 이미터를 갖는 트랜지스터를 포함하며,

상기 전류원 회로는,

상기 바이폴라 트랜지스터부의 것과 동일한 온도의존특성 및 제조과정편차를 갖는 바이폴라 트랜지스터부; 및

상기 저항소자의 것과 동일한 온도의존특성 및 제조과정편차를 갖는 저항소자를 포함하며,

상기 전류원 회로의 상기 바이폴라 트랜지스터부의 게이트는 안정화 전원회로에 접속되고, 상기 전류원 회로에 의해 흐르는 전류는 상기 안정화 전원회로에 의해 상기 전류원 회로의 상기 저항소자를 통과하는 전류에 비례하는 것을 특징으로 하는 이미터폴로워 회로.
제 1 항에 있어서, 상기 바이폴라 트랜지스터부는 달링턴 접속으로 접속된트랜지스터를 포함하는 것을 특징으로 하는 이미터폴로워 회로.
제 1 항에 있어서,

상기 바이폴라 트랜지스터부는,

입력신호가 입력되는 베이스와, 이미터를 갖는 제 1 바이폴라 트랜지스터; 및

상기 제 1 바이폴라 트랜지스터의 이미터에 접속된 컬렉터와, 제 2 바이폴라 트랜지스터의 컬렉터에 접속된 베이스, 그리고 상기 저항소자의 일단에 접속된 이미터를 갖는 상기 제 2 바이폴라 트랜지스터를 포함하는 것을 특징으로 하는 이미터폴로워 회로.
제 1 항에 있어서,

상기 전류원 회로는 상기 저항소자를 통과하도록 전류를 흘려 상기 저항소자에 의한 전압강하가 상기 바이폴라 트랜지스터부의 상기 제 1 온도의존특성에 반대인 제 2 온도의존특성을 갖도록 하고, 제조과정에서의 상기 바이폴라 트랜지스터부의 편차와 제조과정에서의 상기 저항소자의 편차가 소거될 수 있도록 하는 것을 특징으로 하는 이미터폴로워 회로.
제 1 항에 있어서,

상기 안정화 전원회로에 의해 상기 전류원 회로의 상기 저항소자를 통과하는 전류는 전류미러회로를 통해 상기 전류원 회로에 접속된 상기 저항소자로 전달되는 것을 특징으로 하는 이미터폴로워 회로.
제 4 항에 있어서,

상기 저항소자와 상기 전류원 회로는 동일한 집적회로에서 형성되는 것을 특징으로 하는 이미터폴로워 회로.
입력 신호에 상응하는 안정된 레벨을 갖는 출력을 제공하는 방법으로서,

제 1 바이폴라 트랜지스터로부터 상기 제 1 바이폴라 트랜지스터의 이미터에 접속된 제 1 저항소자를 통해 제 1 전류를 흘리는 단계;

상기 제 1 전류의 제 1 값에 상응하는 제 2 값을 전달하는 단계; 및

제 2 바이폴라 트랜지스터의 온도의존특성이 소거될 수 있도록 상기 제 2 바이폴라 트랜지스터로부터 상기 제 2 바이폴라 트랜지스터의 이미터에 접속된 제 2 저항소자를 통해 제 2 전류를 흘리는 단계를 포함하며,

이미터 폴로워 회로의 상기 제 2 바이폴라 트랜지스터는 입력 신호를 레벨 쉬프트하여 레벨 쉬프트된 출력을 제공하는 것을 특징으로 하는 방법.
제 7 항에 있어서,

상기 제 1 저항소자 및 상기 제 1 바이폴라 트랜지스터는 각각 상기 제 2 저항소자 및 상기 제 2 바이폴라 트랜지스터의 것과 동일한 온도의존특성을 갖는 것을 특징으로 하는 방법.
제 7 항에 있어서,

상기 제 1 저항소자 및 상기 제 1 바이폴라 트랜지스터는 각각 상기 제 2 저항소자 및 상기 제 2 바이폴라 트랜지스터의 것과 동일한 제조과정편차를 갖는 것을 특징으로 하는 방법.
하나 이상의 트랜지스터를 포함하고 제 1 온도의존특성을 갖는 바이폴라 트랜지스터부;

일단에 상기 바이폴라 트랜지스터부가 접속되고, 타단에서 상기 바이폴라 트랜지스터부로 입력되는 입력신호에 상응하는 출력신호가 출력되는 저항소자; 및

상기 저항소자를 통과하도록 전류를 흘려 상기 저항소자에 의한 전압강하가 상기 바이폴라 트랜지스터부의 상기 제 1 온도의존특성에 반대인 제 2 온도의존특성을 갖도록 하고, 제조과정에서의 상기 바이폴라 트랜지스터부의 편차와 제조과정에서의 상기 저항소자의 편차가 소거될 수 있도록 하는, 상기 저항소자의 타단에 접속된 전류원 회로를 포함하며,

상기 바이폴라 트랜지스터부는 입력신호가 입력되는 베이스와, 상기 저항소자의 일단에 접속된 이미터를 갖는 트랜지스터를 포함하며,

상기 전류원 회로는,

상기 바이폴라 트랜지스터부의 것과 동일한 온도의존특성과 제조과정편차를 갖는 바이폴라 트랜지스터부; 및

상기 저항소자의 것과 동일한 온도의존특성과 제조과정편차를 갖는 저항소자를 포함하며,

상기 전류원 회로의 상기 바이폴라 트랜지스터부의 게이트는 안정화 전원회로에 접속되고, 상기 전류원 회로에 의해 흐르는 전류는 상기 안정화 전원회로에 의해 상기 전류원 회로의 상기 저항소자를 통해 흐르는 전류에 비례하는 것을 특징으로 하는 이미터폴로워 회로.
제 10 항에 있어서,

상기 바이폴라 트랜지스터부는 달링턴 접속으로 접속된 트랜지스터를 포함하는 것을 특징으로 하는 이미터폴로워 회로.
제 10 항에 있어서,

상기 바이폴라 트랜지스터부는,

입력신호가 입력되는 베이스와, 이미터를 갖는 제 1 바이폴라 트랜지스터; 그리고

상기 제 1 바이폴라 트랜지스터의 이미터에 접속된 컬렉터와, 제 2 바이폴라 트랜지스터의 컬렉터에 접속된 베이스, 그리고 상기 저항소자의 일단에 접속된이미터를 갖는 상기 제 2 바이폴라 트랜지스터를 포함하는 것을 특징으로 하는 이미터폴로워 회로.
제 10 항에 있어서,

상기 안정화 전원회로에 의해 상기 전류원 회로의 상기 저항소자를 통해 흐르는 전류는 전류미러회로를 통해 상기 전류원 회로에 접속된 상기 저항소자로 전달되는 것을 특징으로 하는 이미터폴로워 회로.
제 10 항에 있어서,

상기 저항소자와 상기 전류원 회로는 동일한 집적회로에서 형성되는 것을 특징으로 하는 이미터폴로워 회로.