CN1114262C - 无温度相关性的射随器电路 - Google Patents
无温度相关性的射随器电路 Download PDFInfo
- Publication number
- CN1114262C CN1114262C CN98120021A CN98120021A CN1114262C CN 1114262 C CN1114262 C CN 1114262C CN 98120021 A CN98120021 A CN 98120021A CN 98120021 A CN98120021 A CN 98120021A CN 1114262 C CN1114262 C CN 1114262C
- Authority
- CN
- China
- Prior art keywords
- resistive element
- bipolar transistor
- circuit
- emitter follower
- links
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
Landscapes
- Amplifiers (AREA)
- Logic Circuits (AREA)
Abstract
在一个射随器电路中,一个双极晶体管与一个电阻元件相连。该双极晶体管具有一个温度相关特性。一个电流源电路与该电阻元件相连以使一个电流流经该电阻元件,使得电阻元件的电压降具有与双极晶体管单元的第一温度相关特性相反的温度相关特性。
Description
本发明涉及一种使用一个双极晶体管的射随器电路。
射随器电路通常用于减小输出阻抗和使一个信号的电平发生漂移。射随器电路一般形成于半导体集成电路中,并通常被连接在半导体集成电路中所形成的信号处理电路之间或信号处理电路的一个输出端上。
图1所示的电路是现有的用作射随器电路的电路。参照图1,一个NPN型双极晶体管(以下称之为一个NPN晶体管)501的基极与一个输入端(IN)相连,NPN晶体管501的发射极和用于输出具有一个特定电流值的电流的电流源503的一个端与一个输出端(OUT)相连。一个电源端(VCC)与NPN晶体管501的集电极相连并且电源端(VEE)与电流源503的另一端相连。
作为另一个现有技术示例,在日本专利申请(JP-A-平7-183763)中公开了一种滤波器电路。在这篇参考文献中,射随器电路的双极晶体管14和22分别与晶体管24和26相连。晶体管24和26被提供以一个由一个温度特性补偿电流发生电路30产生的电流。温度特性补偿电流发生电路30与晶体管14或22的输出阻抗具有相同的温度特性。这样,可实现温度补偿。
如图1所示,从输出端(OUT)输出一个信号使其信号电平由于NPN晶体管1的基极和发射极VBE之间的正向电压而低于输入端(IN)的信号电平。即,在射随器电路中从输出端(OUT)输出一个信号,该信号具有被正向基极-发射极电压VBE从输入端(IN)的信号电平漂移的信号电平。
图1所示的NPN晶体管1的正向基极-发射极电压VBE具有一个预定的温度相关漂移,并且相对于温度升高,该温度相关漂移值大约为-2Mv/℃是已知的。
现在在图1中假设电源端VCC和VEE的电压分别为3V和0V。还假设在射随器电路的结点温度为0℃时,信号电平为3V的信号被提供给输入端(IN),信号电平为2.1V的信号从输出端(OUT)输出。在结点温度从0℃升至100℃的情况下,由于上述正向基极-发射极电压VBE的温度相关漂移的影响而使NPN晶体管1的正向基极-发射极电压VBE减小0.2V。这样,从输出端(OUT)输出的信号的信号电平为2.3V。即,在图1所示的现有射随器电路中存在不能随温度变化得到具有高精确度的电平漂移电压的问题。
顺便提及,NPN晶体管501的正向基极-发射极电压VBE必然随NPN晶体管501制造工艺中的制造条件而变化。我们知道正向基极-发射极电压VBE的变化没有预定方向并且正向基极-发射极电压VBE随机发生变化。为此,在图1所示的现有射随器电路中,还存在从输出端(OUT)输出的信号的电平由于正向基极-发射极电压VBE的变化而随机改变以致不能得到具有高精确度的电平漂移电压的问题。
本发明是在针对上述问题完成的。因此,本发明的一个目的是提供一种半导体集成电路,该电路包括一可得到具有高精确度的电平漂移电压的射随器电路。
为了实现本发明的一个方面,一个射随器电路包括含有至少一个晶体管并具有第一温度相关特性的晶体管单元,和一个在其一端与晶体管单元相连的电阻元件。响应于一个被输入到晶体管单元的输入信号,从电阻元件的另一端输出一个输出信号。一个电流源电路与电阻元件的另一端相连,并使一个电流流经该电阻元件以使得电阻元件的电压降具有与晶体管单元的第一温度相关特性相反的第二温度相关特性。
晶体管单元包括一个晶体管,该晶体管的基极被输入一个输入信号,发射极与电阻元件的一端相连。另外,晶体管单元也可以包括以达林顿(DARLINGTON)连接方式被连接的晶体管。与之不同地,晶体管单元可以包括第一双极晶体管,其具有一个基极输入信号被输入到其上,和发射极,以及第二双极晶体管,其集电极与第一双极晶体管的发射极相连,基极与第二双极晶体管的集电极相连,并且发射极与电阻元件的一端相连。
在上述情况中,电流源电路可使一个电流流经电阻元件,使得电阻元件的电压降具有与晶体管单元的第一温度相关特性相反的第二温度相关特性并使得制造工艺中晶体管单元和电阻元件的变化被消除。
电流源电路可以包括与上述晶体管单元和电阻元件具有相同温度相关特性和制造工艺变化的一个晶体管单元和一个电阻元件。而且,电流源电路的晶体管单元还可以与一个稳定电源电路相连,并且电流源电路提供的电流与稳定电源电路提供的流经电流源电路的电阻元件的电流成比例。此外,由稳定电源电路提供的流经电流源电路中的电阻元件的电流通过一个电流镜像电路被传输到与电流源电路相连的电阻元件。
在上述情况中,电阻元件和电流源电路可被形成于同一个集成电路中。
为了实现本发明的另一个方面,响应于一个输入信号而输出一个具有稳定电平的输出信号的方法包括步骤:
使第一电流从第一双极晶体管流经第一电阻元件;
根据第一电流的第一值传输第二值;以及
使第二电流从第二双极晶体管流经第二电阻元件,使得第二双极晶体管的温度相关特性被消除,射随器电路的第二双极晶体管用于使一个输入信号产生电平漂移以输出一个电平漂移信号。
在这种情况下,第一电阻元件和第一双极晶体管分别与第二电阻元件和第二双极晶体管具有相同的温度相关特性。另外,第一电阻元件和第一双极晶体管也可以分别与第二电阻元件和第二双极晶体管具有相同的制造工艺变化。
为了实现本发明的另一个方面,一个射随器电路包括含有至少一个晶体管并具有第一温度相关特性的晶体管单元,和一个在其一端与晶体管单元相连的电阻元件。响应于一个被输入到晶体管单元的输入信号,从电阻元件的另一端输出一个输出信号。一个电流源电路与电阻元件的另一端相连,并使一个电流流经该电阻元件以使得电阻元件的电压降具有与晶体管单元的第一温度相关特性相反的第二温度相关特性并使得制造工艺中晶体管单元和电阻元件的变化被消除。
图1是示出了现有的射随器电路的结构的电路图;
图2是示出了依据本发明第一实施例的射随器电路的结构的电路图;
图3是示出了依据本发明第二实施例的射随器电路的结构的电路图;
图4是示出了依据本发明第三实施例的射随器电路的结构的电路图;以及
图5是示出了依据本发明第四实施例的射随器电路的结构的电路图。
下面,参照附图详细说明依据本发明的包括了一个射随器电路的半导体集成电路。
图2是示出了依据本发明第一实施例的射随器电路的结构的电路图。
参照图2,第一实施例中的射随器电路由一个NPN晶体管101,一个电阻元件102以及一个电流源电路103构成。NPN晶体管101的基极与一个输入端(IN)相连。NPN晶体管101的集电极与一个电源端(VCC)相连,NPN晶体管的发射极与电阻元件102的一个端子相连。电阻元件102的另一端子与一个输出端(OUT)和电流源电路103的其中一个端子相连。电流源电路103的另一个端子与一个电源端(VEE)相连。
NPN晶体管101的正向基极-发射极电压VBE的温度相关漂移特性为-2mV/℃。电阻元件102和电流源电路103以如此方式构成:产生于电阻元件102的端子之间的电动势或电压降的温度相关漂移消除了NPN晶体管101的正向基极-发射极电压VBE的温度相关漂移。特别地,电动势的温度相关漂移特性的值为+2mV/℃,它在数量上与NPN晶体管101的正向基极-发射极电压VBE的温度相关漂移特性相等而在方向上与NPN晶体管101的正向基极-发射极电压VBE的温度相关漂移特性相反。
如上所述,下面将说明第一实施例中的射随器电路的操作。
NPN晶体管101的正向基极-发射极电压VBE的温度相关漂移特性为-2mV/℃。反之,电阻元件102产生的电动势的温度相关漂移特性为+2mV/℃。其结果是,利用从输出端(OUT)输出的信号电平,NPN晶体管101的正向基极-发射极电压VBE的温度相关漂移特性被消除。因此,就实现了具有象带有温度补偿函数的电平漂移电路一样的高精确度的射随器电路,使得从输出端(OUT)输出的输出信号电平为恒定的而与温度变化无关。
下面说明依据本发明第二实施例的射随器电路。图3是示出了依据本发明第二实施例的射随器电路的结构的电路图。
参照图3,第二实施例中的射随器电路由NPN晶体管201和204,一个电阻元件202以及一个电流源电路203构成。NPN晶体管201的基极与一个输入端(IN)相连。NPN晶体管201的发射极与NPN晶体管204的基极相连,NPN晶体管201和NPN晶体管204的集电极都与一个电源端(VCC)相连。电阻元件202的一个端子与NPN晶体管204的发射极相连,并且电阻元件202的另一端子与输出端(OUT)和电流源电路203的其中一个端子相连。电流源电路203的另一个端子与一个电源端(VEE)相连。NPN晶体管201和204的连接通常被称为DARLINGTON连接。在一个电平漂移电压应该比较大时,经常使用这种连接。
NPN晶体管201和204中的每一个的正向基极-发射极电压VBE的温度相关漂移特性为-2mV/℃。因此,在经DARLINGTON连接的NPN晶体管201和204中的正向基极-发射极电压的整个温度相关漂移特性就为-4mV/℃。电阻元件102和电流源电路103以如此方式构成:产生于电阻元件102的端子之间的电动势的温度相关漂移特性消除了NPN晶体管201和204中的整个温度相关漂移特性。特别地,电动势的温度相关漂移特性的值为+4mV/℃,它在数量上与NPN晶体管201和204的整个温度相关漂移特性相等而在方向上与NPN晶体管201和204的整个温度相关漂移特性相反。
下面将说明第二实施例中的射随器电路的操作。
由于NPN晶体管201和204中的每一个的温度相关漂移特性为-2mV/℃,所以对于输入端(IN)的信号电平来说,整个温度相关漂移特性为-4mV/℃。另一方面,电流源电路203工作使得产生于电阻元件202的端子之间的电动势的温度相关漂移特性为+4mV/℃。因此,消除了经DARLINGTON连接的NPN晶体管201和204的整个温度相关漂移特性,使得从输出端(OUT)输出的输出信号电平为恒定的而与温度变化无关。这样,即使在NPN晶体管201和204被DARLINGTON连接时,也实现了具有象带有温度补偿函数的电平漂移电路一样的高精确度的射随器电路。
下面说明依据本发明第三实施例的射随器电路。图4是示出了依据本发明第三实施例的射随器电路的结构的电路图。
第三实施例中的射随器电路由NPN晶体管301和304,一个电阻元件302以及一个电流源电路303构成。在这个实施例中,NPN晶体管301和304被串联并且NPN晶体管304的集电极与其基极相连。这样,就能达到基本上图3所示的射随器电路相等的电平漂移电压。
在第三实施例中,NPN晶体管301的基极与一个输入端(IN)相连。NPN晶体管301的发射极与NPN晶体管304的基极和集电极相连。NPN晶体管301的集电极与一个电源端(VCC)相连。电阻元件302的一个端子与NPN晶体管304的发射极相连,并且电阻元件302的另一端子与输出端(OUT)和电流源电路303的其中一个端子相连。电流源电路303的另一个端子与一个电源端(VEE)相连。
NPN晶体管301和304中的每一个的正向基极-发射极电压VBE的温度相关漂移特性为-2mV/℃。因此,在正向基极-发射极电压下,NPN晶体管301和304的整个温度相关漂移特性就为-4mV/℃。另一方面,电阻元件302和电流源电路303以如此方式构成:产生于电阻元件302的端子之间的电动势的温度相关漂移特性消除了NPN晶体管301和304中的整个温度相关漂移特性。特别地,电动势的温度相关漂移特性的值为+4mV/℃,它在数量上与NPN晶体管301和304的整个温度相关漂移特性相等而在方向上与NPN晶体管301和304的整个温度相关漂移特性相反。
射随器电路的操作与第二实施例的相似,因此,在此省略其描述。
顺便提及,在上述实施例中,电流源电路产生一个输出电流使得产生于电阻元件的端子之间的电动势具有+2mV/℃或+4mV/℃的温度相关漂移特性。下面将参照图5说明依据本发明第四实施例、包括能产生这样一个输出电流的电流源电路的射随器电路。
参照图5,第四实施例中的射随器电路相当于图2所示的第一实施例中的射随器电路。图5中的NPN晶体管401和电阻元件402分别相当于图2中的NPN晶体管101和电阻元件102。图2所示的电流源电路103由一个NPN晶体管405,一个电阻元件406,PMOS晶体管407和408以及NMOS晶体管409和410构成,如图5所示。
下面说明电流源电路的构成。NMOS晶体管410的漏极与一个输出端(OUT)相连。NMOS晶体管410的栅极与NMOS晶体管409的栅极相连。NMOS晶体管409的漏极与PMOS晶体管408的漏极和NMOS晶体管410的栅极相连。PMOS晶体管407的栅极与PMOS晶体管408的栅极相连。NPN晶体管405的集电极与PMOS晶体管407的栅极和漏极相连。一个稳定电源(VRR)与NPN晶体管405的基极相连。电阻元件406的一端与NPN晶体管405的发射极相连。NMOS晶体管409和410的源极以及电阻元件406的另一端与电源端相连(VEE)。PMOS晶体管407和408的源极与一个电源端(VCC)相连。
下面,说明第四实施例中的射随器电路的操作。
即使射随器电路接收到温度变化而电源端(VCC和VEE)接收到电压变化,稳定电源(VRR)也会提供一个预定的恒定电压。从NPN晶体管405的发射极输出由这个稳定电源(VRR)、NPN晶体管405和电阻元件406所产生的电流。电流值大致如下列等式(1)所示:
IC5=(VRR-VBE5)/R6 (1)
其中
IC5:NPN晶体管405的发射极电流,
VRR:稳定电源的电源电压,
VBE5:NPN晶体管405的正向基极-发射极电压,以及
R6:电阻元件406的电阻值。
另一方面,输出端(OUT)的输出电平如下列等式(2)所示:
VOUT=VIN-VBE-ID10×R2 (2)
其中
VOUT:输出端(OUT)的输出电平,
VIN:输入端(IN)的输入电平,
ID10:NMOS晶体管410的漏极电流,以及
R2:电阻元件402的电阻值。
电流IC5和ID10成比例关系,如下列等式(3)所示:
ID10=α×IC5 (3)
其中α是一个比例系数。得到等式(3)所示的等式关系的原因在于通过控制上述MOS晶体管的栅极宽度比可以容易地控制流过电流镜像电路中一组PMOS晶体管407和408的电流与流过一组NMOS晶体管409和410的电流之比。根据等式(1)和(3),等式(2)被重写成下述等式(4)。
VOUT=VIN-VBE-α×(R2/R6)×(VRR-VBE5) (4)
为了从等式(4)中消除温度相关漂移项,而得到等式(5):
d(VOUT)/d(T)=-d(VBE)/d(T)+α×(R2/R6)×d(VBE5)/d(T)=0 (5)
其中
T:温度,以及
d:偏微分法。
如果这些晶体管形成于同一集成电路中,则正向基极-发射极电压VBE和正向基极-发射极电压VBE5示出了近似相同的制造偏差(manufacturing deviation)和温度相关漂移。因此,得到等式(6)以满足等式(5)。
R6=α×R2 (6)
即,如果α和电阻元件406的电阻值被控制以满足等式(6),则输出端(OUT)的输出电平将不受NPN晶体管401的正向基极-发射极电压VBE的温度相关漂移和制造偏差的影响。从而,能够得到具有高精确度的电平漂移电路。
顺便提及,如果电阻元件402和406形成于同一集成电路中,则电阻值示出了近似相同的制造偏差和温度相关漂移。特别是,如果电阻元件由同一材料制成,则通过改变元件的大小就可以容易地设置电阻值的比值。如果利用此特性,电阻元件402与406的关系如下列等式(7)所示,则上述等式(6)被重写为等式(8)。
R2=β×R6 (7)
α×β=1 (8)
即,如果控制α和β以满足等式(8),则能从输出端(OUT)的输出电平中消除NPN晶体管401的正向基极-发射极电压VBE和电阻元件402的温度相关漂移和制造偏差。即,能够得到具有高精确度的电平漂移电路。
而且,即使在一个NPN晶体管被加到图5中所示的NPN晶体管401上以形成图3所示的Darlingdon连接时,也能够消除正向基极-发射极电压VBE和VBE4以及电阻元件2的温度相关漂移和制造偏差。这是通过等式(1)到(8)的推导过程就可以理解的。这样,等式(6)和(8)分别被重写为等式(9)和(10)。
R6=α×R2/2 (9)
α×β=2 (10)
应当注意在上述描述中利用了NPN双极晶体管。但是,只使用这样的晶体管只是为了便于说明电路的操作。即使射随器电路是由PNP双极晶体管构成的,其基本操作也是完全相同的。
而且,图5中所示的电流镜电路利用了PMOS晶体管或NPN晶体管。但是,这只是一个示例。也可以利用具有其它结构的电流镜电路。例如,电流镜电路可由PMOS晶体管和一个PNP晶体管构成。电流镜电路也可以由NMOS晶体管和一个NPN晶体管构成。
如上所述,依据本发明,可以通过将一个电流加到一个电阻元件上而消除输出电平的温度相关,使得射随器电路的双极晶体管的正向基极-发射极电压的一个温度相关漂移被消除。从而得到一个具有高精确度的电平漂移电压。
而且,电流源电路可以由双极晶体管和一个电阻元件构成,它们与其它双极晶体管和其它电阻元件具有相同的温度相关漂移和制造偏差。因此,能够消除输出电平的温度相关和制造偏差。从而得到一个具有高精确度的电平漂移电压。
Claims (12)
1.一种射随器电路,包括:
一个双极晶体管单元,至少含有一个晶体管并具有第一温度相关特性;
一个一端与所述双极晶体管单元相连的电阻元件,一个输出信号响应于一个被输入到所述双极晶体管单元的输入信号,从所述电阻元件的另一端被输出;以及
一个与所述电阻元件的另一端相连的电流源电路,使一个电流流经所述电阻元件以使得所述电阻元件的电压降具有与所述双极晶体管单元的所述第一温度相关特性相反的第二温度相关特性。
2.如权利要求1所述的射随器电路,其特征在于所述电流源电路可使一个电流流经所述电阻元件,使得所述电阻元件的电压降具有与所述双极晶体管单元的所述第一温度相关特性相反的第二温度相关特性并使得制造工艺中所述双极晶体管单元和所述电阻元件的变化被消除。
3.如权利要求2所述的射随器电路,其特征在于所述电流源电路包括:
一个与上述双极晶体管单元具有相同温度相关特性和制造工艺变化的双极晶体管单元;以及
一个与上述电阻元件具有相同温度相关特性和制造工艺变化的电阻元件。
4.如权利要求3所述的射随器电路,其特征在于所述电流源电路的所述双极晶体管单元与一个稳定电源电路相连,并且所述电流源电路的电流与所述稳定电源电路提供的流经所述电流源电路的所述电阻元件的电流成比例。
5.如权利要求4所述的射随器电路,其特征在于由所述稳定电源电路提供的流经所述电流源电路中的所述电阻元件的电流通过一个电流镜像电路被传输到与所述电流源电路相连的所述电阻元件。
6.如权利要求1-5中任一所述的射随器电路,其特征在于所述双极晶体管单元包括一个晶体管,该晶体管具有一个基极,输入信号被输入到其上,和一个发射极,其与所述电阻元件的一个端子相连。
7.如权利要求1-5中任一所述的射随器电路,其特征在于所述双极晶体管单元包括以达林顿(Darlington)连接方式连接的晶体管。
8.如权利要求1-5中任一所述的射随器电路,其特征在于所述双极晶体管单元包括:
一个第一双极晶体管,它具有基极,一个输入信号被输入到其上,和一个发射极;以及
一个第二双极晶体管,它具有集电极,与所述第一双极晶体管的发射极相连,一个基极,与所述第二双极晶体管的集电极相连,以及一个发射极与所述电阻元件的一个端子相连。
9.如权利要求1-5中任一所述的射随器电路,其特征在于所述电阻元件和所述电流源电路形成于同一集成电路上。
10.一种根据一个输入信号输出一个具有稳定电平的输出信号的方法,包括步骤:
使第一电流从第一双极晶体管流经第一电阻元件;
根据所述第一电流的第一值传输第二值;以及
使第二电流从第二双极晶体管流经第二电阻元件,使得所述第二双极晶体管的温度相关特性被消除,一个射随器电路的所述第二双极晶体管用于使一个输入信号产生电平漂移以输出一个电平漂移信号。
11.如权利要求10所述的方法,其特征在于所述第一电阻元件和所述第一双极晶体管分别与所述第二电阻元件和所述第二双极晶体管具有相同的温度相关特性。
12.如权利要求10所述的方法,其特征在于所述第一电阻元件和所述第一双极晶体管分别与所述第二电阻元件和所述第二双极晶体管具有相同的制造工艺变化。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP256626/1997 | 1997-09-22 | ||
JP25662697A JP3166678B2 (ja) | 1997-09-22 | 1997-09-22 | 半導体集積回路 |
JP256626/97 | 1997-09-22 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1212506A CN1212506A (zh) | 1999-03-31 |
CN1114262C true CN1114262C (zh) | 2003-07-09 |
Family
ID=17295233
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN98120021A Expired - Fee Related CN1114262C (zh) | 1997-09-22 | 1998-09-22 | 无温度相关性的射随器电路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6118327A (zh) |
JP (1) | JP3166678B2 (zh) |
KR (1) | KR100310882B1 (zh) |
CN (1) | CN1114262C (zh) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT1319613B1 (it) * | 2000-12-22 | 2003-10-20 | St Microelectronics Srl | Circuito generatore di una tensione di riferimento stabile intemperatura,in particolare per processi cmos |
EP1276229A1 (en) * | 2001-07-09 | 2003-01-15 | STMicroelectronics S.r.l. | Voltage follower and relative method of regulation |
US6549062B1 (en) * | 2001-11-21 | 2003-04-15 | Lsi Logic Corporation | Method and apparatus for improving the tolerance of integrated resistors |
JP4986983B2 (ja) * | 2002-02-20 | 2012-07-25 | 三菱電機株式会社 | 駆動回路 |
US6650170B1 (en) * | 2002-09-27 | 2003-11-18 | Intel Corporation | Temperature compensated output driver |
KR100632539B1 (ko) * | 2005-02-23 | 2006-10-11 | 삼성전기주식회사 | 오프셋 전압 보상 회로 및 그 방법 |
JP2009232409A (ja) * | 2008-03-25 | 2009-10-08 | Nec Electronics Corp | 信号出力回路 |
US9172366B2 (en) * | 2014-02-04 | 2015-10-27 | Lattice Semiconductor Corporation | Collector current driver for a bipolar junction transistor temperature transducer |
US9513318B2 (en) * | 2014-05-29 | 2016-12-06 | Infineon Technologies Ag | Current or voltage sensing |
KR102504558B1 (ko) | 2022-02-14 | 2023-02-28 | 노창식 | 오폐수·분뇨 및 축산폐수 혼합물의 분리 및 정화장치 |
CN115549664A (zh) * | 2022-09-16 | 2022-12-30 | 华为数字能源技术有限公司 | 一种功率器件、电子设备及电路结构 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60174527A (ja) * | 1984-02-21 | 1985-09-07 | Nec Corp | 論理回路 |
US4853646A (en) * | 1988-07-19 | 1989-08-01 | Fairchild Semiconductor Corporation | Temperature compensated bipolar circuits |
US5029295A (en) * | 1990-07-02 | 1991-07-02 | Motorola, Inc. | Bandgap voltage reference using a power supply independent current source |
JPH07183763A (ja) * | 1993-12-24 | 1995-07-21 | Rohm Co Ltd | フィルタ回路 |
US5856755A (en) * | 1996-05-23 | 1999-01-05 | Intel Corporation | Bus termination voltage supply |
US5831486A (en) * | 1997-09-04 | 1998-11-03 | Integrated Device Technology, Inc. | Extended range current controlled oscillator |
-
1997
- 1997-09-22 JP JP25662697A patent/JP3166678B2/ja not_active Expired - Fee Related
-
1998
- 1998-09-04 US US09/148,327 patent/US6118327A/en not_active Expired - Lifetime
- 1998-09-18 KR KR1019980038708A patent/KR100310882B1/ko not_active IP Right Cessation
- 1998-09-22 CN CN98120021A patent/CN1114262C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US6118327A (en) | 2000-09-12 |
JPH1197942A (ja) | 1999-04-09 |
KR19990029942A (ko) | 1999-04-26 |
JP3166678B2 (ja) | 2001-05-14 |
CN1212506A (zh) | 1999-03-31 |
KR100310882B1 (ko) | 2001-11-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1114262C (zh) | 无温度相关性的射随器电路 | |
CN1581008A (zh) | 采用cmos技术中电流模式技术的精确电压/电流参考电路 | |
CN1179260C (zh) | 参考电压产生电路 | |
CN1119733C (zh) | 能阻止在电路输出端出现尖峰的恒压电路 | |
CN1044412C (zh) | 电源电压控制电路 | |
CN1141714C (zh) | 内电压发生电路 | |
CN101166026B (zh) | 缓冲电路 | |
CN1187891C (zh) | 半导体集成电路 | |
CN1061864A (zh) | 半导体存储器件基准电压生成电路 | |
CN1169289C (zh) | 电平移动电路 | |
CN1906557A (zh) | 恒流电路和使用此恒流电路的系统电源 | |
CN1497405A (zh) | 电压调节器 | |
CN1573638A (zh) | 恒定电压产生器及使用它的电子设备 | |
CN1126244C (zh) | 可变增益放大器电路 | |
CN1395310A (zh) | 用于具有温度补偿基准电压发生器的集成电路的内部电源 | |
CN1499328A (zh) | 漏电流补偿装置及漏电流补偿方法 | |
CN1835391A (zh) | 半导体电路 | |
EP0405319A1 (en) | Delay circuit having stable delay time | |
CN1601748A (zh) | 具有过热保护电路的半导体装置及使用该装置的电子电路 | |
CN1667537A (zh) | 带有短路保护电路的电压调整电路 | |
CN1266838C (zh) | 低电源电压下亦可产生稳定恒流的半导体集成电路器件 | |
US20080285624A1 (en) | Temperature Sensor Circuit | |
CN1244986C (zh) | 驱动电路 | |
CN1883112A (zh) | Am中频可变增益放大电路、可变增益放大电路及其半导体集成电路 | |
CN1180959A (zh) | 窗口比较器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20030709 Termination date: 20091022 |