CN1581008A - 采用cmos技术中电流模式技术的精确电压/电流参考电路 - Google Patents
采用cmos技术中电流模式技术的精确电压/电流参考电路 Download PDFInfo
- Publication number
- CN1581008A CN1581008A CNA031540929A CN03154092A CN1581008A CN 1581008 A CN1581008 A CN 1581008A CN A031540929 A CNA031540929 A CN A031540929A CN 03154092 A CN03154092 A CN 03154092A CN 1581008 A CN1581008 A CN 1581008A
- Authority
- CN
- China
- Prior art keywords
- voltage
- resistor
- transistor
- current
- bipolar transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
Abstract
一种电压/电流参考电路包括第一双极型晶体管各第二双极型晶体管,它们分别呈现出第一电压降VBE1和VBE2。第一电阻器具有电阻R1,其构成流过的第一电流等于(VBE1-VBE2)/R1。第二电阻器具有电阻R2,其构成流过的第二电流等于VBE1/R2。第一晶体管降第一和第二电阻器提供第一和第二电流。第二晶体管具有与第一晶体管相关的电流镜结构,直接提供等于(VBE1-VBE2)/R1+VBE1/R2的参考电流。第三晶体管具有与第一晶体管相关的电流镜结构,所提供的电流等于流过第三电阻器和第三双极型晶体管的参考电流,其中,第三电阻器具有电阻R3,以及第三双极型晶体管呈现出第三电压降VBE3,从而产生参考电压。
Description
发明领域
本发明涉及对温度和功率电源电压的变化不敏感的精确电压/电流参考电路。更确切地说,本发明涉及采用CMOS技术中电流模式技术的电压/电流参考电路。
背景技术
图1是用于CMOS模拟/混合信号芯片的常规单片带隙电压参考电路100的电路图。电压参考电路100包括PMOS晶体管101-102,运算放大器105,电阻器111-113和PNP双极型晶体管121-122,其连接如图所示。电阻器111,112和113的阻值分别位R1,R2和R3。输入到运算放大器的“+”和“-”输入端的输入电压分别表示为输入电压V+和V-。双极型晶体管121基射极的电压设计为VBE1,双极型晶体管122基射极的电压设计为VBE2。因此,输入电压V-等于VBE1。迫使输入电压V+和V-相等,使得输入电压V+也等于VBE1。
电阻器113上的电压降设计为ΔVBE,且因此可采用以下的定义:
ΔVBE=VBE1-VBE2 (1)
随后,流过电阻器113的电流可以采用以下的定义:
I113=ΔVBE/R3 (2)
因此,电阻器112的电压降(即,V112)可以采用以下的定义:
I112=I113×R2=ΔVBE×R2/R3 (3)
于是,该参考电压VFRE1可以定义成:
VREF1=VBE1+ΔVBE×R2/R3 (4)
电压ΔVBE正比于阈值电压VT。电压VBE1具有大约-2mV/℃的负温度系数,而VT具有0.086mV/℃的正温度系数。因此,VFRE1的温度变量可以得到R2/R3比例的补偿。
图2是应用于CMOS模拟/混合信号芯片的另一常规单片带隙电压参考电路200的电路图。电压参考电路200包括PMOS晶体管201-203,运算放大器205,电阻器211-214,以及NPN双极型晶体管221-222,其连接如图所说明。PMOS晶体管201-203具有相同的尺寸。流过PMOS晶体管201,202和203分别设计成I1,I2和I3。电阻器211,212,213和214分别具有电阻R1,R2,R3和R4。电阻R1等于电阻R2。输入到运算放大器的“+”和“-”输入端的输入电压分别标记为输入电压V+和V-。双极型晶体管221的基射极电压设计成VBE1,双极型晶体管222的基射极电压设计成VBE2。因此,输入电压V-等于VBE1。运算放大器205迫使输入电压V+和V-相等,从而使得输入电压V+也相等于VBE1。
因为PMOS晶体管201-203是相同的,并且R1等于R2,所以电流I1,I2和I3是相互相等的。
I1=I2=I3 (5)
由于电压V+等于电压V-,所以流过电阻器211(即,I1B)的电流等于流过电阻器212(即,I2B)。
I1B=I2B (6)
因此,流过双极型晶体管221(即,I1A)等于流过电阻器213和双极型晶体管222的电流(即,I2A)。
I1A=I2A (7)
流过电阻器213的电流I2A可以作以下定义。该电流I2A正比于阈值电压VT。
I2A=ΔVBE/R3 (8)
流过电阻器212的电流I2B可以作以下定义。该电流I2B正比于VBE1。
I2B=VBE1/R2 (9)
因此,电流I3可以作以下定义。
I3=I2=I2A+I2B (10)
因此,输出参考电压VREF2等于电流I3×R4,可以作以下定义。
VREF2=R4×(ΔVBE/R3+VBE1/R2) (11)
正如以上所讨论的,电压ΔVBE正比于阈值电压VT,该阈值电压VT具有0.086mV/℃正的温度系数,而电压VBE1具有大约-2mV/℃的负温度系数。因此,VREF2的温度变量可以得到R1,R2和R3电阻比例的补偿。
图3是说明在晶体管201-203的栅极从0伏到3伏的模拟DC电压摆动(线301),和运算放大器205的最终输出电压(线302)的图形300。在该模拟中,运算放大器205的输出端并没有连接PMOS晶体管201-203的栅极。图形300说明了在运算放大器205的输出等于施加在晶体管201-203栅极的电压的情况下,存在着三个交叉点,A,B和C。于是,对参考电路200来说,就有三种可能的稳态操作条件。然而,这些操作条件中只有一个(交点A)表示为参考电路200所要求的操作条件。根据在电流I1和I2或者电阻R1和R2之间的不匹配的情况,参考电路200可以或者不可以在所要求的操作状态中中止。
此外,正如以上所讨论的,参考电路100和200都是电压参考。如果需要电流参考时,一般都需要采用电压到电流的转换电路,其中参考电压施加在电阻器上,从而产生所对应的参考电流IREF。然而,这类电阻器具有正的温度系数。于是,即使参考电压对温度不是很敏感,但由于温度与电阻器无关,所以参考电流仍会随着温度的变化而变化。电阻器的处理变量使电流参考精确度等级的主要因素。
因此,要求参考电路具有产生对温度和功率电源电压的变化都不敏感的参考电压和参考电流的功能。还要求该参考电流具有单一稳态的操作点。
发明内容
因此,本发明提供了一种参考电路,它包括呈现出第一基射极电压VBE1的第一双极型晶体管,和呈现出第二基射极电压VBE2的第二双极型晶体管,其中,VBE1大于VBE2。电压VBE1施加在第一电阻器的一端,而电压VBE2施加在第一电阻器的另一端,使得VBE1-VBE2的电压施加在第一电阻器上。第一电阻器具有电阻值R1,使得流过该第一电阻器的第一电流等于(VBE1-VBE2)/R1。
此外,电压VBE1也施加在第二电阻器上。第二电阻器具有电阻R2,使得流过该第二电阻器的第二电流等于VBE1/R2。
所构成的第一MOS晶体管向第一和第二电阻器提供第一和第二电流。因此,第一MOS晶体管所携带的电流等于第一和第二电流之和,或者(VBE1-VBE2)/R1+VBE1/R2。第二MOS晶体管具有关于第一晶体管的电流镜结构,直接提供等于(VBE1-VBE2)/R1+VBE1/R2的参考电流。通过适当的选择电阻R1和R2的比例,参考电流就能够对温度和功率电源电压的变化不敏感。
第三晶体管具有关于第一晶体管的电流镜结构,向电阻为R3的第三电阻器提供了等于参考电流(即,(VBE1-VBE2)/R1+VBE1/R2)。该第三电阻器与呈现出第三基射极电压VBE3的第三双极型晶体管相串联。因此,第三电阻器和第三双极型晶体管的电压降等于VBE3+(R3×(VBE1-VBE2)/R1+R3×VBE1/R2)。该电压降可作为参考电压使用。通过适当地选择电阻R1,R2和R3的比例,可以使得参考电压对温度和功率电源电压的变化不敏感。此外,通过适当选择电阻R1,R2和R3的比例,可以将电压和电流参考电路控制成具有单一的稳态操作点。
通过以下讨论和附图将更全面的理解本发明。
附图说明
图1是应用于CMOS模拟/混合信号芯片的常规单片带隙电压参考电路的电路图。
图2是另一常规带隙电压参考电路的电路图。
图3是说明图2所示电压参考电路的晶体管栅极的模拟DC电压摆动的图形。
图4是根据本发明一个实施例的单片带隙电压和电流参考电流的电路图。
图5是根据本发明另一实施例的单片带隙电压和电流参考电路的电路图。
图6是说明图5所示电压和电流参考电路的晶体管栅极的模拟DC电压摆动的图形。
具体实施方式
图4是根据本发明一个实施例的单片带隙电压和电流参考电路400的电路图。电压/电流参考电路400可以应用于,例如,在CMOS模拟/混合信号芯片中。
电压参考电路400包括PMOS晶体管401-404,运算放大器405,电阻器411-414,和PNP双极型晶体管421-423。PMOS晶体管401-404的尺寸是相同的。PMOS晶体管401-404源极都耦合着VDD电压电源端。PMOS晶体管401和402漏极耦合着运算放大器405的“-”和“+”输入端。施加到运算放大器405“-”和“+”输入端的输入电压分别标记为“V-”和“V+”。运算放大器405的输出端耦合着PMOS晶体管401-404的栅极。流过PMOS晶体管401,402,403和404的电流分别设计成I1,I2,IREF和IUNIT。这些电流都相互相等。
I1=I2=IREF=IUNIT (12)
电阻器411和PNP双极型晶体管421并行耦合在PMOS晶体管401和VSS(接地)电压电源端之间。PNP双极型晶体管421的基极也耦合着VSS(接地)电压电源端。双极型晶体管421的基射极电压设计成电压VBE1。因此,输入电压V-等于VBE1。运算放大器405迫使输入电压V-和V+相等,使得PMOS晶体管402漏极的输入电压V+也等于VBE1。流过PNP双极型晶体管421和电阻器411的电流分别设计成I1A和I1B。值得注意的是,电流I1,I1A和I1B呈现着下列关系:
I1=I1A+I1B (13)
电阻器412和一系列电阻器413的组合以及PNP双极型晶体管422以并行的方式耦合在PMOS晶体管402和VSS电压电源端之间。PNP双极型晶体管422的基极也耦合着VSS电压电源端。双极型晶体管422的基射极电压设计成电压VBE2。流过电阻器413和PNP双极型晶体管422的电流设计成电流I2A。流过电阻器412的电流设计成电流I2B。值得注意的是,电流I2,I2A和I2B呈现出以下关系:
I2=I2A+I2B (14)
电阻器413具有电阻为R,以及电阻器411和412各自具有电阻为(R×N),其中N为整数。
电阻器414和PNP双极型晶体管423串联耦合在PMOS晶体管403和VSS电压电源端之间。PNP双极型晶体管423的基极也耦合着SS电压电源端。双极型晶体管423的基射极电压设计成电压VBE3。电阻器414是带隙参考电阻器,它具有设计成RBGR的电阻并构成提供参考电压VBRF4。PMOS晶体管403的漏极连接着电阻器414。
参考电路400以下列方式工作。正如上述讨论的,运算放大器405迫使电压迫使输入电压V-和V+相等(即,VBE1)。因此,流过电阻器411的电流I1B和流过电阻器412的电流I2B可以定义为:
I1B=I2B=VBE1/(R×N) (15)
组合上述等式(12),(13),(14)和(15)提供以下电流关系。
I1A=I2A (16)
在电阻器413上的电压降为ΔVBE,且可以定义为:
ΔVBE=V+-VBE2=VBE1-VBE2 (17)
因此,流过电阻器413的电流I2A可以定义成:
I2A=ΔVBE/R (18)
从等式(14),(15)和(18)中可以得到电流I2定义为:
I2=ΔVBE/R+VBE1/(R×N) (19)
其中,ΔVBE项可以具有正的温度系数,而VBE1项具有负的温度系数,以及电阻R具有正的温度系数。因此,电流I2的温度变化可以由电阻器的比例N来补偿。该电流I2镜像PMOS晶体管404,产生参考电流IUNIT。于是,PMOS晶体管404直接提供了所需要的参考电流IUNIT,该电流对温度的变化是不敏感的。值得注意的是,电阻器比例N可选择用于补偿电流的温度变化,而不再是电压。因此,电流参考IUNIT可以直接产生。
电路400也能够产生参考电压VREF4。参考电压VREF4可以定义为:
VREF4=VBE3+IREF×RBGR (20)
因为电流IREF等于I2,等式(20)就可以写成:
VREF4=VBE3+[ΔVBE/R+VBE1/(R×N)]×RBGR (21)
VREF4=VBE3+RBGR×ΔVBE/R+RBGR×VBE1/(R×N) (22)
因为ΔVBE具有负的温度系数和RBGR具有正的温度系数,当适当地选择了电阻器的比例N时,参考电压VREF4可以与温度无关。然而,参考电压VREF4是由电阻比例RBGR/R所确定的,这就不再会受到阻值精度的明显影响。采用上述方式,PNP双极型晶体管423和带隙参考电阻器414能够产生对温度变化不敏感的电压参考VREF4。
图5是根据本发明另一实施例的单片带隙电压和电流参考电路500的电路图。电压和电流参考电路500可以应用于,例如,在CMOS模拟/混合信号芯片中。
因为电压和电流参考电路500类似于电压和电流参考电路400(图4),所以在图4和图5中的类似元件都采用类似的参考数值来标记。于是,电压和电流参考电路500包括PMOS晶体管401-404,运算放大器405,电阻器411和413-414以及PNP双极型晶体管421-423,这些元件采用图4已经讨论过的连接方式相连接。此外,电压参考电路500包括电阻器512,它取代了电压电流参考电路400的电阻器412。电阻器512具有的阻值等于(R×N/2)。于是,电阻器512具有等于电阻器412的一半的阻值。正如以下更详细的讨论那样,这样有助于确保参考电路500只具有一个稳态操作的条件。
参考电路500采用类似于参考电路400的方式工作,但具有以下所不同的地方。正如以上所讨论的,运算放大器405迫使电压V+和V-相等(即,VBE1)。因此,流过电阻器512的电流I2B可定义为:
I2B‘=2×VBE1/(R×N) (23)
流过电阻器413的电流I2A可定义为(见上述等式(18)):
I2A=ΔVBE/R (24)
从上述等式(23)和(24)中可以得出,流过PMOS晶体管402的电流I2可以定义为:
I2‘=ΔVBE/R+2×VBE1/(R×N) (25)
电流I2‘反射到晶体管404形成参考电流IUNIT‘。ΔVBE项具有正的温度系数,而VBE1项可具有负的温度系数以及电阻R具有正的温度系数。因此,电流IUNIT‘的温度变化可以由电阻器比例N来补偿。于是,电流IUNIT‘对温度的变化并不敏感。值得注意的是,所选择的电阻器比例N可以用于补偿电流的温度变化,而不是电压。因此,电流参考IUNIT‘可以直接产生。
电路500也能够产生参考电压VREF5。参考电压VREF5可以定义为:
VREF5=VBE3+IREF’×RBGR (26)
因为电流IREF’等于电流I2‘’,所以等式(26)可以再写成:
VREF5=VBE3+[ΔVBE/R+2×VBE1/(R×N)]×RBGR (27)
VREF5=VBE3+RBGR×ΔVBE/R+2RBGR×VBE1/(R×N) (28)
因为ΔVBE具有负的温度系数和RBGR具有正的温度系数,当适当地选择了电阻器的比例N时,参考电压VREF5可以与温度无关。然而,参考电压VREF5是由电阻比例RBGR/R所确定的,这就不再会受到阻值精度的明显影响。采用上述方式,PNP双极型晶体管423和带隙参考电阻器414能够产生对温度变化不敏感的电压参考VREF5。
图6是说明晶体管401-404栅极从0伏到3伏模拟电压摆动(线601)和运算放大器405的最终输出(线602)的图形600。在该模拟中,运算放大器405的输出端并没有连接PMOS晶体管401-403的栅极。图形600说明了在运算放大器405的输出等于施加在晶体管401-403栅极的电压的情况下,存在着一个交叉点,D,即,运算放大器405的输出等于施加在晶体管401-404栅极的电压。于是,对参考电路500来说,只有一种可能的稳态操作条件,从而确保了该电路能中止在所要求的工作状态中。采用这种方式,电阻器512避免了图3中所说明的启动问题,是的参考电路500只具有一个稳态条件。
采用上述方式,参考电路400和500都能提供电流和电压参考。两个电路都对温度和功率电源电压的变化不敏感。这类电路的典型变化是小于+/-10%,这是受到处理变化的限制。这就对现有技术的参考电路100和200作出了改进,现有技术常呈现出与参考电流相关的+/-30%的变化。
虽然已经结合几个实施例对本发明进行了讨论,但应该理解的是,本发明并不限制于所披露的实施例,对业内的技术人士来说,它可以具有各种改进。于是,本发明仅仅只受附加权利要求的限制。
Claims (20)
1.一种电流参考电路,其特征在于,它包括:
第一双极型晶体管,它呈现出第一电压降VBE1;
第二双极型晶体管,它呈现出第二电压降VBE2;
第一电阻器,它具有电阻R1,所构成的第一电阻器使第一电流正比于(VBE1-VBE2)/R1;
第二电阻器,它具有电阻R2,所构成的第二电阻器使第二电流正比于VBE1/R2;
构成第一晶体管,以提供第一和第二电流;
采用第一晶体管的电流镜电路构成的第二晶体管,其中,第二晶体管提供正比于(VBE1-VBE2)/R1+VBE1/R2的参考电流。
2.如权利要求1所述的电流参考,其特征在于,进一步包括:
采用第一晶体管的电流镜电路构成的第三晶体管,其中,第三晶体管提供正比于(VBE1-VBE2)/R1+VBE1/R2的参考电流;
具有电阻R3的第三晶体管;以及
呈现出第三电压降VBE3的第三双极型晶体管,其中,第三电阻器和第三双极型晶体管以于第三晶体管串联的方式相连接,使得在第三电阻器和第三双极型晶体管两端的电压降正比于VBE3+R3[(VBE1-VBE2)/R1+VBE1/R2]。
3.如权利要求1所述的电流参考,其特征在于,电阻R1大于电阻R2。
4.如权利要求1所述的电流参考,其特征在于,第一电压降VBE1大于第二电压降VBE2。
5.如权利要求1所述的电流参考,其特征在于,第一双极型晶体管和第二双极型晶体管都是PNP双极型晶体管。
6.如权利要求1所述的电流参考,其特征在于,第一和第二晶体管都是P沟道金属氧化物半导体(MOS)晶体管。
7.如权利要求1所述的电流参考,其特征在于,进一步包括:
第三电阻器,它具有电阻R3且与第一双极型晶体管并联耦合,所述第三电阻器构成了使第三电流正比于VBE1/R3;
构成向第三电阻器和第一双极型晶体管提供电流的第三晶体管;以及
运算放大器,它具有与第一和第三晶体管的漏极相耦合的输入端,并且其输出端与第一、第二和第三晶体管的栅极相耦合。
8.如权利要求7所述的电流参考,其特征在于,第二电阻R2等于第三电阻R3。
9.如权利要求8所述的电流参考,其特征在于,第一电阻R1小于第二电阻R2和第三电阻R3。
10.如权利要求7所述的电流参考,其特征在于,第二电阻R2小于第三电阻R3。
11.一种电流参考电路,其特征在于,它包括:
运算放大器,它具有第一输入端、第二输入端和输出端;
第一晶体管,它具有与第一电源电源端相耦合的源极、与运算放大器的输出端相耦合的栅极以及与运算放大器的第一输入端相耦合的漏极;
第二晶体管,它具有与第一电源电源端相耦合的源极、与运算放大器的输出端相耦合的栅极以及与运算放大器的第二输入端相耦合的漏极;
第一电阻器,它耦合在第一晶体管的漏极和第二电压电源端之间;
第一双极型晶体管,它耦合在第一晶体管的漏极和第二电压电源端之间,其中,第一双极型晶体管的基极与第二电压电源端相耦合;
第二电阻器,它耦合在第二晶体管的漏极和第二电压电源端之间;
第三电阻器,它与第二晶体管的漏极相耦合;
第二双极型晶体管,它串联耦合在第三电阻器和第二电压电源端之间,第二双极型晶体管具有与第二电压电源端相耦合的基极;以及
第三晶体管,它具有与第一电压电源端相耦合的源极、与运算放大器的输出端相耦合的栅极,以及所构成的漏极提供参考电流。
12.如权利要求11所述的电流参考电路,其特征在于,进一步包括:
第四晶体管,它具有与第一电压电源端相耦合的源极,与运算放大器的输出端相耦合的栅极和漏极;
第四电阻器,它与第四晶体管的漏极相耦合,且构成提供参考电压;以及,
第三双极型晶体管,其中,第四电阻器和第三双极型晶体管串联耦合在第四晶体管的漏极和第二电压电源端之间,第三双极型晶体管具有与第二电压电源端相耦合的基极。
13.如权利要求12所述的电流参考电路,其特征在于,第一电阻器的电阻比第三电阻器的电阻大N倍。
14.如权利要求13所述的电流参考电路,其特征在于,第二电阻器的电阻等于第一电阻器的电阻。
15.如权利要求13所述的电流参考电路,其特征在于,第二电阻器的电阻小于第一电阻器的电阻。
16.如权利要求11所述的电流参考电路,其特征在于,第一双极型晶体管呈现出的基射极电压大于第二双极型晶体管呈现出的基射极电压。
17.一种产生参考电流的方法,其特征在于,该方法包括:
产生正比于在第一双极型晶体管的基射极电压和第二双极型晶体管的基射极电压之间差异的第一电流;
产生正比于第一双极型晶体管的基射极电压的第二电流;以及
产生等于第一电流和第二电流之和的参考电流。
18.一种产生参考电流的方法,其特征在于,该方法包括:
将表示为第一双极型晶体管基射极电压的第一电压施加于第一电阻器,从而产生第一电流;
将第二电压施加于第二电阻器,从而产生第二电流,其中,第二电压可表示为在第一电压和第三电压之间的差异,其中,第三电压可表示为第二双极型晶体管的基射极电压;
提供等于第一电流和第二电流之和的参考电流。
19.如权利要求18所述方法,其特征在于,提供参考电流的步骤包括:
提供流过第一MOS晶体管的第一电流和第二电流;以及
监视从第一MOS晶体管流到第二MOS晶体管的电流。
20.如权利要求18所述方法,其特征在于,进一步包括:
提供等于流过第三电阻器的参考电流的第三电流,从而产生第四电阻器上的电压降;以及
将该电压降加到表示第三双极型晶体管的基射极电压的第四电压上,从而产生参考电压。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB031540929A CN100543632C (zh) | 2003-08-15 | 2003-08-15 | 采用cmos技术中电流模式技术的精确电压/电流参考电路 |
US10/832,986 US7071767B2 (en) | 2003-08-15 | 2004-04-26 | Precise voltage/current reference circuit using current-mode technique in CMOS technology |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB031540929A CN100543632C (zh) | 2003-08-15 | 2003-08-15 | 采用cmos技术中电流模式技术的精确电压/电流参考电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1581008A true CN1581008A (zh) | 2005-02-16 |
CN100543632C CN100543632C (zh) | 2009-09-23 |
Family
ID=34121288
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB031540929A Expired - Fee Related CN100543632C (zh) | 2003-08-15 | 2003-08-15 | 采用cmos技术中电流模式技术的精确电压/电流参考电路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7071767B2 (zh) |
CN (1) | CN100543632C (zh) |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101859161A (zh) * | 2010-06-17 | 2010-10-13 | 华为技术有限公司 | 低电压源带隙基准电压电路和一种集成电路 |
CN101980097A (zh) * | 2010-09-30 | 2011-02-23 | 浙江大学 | 一种低闪烁噪声、高电源抑制的低压基准源 |
CN102033563A (zh) * | 2009-10-02 | 2011-04-27 | 电力集成公司 | 与温度无关的参考电路 |
CN102176185A (zh) * | 2011-01-24 | 2011-09-07 | 浙江大学 | 亚阈值cmos基准源 |
CN101562452B (zh) * | 2008-12-30 | 2011-09-14 | 天津南大强芯半导体芯片设计有限公司 | 电压电流转换电路 |
CN1940800B (zh) * | 2005-08-16 | 2012-01-04 | 安华高科技Ecbuip(新加坡)私人有限公司 | 带隙参考电路 |
CN102541147A (zh) * | 2010-12-22 | 2012-07-04 | 上海华虹Nec电子有限公司 | 应用于带隙基准电压源的加速启动电路及带隙基准电压源 |
CN102541146A (zh) * | 2010-12-07 | 2012-07-04 | 上海华虹Nec电子有限公司 | 抗高压mos管漏电流增大的带隙基准源的电路 |
CN102541145A (zh) * | 2010-12-07 | 2012-07-04 | 上海华虹Nec电子有限公司 | 低压可调节带隙基准源的电路 |
CN101694963B (zh) * | 2009-09-22 | 2013-09-18 | 美芯晟科技(北京)有限公司 | 高精度低电压的电压电流转换电路 |
CN103792980A (zh) * | 2012-10-26 | 2014-05-14 | 索尼公司 | 参考电压产生电路 |
CN104040898A (zh) * | 2011-03-23 | 2014-09-10 | 美国亚德诺半导体公司 | 电荷再分配数模转换器 |
CN108614160A (zh) * | 2016-12-13 | 2018-10-02 | 现代自动车株式会社 | 用于测量电阻值的装置 |
CN109725676A (zh) * | 2017-10-31 | 2019-05-07 | 辛纳普蒂克斯公司 | 带隙参考电路 |
CN111198588A (zh) * | 2018-11-16 | 2020-05-26 | 力旺电子股份有限公司 | 带隙基准参考电路 |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4103859B2 (ja) * | 2004-07-07 | 2008-06-18 | セイコーエプソン株式会社 | 基準電圧発生回路 |
EP1792245B1 (en) * | 2004-09-15 | 2009-12-09 | Nxp B.V. | Bias circuits |
WO2006053204A1 (en) * | 2004-11-12 | 2006-05-18 | U-Nav Microelectronics Corporation | Two-bit offset cancelling a/d converter with improved common mode rejection and threshold sensitivity |
US7148672B1 (en) * | 2005-03-16 | 2006-12-12 | Zilog, Inc. | Low-voltage bandgap reference circuit with startup control |
US7567071B1 (en) * | 2005-05-10 | 2009-07-28 | National Semiconductor Corporation | Current and voltage source that is unaffected by temperature, power supply, and device process |
TWI256725B (en) * | 2005-06-10 | 2006-06-11 | Uli Electronics Inc | Bandgap reference circuit |
JP2007065831A (ja) * | 2005-08-30 | 2007-03-15 | Sanyo Electric Co Ltd | 定電流回路 |
US7236048B1 (en) * | 2005-11-22 | 2007-06-26 | National Semiconductor Corporation | Self-regulating process-error trimmable PTAT current source |
US7554313B1 (en) * | 2006-02-09 | 2009-06-30 | National Semiconductor Corporation | Apparatus and method for start-up circuit without a start-up resistor |
US7456679B2 (en) * | 2006-05-02 | 2008-11-25 | Freescale Semiconductor, Inc. | Reference circuit and method for generating a reference signal from a reference circuit |
US7768343B1 (en) | 2007-06-18 | 2010-08-03 | Marvell International Ltd. | Start-up circuit for bandgap reference |
US20090066313A1 (en) * | 2007-09-07 | 2009-03-12 | Nec Electronics Corporation | Reference voltage circuit compensated for temprature non-linearity |
US7560979B1 (en) * | 2008-02-18 | 2009-07-14 | Mediatek Inc. | Reference voltage devices and methods thereof |
US20100007397A1 (en) * | 2008-07-11 | 2010-01-14 | Integrated Device Technology, Inc. | Delay line circuit for generating a fixed delay |
US8368789B2 (en) * | 2008-11-26 | 2013-02-05 | Aptina Imaging Corporation | Systems and methods to provide reference current with negative temperature coefficient |
KR20100077271A (ko) * | 2008-12-29 | 2010-07-08 | 주식회사 동부하이텍 | 기준전압 발생회로 |
US8169256B2 (en) * | 2009-02-18 | 2012-05-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Bandgap reference circuit with an output insensitive to offset voltage |
JP2012084034A (ja) * | 2010-10-14 | 2012-04-26 | Toshiba Corp | 定電圧定電流発生回路 |
US9148140B1 (en) * | 2012-09-27 | 2015-09-29 | Maxim Integrated Systems, Inc. | Integrated circuit with precision current source |
US9851731B2 (en) * | 2014-10-31 | 2017-12-26 | Stmicroelectronics International N.V. | Ultra low temperature drift bandgap reference with single point calibration technique |
WO2016172936A1 (en) | 2015-04-30 | 2016-11-03 | Micron Technology, Inc. | Methods and apparatuses including process, voltage, and temperature independent current generator circuit |
EP4212983A1 (en) * | 2015-05-08 | 2023-07-19 | STMicroelectronics S.r.l. | Circuit arrangement for the generation of a bandgap reference voltage |
US9900953B2 (en) * | 2016-05-31 | 2018-02-20 | Tt Electronics Plc | Temperature compensation in optical sensing system |
TWI720305B (zh) * | 2018-04-10 | 2021-03-01 | 智原科技股份有限公司 | 電壓產生電路 |
KR20210064497A (ko) * | 2019-11-25 | 2021-06-03 | 삼성전자주식회사 | 밴드갭 기준 전압 생성 회로 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3954245B2 (ja) * | 1999-07-22 | 2007-08-08 | 株式会社東芝 | 電圧発生回路 |
US6489835B1 (en) * | 2001-08-28 | 2002-12-03 | Lattice Semiconductor Corporation | Low voltage bandgap reference circuit |
US6724176B1 (en) * | 2002-10-29 | 2004-04-20 | National Semiconductor Corporation | Low power, low noise band-gap circuit using second order curvature correction |
US6690228B1 (en) * | 2002-12-11 | 2004-02-10 | Texas Instruments Incorporated | Bandgap voltage reference insensitive to voltage offset |
US6885178B2 (en) * | 2002-12-27 | 2005-04-26 | Analog Devices, Inc. | CMOS voltage bandgap reference with improved headroom |
-
2003
- 2003-08-15 CN CNB031540929A patent/CN100543632C/zh not_active Expired - Fee Related
-
2004
- 2004-04-26 US US10/832,986 patent/US7071767B2/en not_active Expired - Lifetime
Cited By (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1940800B (zh) * | 2005-08-16 | 2012-01-04 | 安华高科技Ecbuip(新加坡)私人有限公司 | 带隙参考电路 |
CN101562452B (zh) * | 2008-12-30 | 2011-09-14 | 天津南大强芯半导体芯片设计有限公司 | 电压电流转换电路 |
CN101694963B (zh) * | 2009-09-22 | 2013-09-18 | 美芯晟科技(北京)有限公司 | 高精度低电压的电压电流转换电路 |
CN102033563A (zh) * | 2009-10-02 | 2011-04-27 | 电力集成公司 | 与温度无关的参考电路 |
CN102033563B (zh) * | 2009-10-02 | 2013-11-20 | 电力集成公司 | 与温度无关的参考电路 |
US8598940B2 (en) | 2010-06-17 | 2013-12-03 | Huawei Technologies Co., Ltd. | Low-voltage source bandgap reference voltage circuit and integrated circuit |
CN101859161A (zh) * | 2010-06-17 | 2010-10-13 | 华为技术有限公司 | 低电压源带隙基准电压电路和一种集成电路 |
CN101980097B (zh) * | 2010-09-30 | 2012-05-09 | 浙江大学 | 一种低闪烁噪声、高电源抑制的低压基准源 |
CN101980097A (zh) * | 2010-09-30 | 2011-02-23 | 浙江大学 | 一种低闪烁噪声、高电源抑制的低压基准源 |
CN102541145B (zh) * | 2010-12-07 | 2013-12-18 | 上海华虹Nec电子有限公司 | 低压可调节带隙基准源的电路 |
CN102541145A (zh) * | 2010-12-07 | 2012-07-04 | 上海华虹Nec电子有限公司 | 低压可调节带隙基准源的电路 |
CN102541146A (zh) * | 2010-12-07 | 2012-07-04 | 上海华虹Nec电子有限公司 | 抗高压mos管漏电流增大的带隙基准源的电路 |
CN102541146B (zh) * | 2010-12-07 | 2013-12-18 | 上海华虹Nec电子有限公司 | 抗高压mos管漏电流增大的带隙基准源的电路 |
CN102541147B (zh) * | 2010-12-22 | 2014-02-26 | 上海华虹宏力半导体制造有限公司 | 应用于带隙基准电压源的加速启动电路及带隙基准电压源 |
CN102541147A (zh) * | 2010-12-22 | 2012-07-04 | 上海华虹Nec电子有限公司 | 应用于带隙基准电压源的加速启动电路及带隙基准电压源 |
CN102176185A (zh) * | 2011-01-24 | 2011-09-07 | 浙江大学 | 亚阈值cmos基准源 |
CN102176185B (zh) * | 2011-01-24 | 2013-01-09 | 浙江大学 | 亚阈值cmos基准源 |
CN104040898A (zh) * | 2011-03-23 | 2014-09-10 | 美国亚德诺半导体公司 | 电荷再分配数模转换器 |
CN104040898B (zh) * | 2011-03-23 | 2018-01-19 | 美国亚德诺半导体公司 | 电荷再分配数模转换器 |
CN103792980A (zh) * | 2012-10-26 | 2014-05-14 | 索尼公司 | 参考电压产生电路 |
CN108614160A (zh) * | 2016-12-13 | 2018-10-02 | 现代自动车株式会社 | 用于测量电阻值的装置 |
CN108614160B (zh) * | 2016-12-13 | 2021-08-06 | 现代自动车株式会社 | 用于测量电阻值的装置 |
CN109725676A (zh) * | 2017-10-31 | 2019-05-07 | 辛纳普蒂克斯公司 | 带隙参考电路 |
CN111198588A (zh) * | 2018-11-16 | 2020-05-26 | 力旺电子股份有限公司 | 带隙基准参考电路 |
Also Published As
Publication number | Publication date |
---|---|
US20050035814A1 (en) | 2005-02-17 |
US7071767B2 (en) | 2006-07-04 |
CN100543632C (zh) | 2009-09-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1581008A (zh) | 采用cmos技术中电流模式技术的精确电压/电流参考电路 | |
CN1085438C (zh) | 参考电压生成电路 | |
CN1573638A (zh) | 恒定电压产生器及使用它的电子设备 | |
US7495505B2 (en) | Low supply voltage band-gap reference circuit and negative temperature coefficient current generation unit thereof and method for supplying band-gap reference current | |
CN1906557A (zh) | 恒流电路和使用此恒流电路的系统电源 | |
CN1637678A (zh) | 低电压cmos带隙基准发生器 | |
US7863882B2 (en) | Bandgap voltage reference circuits and methods for producing bandgap voltages | |
JP5353548B2 (ja) | バンドギャップレファレンス回路 | |
CN1991319A (zh) | 温度检测电路和温度检测方法 | |
CN1977225A (zh) | 与绝对温度成比例的电压的电路 | |
JP2003337069A (ja) | 半導体装置、温度センサ、及びこれを用いた電子機器 | |
CN1760681A (zh) | 电压检测电路 | |
US7075282B2 (en) | Low-power bandgap reference circuits having relatively less components | |
CN1799197A (zh) | 欠压检测器 | |
CN1967428A (zh) | 能带隙电压参考电路 | |
US7997794B2 (en) | Temperature sensor circuit | |
CN1058820C (zh) | 利用电流镜象电路的电压-电流变换器 | |
CN1912793A (zh) | 1v电源非线性纠正的高温度稳定性基准电压源 | |
JP2005025596A (ja) | 半導体装置 | |
CN1500307A (zh) | 功率放大器的电流反射镜补偿系统 | |
CN1543027A (zh) | 偏流生成电路、激光二极管驱动电路和光通信用发送器 | |
CN1212506A (zh) | 无温度相关性的射随器电路 | |
JP2006133916A (ja) | 基準電圧回路 | |
CN1409892A (zh) | 高频放大器 | |
CN1675607A (zh) | 设定带隙参考电路工作点的电路和方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090923 Termination date: 20200815 |