JP4103859B2

JP4103859B2 - 基準電圧発生回路

Info

Publication number: JP4103859B2
Application number: JP2004200560A
Authority: JP
Inventors: 章中田
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2004-07-07
Filing date: 2004-07-07
Publication date: 2008-06-18
Anticipated expiration: 2024-07-07
Also published as: JP2006023920A; US20060006927A1; US7215183B2

Description

本発明は、基準電圧発生回路に関し、特に、バンドギャップ回路を含む基準電圧発生回路に関する。

従来より、バンドギャップ回路が各種半導体回路の一部として広く利用されている。バンドギャップ回路は、大きさの異なる２つのダイオード接続に発生する電圧−電流特性の差を利用して、温度依存性の極めて小さな電圧を発生することができる。

しかし、バンドギャップ回路は、本質的に２つの安定な出力電圧値の点、具体的には正常動作点と停止点を有する。停止点において出力電圧が安定してしまうと、バンドギャップ回路は起動しない場合がある。

そのために、正常動作点の出力電圧になるようにスタートアップ回路が付加されたバンドギャップ型基準電圧発生回路がある。スタートアップ回路は、出力電圧が停止点になるのを回避するために、強制的に起動電流をバンドギャップ回路に供給することによって、バンドギャップ回路の出力電圧が正常動作点となるようにする回路である（例えば、非特許文献１参照）。

図４に従来のバンドギャップ型基準電圧発生回路の例を示す。図４に示すように、バンドギャップ型基準電圧発生回路は、バンドギャップ回路１０１にスタートアップ回路１０２が付加された回路である。スタートアップ回路１０２は、バンドギャップ回路１０１の出力端の出力電圧ＯＵＴを監視し、出力電圧ＯＵＴが正常動作点の電圧にある場合は、トランジスタ１１１はオン状態となり、トランジスタ１１２，１１３はオフ状態のままである。一方、出力電圧ＯＵＴが停止点にある場合は、トランジスタ１１１はオフ状態となり、トランジスタ１１２，１１３はオン状態となり、結果としてトランジスタ１１４，１１５がオン状態となることによって、ライン１１６に所定の電流Ｉａが供給される。ライン１１６に所定の電流Ｉａが供給されることによって、出力電圧ＯＵＴは上昇して正常動作点となる。
エム・ワルタリ、ケイ・ハロネン著（M.Waltari, K.Halonen）, ＣＭＯＳＡ／Ｄ変換器用基準電圧ドライバ（Reference Voltage Driver for Low-Voltage CMOS A/D Converters）, Proceedings of ICECS 2000, Vol.1, pp.28-31, 2000

上述したように、従来のスタートアップ回路１０２は、起動時に必要な量の電流Ｉａをバンドギャップ回路１０１へ供給することにより、出力電圧ＯＵＴを停止点から正常動作点へと復帰させる。しかし、バンドギャップ型基準電圧発生回路が起動した後も、スタートアップ回路１０２のトランジスタ１１１に直列に接続されたトランジスタ１１７には、常に電流Ｉｂは流れ続けている。バンドギャップ型基準電圧発生回路の起動後もトランジスタ１１７に常に電流Ｉｂが流れ続けることは、低消費電力化の点からは望ましくない。

本発明は、このような点に鑑みてなされたものであり、低消費電力化が図れる基準電圧発生回路を提供することを目的とする。

本発明の基準電圧発生回路は、所定の電圧を出力端に出力するバンドギャップ回路と、複数のカレントミラー回路を含み、少なくとも一つのカレントミラー回路のゲート電極は一方の電流経路に接続され、少なくとも他の１つのカレントミラー回路のゲート電極は他方の電流経路に接続され、かつ、前記一方又は前記他方の電流経路に流れる電流に応じた出力電流を前記出力端に供給するように前記バンドギャップ回路に接続された複数カレントミラー回路と、トランジスタにより構成され、該トランジスタのゲートに供給される前記バンドギャップ回路の前記出力端の出力電圧に応じて該出力電圧を検出し、検出した前記出力電圧が前記バンドギャップ回路の正常動作点になると前記トランジスタをオンして前記複数のカレントミラー回路内の各トランジスタをオフするように、前記一方の電流経路と前記他方の電流経路の少なくとも一方に流れる電流を制御する制御手段と、を有する。

本発明の基準電圧発生回路は、所定の電圧を出力端に出力するバンドギャップ回路と、スタートアップ回路とを含む基準電圧発生回路であって、前記スタートアップ回路は、複数のカレントミラー回路を含み、少なくとも一つのカレントミラー回路のゲート電極が一方の電流経路に接続され、少なくとも他の１つのカレントミラー回路のゲート電極が他方の電流経路に接続され、かつ、前記一方又は前記他方の電流経路に流れる電流に応じた出力電流を前記出力端に供給するように前記バンドギャップ回路に接続された複数カレントミラー回路と、トランジスタにより構成され、該トランジスタのゲートに供給される前記バンドギャップ回路の前記出力端の出力電圧に応じて該出力電圧を検出し、検出した前記出力電圧が前記バンドギャップ回路の正常動作点になると前記トランジスタをオンして前記複数のカレントミラー回路内の各トランジスタをオフするように、前記一方の電流経路と前記他方の電流経路の少なくとも一方の電流経路に流れる電流を制御する制御手段と、を有する。

以下、図面を参照して本発明の実施の形態を説明する。
（第１の実施の形態）
まず図１に基づき、本実施の形態に係わる基準電圧発生回路の構成を説明する。図１は、本発明の第１の実施の形態に係わる基準電圧発生回路１の回路図である。

図１において、バンドギャップ回路１１は、ＰチャネルＭＯＳトランジスタ２１と、抵抗２２，２４，２５と、ＰＮＰバイポーラトランジスタ２３と、複数のＰＮＰバイポーラトランジスタ２６と、を含む。トランジスタ２１のドレイン電極（以下、単にドレインという）は、抵抗２２を介してＰＮＰバイポーラトランジスタ２３のエミッタに接続されている。すなわちトランジスタ２１と、抵抗２２と、トランジスタ２３と、は直列に接続される。また、トランジスタ２１のドレインは、抵抗２４、２５を介して複数のＰＮＰバイポーラトランジスタ２６のエミッタに共通に接続されている。すなわち、抵抗２２とトランジスタ２３とからなる直列回路と、抵抗２４と抵抗２５と複数のＰＮＰバイポーラトランジスタ２６とからなる直列回路と、が並列に接続される。抵抗２２とトランジスタ２３との接続点は、演算増幅器である比較回路２７の反転入力（−）へ接続されている。抵抗２４と抵抗２５との接続点は、比較回路２７の非反転入力（＋）へ接続されている。なお、抵抗２２と抵抗２４のそれぞれの抵抗値は等しい。比較回路２７の出力は、トランジスタ２１のゲート電極（以下、単にゲートという）に接続されている。このような構成により、トランジスタ２１のドレインに接続されたバンドギャップ回路１１の出力端には、所定の出力電圧ＯＵＴ、例えば１．２Ｖが出力される。

一方、スタートアップ回路１２は、後述するように制御手段としてのＮチャネルＭＯＳトランジスタ３１を有し、トランジスタ３１のゲートはバンドギャップ回路１１の出力端に接続されている。スタートアップ回路１２は、複数段に直列接続されて構成された複数のカレントミラー回路からなる多段カレントミラー回路３２を含む。図１は、直列接続された３段のカレントミラー回路の場合を示す。１段目のカレントミラー回路３３は、２つのＰチャネルＭＯＳトランジスタ３３ａ、３３ｂがミラー接続されて構成されている。２段目のカレントミラー回路３４は、２つのＮチャネルＭＯＳトランジスタ３４ａ、３４ｂがミラー接続されて構成されている。３段目のカレントミラー回路３５は、２つのＮチャネルＭＯＳトランジスタ３５ａ、３５ｂがミラー接続されて構成されている。すなわち、多段カレントミラー回路３２は、直列接続された複数のカレントミラー回路を有する。

トランジスタ３３ａのソース電極（以下、単にソースという）は、電源電圧（例えば３Ｖ）を供給する配線に接続されている。トランジスタ３３ａのドレインは、トランジスタ３４ａのドレインに接続される。トランジスタ３４ａのソースと、トランジスタ３５ａのドレインとが接続されている。トランジスタ３４ａのドレインは、トランジスタ３１のドレインに接続されている。トランジスタ３５ａのゲートは、トランジスタ３４ａのソースとトランジスタ３５ａのドレインとに接続されている。トランジスタ３５ａのソースは、接地電圧を供給する配線に接続されている。

一方、トランジスタ３３ｂのソースは、電源電圧を供給する配線に接続されている。トランジスタ３３ｂのドレインは、トランジスタ３３ａのゲート及びトランジスタ３３ｂのゲートに接続されると共に、さらにＰチャネルＭＯＳトランジスタ３７のゲートに接続されている。トランジスタ３７のソースは、電源電圧を供給する配線に接続されている。トランジスタ３７のドレインは、トランジスタ２１のドレイン、すなわちバンドギャップ回路１１の出力端に接続されている。トランジスタ３３ｂのドレインは、抵抗３６を介して、トランジスタ３４ｂのドレインに接続されている。抵抗３６とトランジスタ３４ｂのドレインとの接続点は、トランジスタ３４ａのゲート及びトランジスタ３４ｂのゲートに接続される。トランジスタ３４ｂのソースは、トランジスタ３５ｂのドレインに接続されている。すなわち、トランジスタ３５ａのゲート及びドレインは、トランジスタ３４ａを介して、トランジスタ３３ａのドレイン及びトランジスタ３１のドレインに電気的に接続されている。トランジスタ３５ｂのソースは、接地電圧を供給する配線に接続されている。

従って、多段カレントミラー回路３２は、トランジスタ３３ａ、３４ａ及び３５ａを通して流れる第１の電流経路と、トランジスタ３３ｂ、３４ｂ及び３５ｂを通して流れる第２の電流経路と、を有する。トランジスタ３７は、第２の電流経路に流れる電流に応じた出力電流を、バンドギャップ回路１１の出力端に供給する。

次に、図１の回路の動作を説明する。
まず、基準電圧発生回路１に電源電圧が印加されると、制御手段であるトランジスタ３１は、バンドギャップ回路１１の出力端の出力電圧ＯＵＴを検出する。出力電圧ＯＵＴの電圧が０Ｖすなわち停止点にある場合は、制御手段であるトランジスタ３１はオフ状態となる。このとき、多段カレントミラー回路３２には、電源電圧が印加されているため、２つの電流経路には所定の電流が流れている。従って、これらの電流経路に流れる電流に応じた電流Ｉｃがトランジスタ３７からバンドギャップ回路１１の出力端に供給されるので、出力電圧ＯＵＴの電位は徐々に上昇する。出力電圧ＯＵＴの電位が上昇し、１．２Ｖすなわち正常動作点の電圧になると、トランジスタ３１がオンとなり、その結果、トランジスタ３３ａとトランジスタ３４ａの接続点Ｐ１の電位が０（ゼロ）になる。接続点Ｐ１の電位が０になると、多段カレントミラー回路３２に流れる電流のうち接続点Ｐ１に流れる電流は、トランジスタ３４ａよりもトランジスタ３１により多く流れるため、多段カレントミラー回路３２内の各トランジスタはオフとなり、トランジスタ３７にも電流が流れなくなる。

以上のように、基準電圧発生回路に電源電圧が印加された直後に出力電圧ＯＵＴが停止点にあったとき、トランジスタ３１が、多段カレントミラー回路３２の２つの電流経路の一方に流れる電流を制御することによって、スタートアップ回路１２がバンドギャップ回路１１へ所定の電流を供給し、出力電圧ＯＵＴを正常動作点の電圧にする。その後は、トランジスタ３１が、多段カレントミラー回路３２の２つの電流経路の一方に流れる電流を制御することによって、多段カレントミラー回路３２内の各トランジスタに電流は流れなくなり、かつトランジスタ３７にも電流が流れなくなるので、結果として、スタートアップ回路１２の起動後は、低消費電力化が図れることになる。

また、基準電圧発生回路に電源電圧が印加された直後に、出力電圧ＯＵＴの電圧が正常動作点にある場合は、トランジスタ３１はオン状態となり、接続点Ｐ１の電位が０になるので、多段カレントミラー回路３２に流れる電流のうち接続点Ｐ１に流れる電流は、トランジスタ３４ａよりもトランジスタ３１により多く流れる。その結果、多段カレントミラー回路３２内の各トランジスタはオフとなり、トランジスタ３７に電流が流れなくなる。

以上のように、出力電圧ＯＵＴが正常動作点にあったときにも、トランジスタ３１が、多段カレントミラー回路３２の２つの電流経路の一方に流れる電流を制御することによって、多段カレントミラー回路３２内の各トランジスタには電流は流れなくなり、かつトランジスタ３７にも電流が流れなくなるので、結果として、スタートアップ回路１２の起動後は、低消費電力化が図れることになる。
以上のように、第１の実施の形態によれば、低消費電力化が図れる基準電圧発生回路を実現することができる。

（第２の実施の形態）
次に、第２の実施の形態に係わる基準電圧発生回路の構成を説明する。図２は、第２の実施の形態に係わる基準電圧発生回路の回路図である。第２の実施の形態に係る基準電圧発生回路は、第１の実施の形態の基準電圧発生回路とは、スタートアップ回路におけるカレントミラー回路の数が、第１の実施の形態の基準電圧発生回路のカレントミラー回路の数よりも少ない点が異なる。第１の実施の形態と同じ構成要素は同じ符号を付し、説明は省略する。

図２に示すように、第２の実施の形態の基準電圧発生回路は、図１の多段カレントミラー回路３２におけるカレントミラー回路３４が無い点が第１の実施の形態と異なり、他の構成は同一である。

図２の回路の動作は、図１の回路と略同じであり、出力電圧ＯＵＴの電圧が停止点にある場合は、トランジスタ３１はオフ状態となる。このとき、多段カレントミラー回路３２ａには、電源電圧が印加されているため、所定の電流が流れている。従って、トランジスタ３７からバンドギャップ回路１１の出力端に電流Ｉｃが供給されるので、出力電圧ＯＵＴの電位は徐々に上昇する。出力電圧ＯＵＴの電位が上昇し、所定の電圧になると、トランジスタ３１がオンとなり、トランジスタ３３ａとトランジスタ３５ａの接続点Ｐ２の電位が０（ゼロ）になる。接続点Ｐ２の電位が０になると、カレントミラー回路３２ａに流れる電流のうち接続点Ｐ２に流れる電流は、トランジスタ３５ａよりもトランジスタ３１により多く流れるので、カレントミラー回路３２ａ内のトランジスタはオフとなる。その結果、トランジスタ３７には電流が流れなくなるので、結果として、スタートアップ回路１２ａの起動後は、低消費電力化が図れることになる。

また、出力電圧ＯＵＴが正常動作点にある場合、図１の回路と略同じであり、トランジスタ３１がオン状態となる。その結果、接続点Ｐ２の電位が０になるので、カレントミラー回路３２ａに流れる電流のうち接続点Ｐ２に流れる電流は、トランジスタ３５ａよりもトランジスタ３１により多く流れるようになり、カレントミラー回路３２ａ内のトランジスタはオフとなる。よって、トランジスタ３７には電流が流れなくなるので、結果として、スタートアップ回路１２ａの起動後は、低消費電力化が図れることになる。
以上のように、第２の実施の形態によっても、低消費電力化が図れる基準電圧発生回路を実現することができる。

（第３の実施の形態）
次に、第３の実施の形態に係わる基準電圧発生回路の構成を説明する。図３は、第３の実施の形態に係わる基準電圧発生回路の回路図である。第３の実施の形態に係る基準電圧発生回路は、第１の実施の形態の基準電圧発生回路とは、スタートアップ回路１２は同じであるが、バンドギャップ回路が異なる。第１の実施の形態と同じ構成要素は同じ符号を付し、説明は省略する。

図３に示すように、第３の実施の形態の基準電圧発生回路は、図１の回路とは、バンドギャップ回路が異なる。図３のバンドギャップ回路１１ａは、電源電圧が低電圧の場合に利用されるバンドギャップ回路である。バンドギャップ回路１１ａでは、例えば、電源電圧が１Ｖで、出力端の出力電圧ＯＵＴが０．６Ｖのような低電圧となる。

バンドギャップ回路１１ａは、ＰチャネルＭＯＳトランジスタ４１と、トランジスタ４１のドレインに接続された抵抗４２と、からなる直列回路を含む。トランジスタ４１のソースは、電源電圧を供給する配線に接続され、抵抗４２の他端は、接地電位を供給する配線に接続されている。トランジスタ４１のドレインは、バンドギャップ回路１１ａの出力端と、トランジスタ３１のゲートに接続されている。

バンドギャップ回路１１ａは、さらに、ＰチャネルＭＯＳトランジスタ４３，４７と、抵抗４４，４５，４８と、ＰＮＰバイポーラトランジスタ４９と、複数のＰＮＰバイポーラトランジスタ４６と、を含む。

トランジスタ４３のソースは、電源電圧を供給する配線に接続されている。トランジスタ４３のドレインは、抵抗４４を介して、接地電位を供給する配線に接続されている。トランジスタ４３のドレインは、さらに、抵抗４５を介して、複数のＰＮＰバイポーラトランジスタ４６のエミッタに共通に接続されている。複数のトランジスタ４６の各々のベース及びコレクタは、接地電位を供給する配線に接続されている。

トランジスタ４７のドレインは、ＰＮＰバイポーラトランジスタ４９のエミッタに接続されている。トランジスタ４７のソースは、電源電圧を供給する配線に接続されている。抵抗４８の他端とトランジスタ４９のベース及びコレクタは、接地電位を供給する配線に接続されている。

また、バンドギャップ回路１１ａは、演算増幅器である比較回路５０を含む。スタートアップ回路１２のトランジスタ３７のドレインとトランジスタ４７のドレインは、比較回路５０の反転入力（−）に接続され、トランジスタ４３のドレインは、比較回路５０の非反転入力（＋）へ接続されている。比較回路５０の出力は、トランジスタ４７のゲートと、トランジスタ４３のゲートと、トランジスタ４１のゲートと、に接続されている。このような構成により、トランジスタ４１の出力電圧ＯＵＴを一定電圧に保持することができる。
スタートアップ回路１２の構成は、第１の実施の形態のスタートアップ回路１２と同じである。

図３の回路の動作は、図１の回路と略同じであり、トランジスタ３７は、比較回路５０を介して、トランジスタ４１のゲートを制御することによって、出力電流を供給する点と、バンドギャップ回路１１ａが電源電圧の低い電圧のバンドギャップ回路である点と、が異なるだけである。

よって、第３の実施の形態に係わる基準電圧発生回路においても、スタートアップ回路１２の起動後は、低消費電力化が図れることになる。
以上説明した本発明の実施の形態に係る基準電圧発生回路においては、スタートアップ回路の起動後に、低消費電力化が図ることができる。
本発明は、上述した実施の形態に限定されるものではなく、本発明の要旨を変えない範囲において、種々の変更、改変等が可能である。

本発明の第１の実施の形態に係わる基準電圧発生回路の回路図。本発明の第２の実施の形態に係わる基準電圧発生回路の回路図。本発明の第３の実施の形態に係わる基準電圧発生回路の回路図。従来のバンドギャップ型基準電圧発生回路の回路図。

符号の説明

１１，１１ａバンドギャップ回路、１２，１２ａスタートアップ回路

Claims

所定の電圧を出力端に出力するバンドギャップ回路と、
複数のカレントミラー回路を含み、少なくとも一つのカレントミラー回路のゲート電極は一方の電流経路に接続され、少なくとも他の１つのカレントミラー回路のゲート電極は他方の電流経路に接続され、かつ、前記一方又は前記他方の電流経路に流れる電流に応じた出力電流を前記出力端に供給するように前記バンドギャップ回路に接続された複数カレントミラー回路と、
トランジスタにより構成され、該トランジスタのゲートに供給される前記バンドギャップ回路の前記出力端の出力電圧に応じて該出力電圧を検出し、検出した前記出力電圧が前記バンドギャップ回路の正常動作点になると前記トランジスタをオンして前記複数のカレントミラー回路内の各トランジスタをオフするように、前記一方の電流経路と前記他方の電流経路の少なくとも一方に流れる電流を制御する制御手段と、
を有することを特徴とする基準電圧発生回路。
所定の電圧を出力端に出力するバンドギャップ回路と、スタートアップ回路とを含む基準電圧発生回路であって、
前記スタートアップ回路は、
複数のカレントミラー回路を含み、少なくとも一つのカレントミラー回路のゲート電極が一方の電流経路に接続され、少なくとも他の１つのカレントミラー回路のゲート電極が他方の電流経路に接続され、かつ、前記一方又は前記他方の電流経路に流れる電流に応じた出力電流を前記出力端に供給するように前記バンドギャップ回路に接続された複数カレントミラー回路と、
トランジスタにより構成され、該トランジスタのゲートに供給される前記バンドギャップ回路の前記出力端の出力電圧に応じて該出力電圧を検出し、検出した前記出力電圧が前記バンドギャップ回路の正常動作点になると前記トランジスタをオンして前記複数のカレントミラー回路内の各トランジスタをオフするように、前記一方の電流経路と前記他方の電流経路の少なくとも一方の電流経路に流れる電流を制御する制御手段と、
を有することを特徴とする基準電圧発生回路。