JP7283106B2 - 基準電圧発生回路 - Google Patents

Description

本発明は、基準電圧発生回路に関する。

例えば、温度補償された基準電圧を発生するバンドギャップ型の基準電圧発生回路を用いた半導体集積回路が知られている（例えば特許文献１を参照）。

特開２００２－２０２８２４号公報

特許文献１の場合、基準電圧発生回路から発生する基準電圧の値は、異なる電流密度で順方向にバイアスされる一対のＮＰＮトランジスタのコレクタに直列に接続される、ダイオード接続されたトランジスタの数（順方向電圧の合計値）に応じて定まる。そのため、基準電圧発生回路からは、最小の基準電圧を単位として整数倍の基準電圧しか発生することができない問題があった。

そこで、本発明は、最小の基準電圧に対して整数倍以外の基準電圧を発生することが可能な基準電圧発生回路を提供することを目的とする。

前述した課題を解決する主たる本発明は、基準電圧発生回路として、順方向にバイアスされる第１トランジスタと、前記第１トランジスタの電流密度よりも小さい電流密度で順方向にバイアスされる第２トランジスタと、前記第１トランジスタの入力電極に第１入力端子が接続されると共に、前記第２トランジスタの入力電極に第２入力端子が接続される演算増幅器と、前記演算増幅器の前記第１及び第２入力端子と前記演算増幅器の出力端子との間で第１帰還ループ及び第２帰還ループを形成する配線であって、前記第１帰還ループは前記第１トランジスタと前記第１入力端子との接続点よりも上流側の分岐点で並列に分岐し前記第１及び第２入力端子に接続され、前記第２帰還ループは前記第２トランジスタと前記第２入力端子との接続点よりも上流側の分岐点で並列に分岐し前記第１及び第２入力端子に接続される配線と、前記第１帰還ループに設けられる第１抵抗と、前記第２帰還ループに設けられる第２抵抗と、前記第１及び第２トランジスタの順方向電圧の差電圧が両端電圧となるように、前記第２トランジスタの出力電極に接続される第３抵抗と、前記第１帰還ループの分岐点よりも上流側、または、前記第２帰還ループの分岐点よりも上流側の少なくともいずれか一方に設けられ、順方向にバイアスされるＮ（Ｎ≧１）個の第３トランジスタと、を備える。

本発明の他の特徴については、添付図面及び本明細書の記載により明らかとなる。

本発明によれば、最小の基準電圧に対して整数倍以外の基準電圧を発生することが可能となる。

最小の基準電圧を発生する基準電圧発生回路を示す図である。 最小の基準電圧に対して２倍の基準電圧を発生する基準電圧発生回路を示す図である。 最小の基準電圧に対して３倍の基準電圧を発生する基準電圧発生回路を示す図である。 最小の基準電圧に対して４倍の基準電圧を発生する基準電圧発生回路を示す図である。 図１Ａ～図１Ｄの基準電圧と温度との関係を示す特性図である。 最小の基準電圧に対して１．５倍の基準電圧を発生する本実施形態に係る基準電圧発生回路を示す図である。 最小の基準電圧に対して２．５倍の基準電圧を発生する本実施形態に係る基準電圧発生回路を示す図である。 最小の基準電圧に対して３．５倍の基準電圧を発生する本実施形態に係る基準電圧発生回路を示す図である。 図３Ａ～図３Ｃの基準電圧と温度との関係を示す特性図である。 本実施形態に係る基準電圧発生回路の他の例を示す回路図である。 本実施形態に係る基準電圧発生回路のもう１つの他の例を示す回路図である。

本明細書および添付図面の記載により、少なくとも以下の事項が明らかとなる。

先ず、最小の基準電圧に対して整数倍以外の基準電圧を発生する本実施形態に係る基準電圧発生回路を十分に理解することができるように、最小の基準電圧を単位として整数倍の基準電圧を発生する基準電圧発生回路について説明する。

図１Ａは、最小の基準電圧を発生する基準電圧発生回路を示す図である。図１Ｂは、最小の基準電圧に対して２倍の基準電圧を発生する基準電圧発生回路を示す図である。図１Ｃは、最小の基準電圧に対して３倍の基準電圧を発生する基準電圧発生回路を示す図である。図１Ｄは、最小の基準電圧に対して４倍の基準電圧を発生する基準電圧発生回路を示す図である。図２は、図１Ａ～図１Ｄの基準電圧と温度との関係を示す特性図である。

図１Ａに示す基準電圧発生回路１００は、温度補償された基準電圧Ｖ_ｒｅｆ１（最小の基準電圧）を発生する回路であって、ＮＰＮトランジスタ１１０（第１トランジスタ）、ＮＰＮトランジスタ１２０（第２トランジスタ）、抵抗１３０、１４０、１７０（第１抵抗）、抵抗１５０（第３抵抗）、抵抗１６０（第４抵抗）、演算増幅器１８０、ＮＭＯＳＦＥＴ１９０（第４トランジスタ）を含んで構成されている。

ＮＰＮトランジスタ１１０は、ベース及びコレクタが短絡され（ダイオード接続され）、順方向にバイアスされている。ＮＰＮトランジスタ１２０は、ベース及びコレクタが短絡され、ＮＰＮトランジスタ１１０と同一の電流が流れるように順方向にバイアスされている。ＮＰＮトランジスタ１２０は、ＮＰＮトランジスタ１１０のサイズよりも大きいサイズを有し、例えば、ＮＰＮトランジスタ１１０のサイズに対して４倍のサイズを有している。つまり、ＮＰＮトランジスタ１２０は、ＮＰＮトランジスタ１１０の電流密度よりも小さい電流密度で順方向にバイアスされることとなる。抵抗１３０は、ＮＰＮトランジスタ１１０のコレクタに接続されている。抵抗１４０は、抵抗１３０の抵抗値と同一の抵抗値を有し、ＮＰＮトランジスタ１２０のコレクタに接続されている。抵抗１５０は、ＮＰＮトランジスタ１１０のベース・エミッタ電圧Ｖ_ｂｅ１とＮＰＮトランジスタ１２０のベース・エミッタ電圧Ｖ_ｂｅ２との差電圧ΔＶ_ｂｅ（＝Ｖ_ｂｅ１－Ｖ_ｂｅ２）が両端の電圧となるように、ＮＰＮトランジスタ１１０のエミッタとＮＰＮトランジスタ１２０のエミッタとの間に接続されている。抵抗１６０は、演算増幅器１８０の入力電圧を設定するための抵抗として、ＮＰＮトランジスタ１１０のエミッタと接地との間に接続されている。演算増幅器１８０は、抵抗１３０，１４０を流れる電流が等しくなるように動作する。そのために、演算増幅器１８０の非反転入力端子（＋）はＮＰＮトランジスタ１１０のコレクタに接続され、演算増幅器１８０の反転入力端子（－）はＮＰＮトランジスタ１２０のコレクタに接続されている。ＮＭＯＳＦＥＴ１９０は、ソースフォロワ回路であって、ゲートは演算増幅器１８０の出力と接続され、ドレインは電源Ｖｃｃと接続され、ソースは抵抗１７０を介して抵抗１３０，１４０とそれぞれ直列に接続されている。つまり、演算増幅器１８０は、抵抗１３０，１４０を流れる電流が等しくなるように、抵抗１３０，１４０と帰還ループを形成している。そして、抵抗１３０，１４０を流れる電流が等しくなるとともに、ベース・エミッタ電圧Ｖ_ｂｅの負の温度係数と差電圧ΔＶ_ｂｅの正の温度係数とが打ち消しあうことによって、ＮＭＯＳＦＥＴ１９０のソースには、演算増幅器１８０の出力に応じて温度補償された基準電圧Ｖ_ｒｅｆ１（例えば１．２４６Ｖ）が発生することとなる。

図１Ｂに示す基準電圧発生回路２００は、温度補償された基準電圧Ｖ_ｒｅｆ２（＝２Ｖ_ｒｅｆ１）を発生する回路であって、基準電圧発生回路１００に対して、ＮＰＮトランジスタ２１０及び抵抗２２０を更に含んで構成されている。

ＮＰＮトランジスタ２１０は、ベース及びコレクタが短絡され、順方向にバイアスされている。ＮＰＮトランジスタ２１０及び抵抗２２０は、ＮＭＯＳＦＥＴ１９０のソースと抵抗１７０との間に直列に接続されている。ＮＰＮトランジスタ２１０の順方向電圧と抵抗２２０の両端の電圧との和電圧が基準電圧Ｖ_ｒｅｆ１と等しくなるように、抵抗２２０の抵抗値は設定されている。そして、ＮＭＯＳＦＥＴ１９０のソースには、演算増幅器１８０の出力に応じて温度補償された基準電圧Ｖ_ｒｅｆ２（例えば２．４９２Ｖ）が発生することとなる。

図１Ｃに示す基準電圧発生回路３００は、温度補償された基準電圧Ｖ_ｒｅｆ３（＝３Ｖ_ｒｅｆ１）を発生する回路であって、基準電圧発生回路２００に対して、ＮＰＮトランジスタ３１０及び抵抗３２０を更に含んで構成されている。

ＮＰＮトランジスタ３１０は、ベース及びコレクタが短絡され、順方向にバイアスされている。ＮＰＮトランジスタ３１０及び抵抗３２０は、ＮＭＯＳＦＥＴ１９０のソースと抵抗１７０との間においてＮＰＮトランジスタ２１０及び抵抗２２０と直列に接続されている。ＮＰＮトランジスタ３１０の順方向電圧と抵抗３２０の両端の電圧との和電圧が基準電圧Ｖ_ｒｅｆ１と等しくなるように、抵抗３２０の抵抗値は抵抗２２０の抵抗値と等しく設定されている。そして、ＮＭＯＳＦＥＴ１９０のソースには、演算増幅器１８０の出力に応じて温度補償された基準電圧Ｖ_ｒｅｆ３（例えば３．７３８Ｖ）が発生することとなる。

図１Ｄに示す基準電圧発生回路４００は、温度補償された基準電圧Ｖ_ｒｅｆ４（＝４Ｖ_ｒｅｆ１）を発生する回路であって、基準電圧発生回路３００に対して、ＮＰＮトランジスタ４１０及び抵抗４２０を更に含んで構成されている。

ＮＰＮトランジスタ４１０は、ベース及びコレクタが短絡され、順方向にバイアスされている。ＮＰＮトランジスタ４１０及び抵抗４２０は、ＮＭＯＳＦＥＴ１９０のソースと抵抗１７０との間においてＮＰＮトランジスタ２１０，３１０及び抵抗２２０，３２０と直列に接続されている。ＮＰＮトランジスタ４１０の順方向電圧と抵抗４２０の両端の電圧との和電圧が基準電圧Ｖ_ｒｅｆ１と等しくなるように、抵抗４２０の抵抗値は抵抗２２０，３２０の抵抗値と等しく設定されている。そして、ＮＭＯＳＦＥＴ１９０のソースには、演算増幅器１８０の出力に応じて温度補償された基準電圧Ｖ_ｒｅｆ４（例えば４．９８４Ｖ）が発生することとなる。

このように、ＮＭＯＳＦＥＴ１９０のソースと抵抗１７０との間に直列に接続するトランジスタ（２１０，３１０，４１０・・・）及び抵抗（２２０，３２０，４２０・・・）の数を調整することによって、基準電圧Ｖ_ｒｅｆ１の整数倍（ｎ倍）となる基準電圧Ｖ_ｒｅｆｎを発生することができる。

演算増幅器１８０は、抵抗１３０，１４０を流れる電流が等しくなることを保証するために設けられている。なお、演算増幅器１８０の内部構成は、上述の本出願人の特開２００２－２０２８２４号と同様の構成としてよい。例えば図１Ａを参照しながら、抵抗１３０，１４０を流れる電流（ＮＰＮトランジスタ１１０，１２０を流れる電流）Ｉ_１，Ｉ_２を考慮しつつ基準電圧Ｖ_ｒｅｆ１について説明する。

先ず、基準電圧_{Ｖｒｅｆ１}は、以下の式（１）のように示すことができる。

但し、式（１）における各値は、以下の通りである。

Ｒ：抵抗１５０の抵抗値
ｂ’Ｒ：抵抗１７０の抵抗値
ｂＲ：抵抗１３０，１４０の抵抗値
ｃＲ：抵抗１６０の抵抗値
演算増幅器１８０の非反転入力端子（＋）及び反転入力端子（－）はイマジナリショートであるため、Ｉ_１ｂＲ＝Ｉ_２ｂＲからＩ_１＝１_２となり、Ｉ_１Ｒ＝Ｉ_２Ｒ＝Ｖ_ｂｅ１－Ｖ_ｂｅ２となることが分かる。よって、基準電圧Ｖ_ｒｅｆ１は、以下の式（２）のように変形することができる。

電流Ｉ_１，Ｉ_２は、それぞれ以下の式（３）（４）のように示すことができる。

但し、式（３）（４）における各値は、以下の通りである。

Ｉ_ｓ：ＮＰＮトランジスタ１１０，１２０の飽和電流
ｋ：ボルツマン定数
ｑ：電子の電荷
Ｔ：絶対温度
ベース・エミッタ間電圧Ｖ_ｒｅｆ１，Ｖ_ｒｅｆ２は、式（３）（４）から式（５）（６）のように示すことができる。

ベース・エミッタ間電圧Ｖ_ｒｅｆ１，Ｖ_ｒｅｆ２の差電圧Ｖ_ｂｅ１－Ｖ_ｂｅ２は、式（５）（６）から以下の式（７）のように示すことができる。

よって、基準電圧Ｖ_ｒｅｆ１は、式（７）から以下の式（８）のように変形することができる。

ここで、式（８）の右辺において、Ｖ_ｂｅ１の項は温度に反比例し、Ｖ_ｂｅ１以外の項は温度に比例する。

尚、基準電圧Ｖ_ｒｅｆ２～Ｖ_ｒｅｆ４についても、同様に求めることができる。

以上より、基準電圧Ｖ_ｒｅｆｎは、以下の式（９）のように示すことができる。

但し、式（１）における各値は、以下の通りである。

ａＲ：抵抗２２０,３２０，４２０の各抵抗値
Ｖ_ｂｅ：ＮＰＮトランジスタ１１０，２１０，３１０，４１０のベース・エミッタ間電圧
基準電圧Ｖ_ｒｅｆｎが温度特性を持たないためには、式（９）を温度Ｔで偏微分して以下の式（１０）が成り立たなければならない

更に、式（１０）を変形して以下の式（１１）のように示すことができる。

但し、∂Ｖ_ｂｅ/∂Ｔ=－２ｍＶ／Ｋである。

式（１１）を満足するように、ａ＝８．５、ｂ’＝３、ｂ＝３．５、ｃ＝３．５に設定すると、Ｖ_ｒｅｆ１～Ｖ_ｒｅｆ４は、まとめて以下の式（１２）のように示すことができる。

従って、図２に示すように、－５０℃から１２５℃まで温度の変動の影響を受けない温度補償された基準電圧Ｖ_ｒｅｆｎを発生することができる。尚、図１Ａ～図１Ｄにおいて、電源電圧Ｖ_ｃｃ＝１０Ｖ、Ｒ＝７．５ｋΩとしている。しかし、５Ｖ系の電源となる基準電圧には図１Ｄの基準電圧発生回路によって対応できるが、１．８Ｖ系や３．３Ｖ系の電源となる基準電圧には対応することができない。

そこで、本出願人は、１．８Ｖ系や３．３Ｖ系の電源として用いることが可能な基準電圧を発生する基準電圧発生回路を提供することとし、その詳細を以下に説明する。

図３Ａは、最小の基準電圧に対して１．５倍の基準電圧を発生する本実施形態に係る基準電圧発生回路を示す図である。図３Ｂは、最小の基準電圧に対して２．５倍の基準電圧を発生する本実施形態に係る基準電圧発生回路を示す図である。図３Ｃは、最小の基準電圧に対して３．５倍の基準電圧を発生する本実施形態に係る基準電圧発生回路を示す図である。図４は、図３Ａ～図３Ｃの基準電圧と温度との関係を示す特性図である。

図３Ａに示す基準電圧発生回路５００は、温度補償された基準電圧Ｖ_{ｒｅｆ１．５}（＝１．５Ｖ_ｒｅｆ１）を発生する回路であって、演算増幅器１８０の第１及び第２入力端子１８０ａ、１８０ｂと出力端子１８０ｃとの間で第１帰還ループ９０ａに加えて、第２帰還ループ９０ｂを形成する配線９０を備える。第１帰還ループ９０ａは、基準電圧を出力するＮＭＯＳＦＥＴ１９０の下流側の分岐点Ｚから演算増幅器１８０へと帰還される第１の経路を指す。第２帰還ループ９０ｂは、基準電圧を出力するＮＭＯＳＦＥＴ１９０の下流側の分岐点Ｚから演算増幅器１８０へと帰還される第２の経路を指す。すなわち、第１帰還ループ９０ａと第２帰還ループ９０ｂとでは、分岐点Ｚから下流側の経路が異なる。第１帰還ループ９０ａは、ＮＰＮトランジスタ１１０と第１入力端子１８０ａとの接続点Ｘ１よりも上流側の分岐点Ｘ２で並列に分岐し第１及び第２入力端子１８０ａ、１８０ｂに接続される。第２帰還ループ９０ｂは、ＮＰＮトランジスタ１２０と第２入力端子１８０ｂとの接続点Ｙ１よりも上流側の分岐点Ｙ２で並列に分岐し第１及び第２入力端子１８０ａ、１８０ｂに接続される。第１帰還ループ９０ａには、抵抗１３０、１４０、１７０、５２０（第１抵抗）が設けられる。第２帰還ループ９０ｂには、抵抗１３０’、１４０’、１７０’、５２０’（第２抵抗）と、ＮＰＮトランジスタ５１０（第２帰還ループ９０ｂの第３トランジスタ）とが設けられる。

抵抗１３０、１４０、１７０は、上述の基準電圧発生回路１００と同様の構成である。抵抗１３０’は、ＮＰＮトランジスタ１１０のコレクタに抵抗１３０とは並列に接続されている。抵抗１４０’は、抵抗１３０’の抵抗値と同一の抵抗値を有し、ＮＰＮトランジスタ１２０のコレクタに抵抗１４０とは並列に接続されている。抵抗５２０は、基準電圧Ｖ_{ｒｅｆ１．５}に応じた抵抗値を有し、ＮＭＯＳＦＥＴ１９０のソースと抵抗１７０との間に接続されている。つまり、演算増幅器１８０は、抵抗１３０，１４０を流れる電流が等しくなるように、ＮＭＯＳＦＥＴ１９０及び抵抗５２０，１７０を介して抵抗１３０，１４０と第１帰還ループ９０ａを形成している。なお、抵抗１３０、１４０は接続点Ｘ１と分岐点Ｘ２との間に、抵抗１７０は分岐点Ｘ２の上流側に設けられる。

ＮＰＮトランジスタ５１０は、ベース及びコレクタが短絡され、順方向にバイアスされている。抵抗５２０’，１７０’は、抵抗５２０，１７０の抵抗値と同一の抵抗値を有している。ＮＰＮトランジスタ５１０及び抵抗５２０’１７０’は、ＮＭＯＳＦＥＴ１９０のソースと抵抗１３０’，１４０’との間に直列に接続されている。つまり、演算増幅器１８０は、抵抗１３０’，１４０’を流れる電流が等しくなるように、ＮＭＯＳＦＥＴ１９０、ＮＰＮトランジスタ５１０、抵抗５２０’，１７０’を介して抵抗１３０’，１４０’と第２帰還ループ９０ｂを形成している。そして、抵抗１３０，１４０及び抵抗１３０’，１４０’を流れる電流がともに等しくなるとともに、ベース・エミッタ電圧Ｖ_ｂｅの負の温度係数と差電圧ΔＶ_ｂｅの正の温度係数とが打ち消しあうことによって、ＮＭＯＳＦＥＴ１９０のソースには、演算増幅器１８０の出力に応じて温度補償された基準電圧Ｖ_{ｒｅｆ１．５}（例えば１．８６９Ｖ）が発生することとなる。なお、抵抗１３０’、１４０’は接続点Ｙ１と分岐点Ｙ２との間に、抵抗１７０’は分岐点Ｙ２の上流側に設けられる。

ここで、第１抵抗として、抵抗１３０、１４０、１７０、５２０を設けているが、これらは１つの抵抗として形成されてもよい。また、第２抵抗として、抵抗１３０’、１４０’、１７０’、５２０’を設けているが、これらは１つの抵抗として形成されてもよい。以下においても同様である。

図３Ｂに示す基準電圧発生回路６００は、温度補償された基準電圧Ｖ_{ｒｅｆ２．５}（＝２．５Ｖ_ｒｅｆ１）を発生する回路であって、基準電圧発生回路１００に対して、ＮＰＮトランジスタ６１０（第１帰還ループ９０ａの第３トランジスタ）、ＮＰＮトランジスタ６２０，６３０（第２帰還ループ９０ｂの第３トランジスタ）、抵抗６４０（第１抵抗）、抵抗１３０’、１４０’、１７０’、６４０’（第２抵抗）を更に含んで構成されている。

ＮＰＮトランジスタ６１０は、ベース及びコレクタが短絡され、順方向にバイアスされている。抵抗６４０は、基準電圧Ｖ_{ｒｅｆ２．５}に応じた抵抗値を有している。ＮＰＮトランジスタ６１０及び抵抗６４０は、ＮＭＯＳＦＥＴ１９０のソースと抵抗１７０との間に直列に接続されている。つまり、演算増幅器１８０は、抵抗１３０，１４０を流れる電流が等しくなるように、ＮＭＯＳＦＥＴ１９０、ＮＰＮトランジスタ６１０、抵抗６４０，１７０を介して抵抗１３０，１４０と第１帰還ループ９０ａを形成している。一方、ＮＰＮトランジスタ６２０，６３０は、ベース及びコレクタが短絡され、順方向にバイアスされている。抵抗６４０’は、抵抗６４０の抵抗値と同一の抵抗値を有している。ＮＰＮトランジスタ６２０，６３０及び抵抗６４０’１７０’は、ＮＭＯＳＦＥＴ１９０のソースと抵抗１３０’，１４０’との間に直列に接続されている。つまり、演算増幅器１８０は、抵抗１３０’，１４０’を流れる電流が等しくなるように、ＮＭＯＳＦＥＴ１９０、ＮＰＮトランジスタ６２０，６３０、抵抗６４０’，１７０’を介して抵抗１３０’，１４０’と第２帰還ループ９０ｂを形成している。そして、抵抗１３０，１４０及び抵抗１３０’，１４０’を流れる電流がともに等しくなるとともに、ベース・エミッタ電圧Ｖ_ｂｅの負の温度係数と差電圧ΔＶ_ｂｅの正の温度係数とが打ち消しあうことによって、ＮＭＯＳＦＥＴ１９０のソースには、演算増幅器１８０の出力に応じて温度補償された基準電圧Ｖ_{ｒｅｆ２．５}（例えば３．１１５Ｖ）が発生することとなる。

図３Ｃに示す基準電圧発生回路７００は、温度補償された基準電圧Ｖ_{ｒｅｆ３．５}（＝３．５Ｖ_ｒｅｆ１）を発生する回路であって、基準電圧発生回路１００に対して、ＮＰＮトランジスタ７１０，７２０（第１帰還ループ９０ａの第３トランジスタ）、ＮＰＮトランジスタ７３０，７４０，７５０（第２帰還ループ９０ｂの第３トランジスタ）、抵抗７６０（第１抵抗）、抵抗１３０’、１４０’、１７０’、７６０’（第２抵抗）を更に含んで構成されている。

ＮＰＮトランジスタ７１０，７２０は、ベース及びコレクタが短絡され、順方向にバイアスされている。抵抗７６０は、基準電圧Ｖ_{ｒｅｆ３．５}に応じた抵抗値を有している。ＮＰＮトランジスタ７１０，７２０及び抵抗７６０は、ＮＭＯＳＦＥＴ１９０のソースと抵抗１７０との間に直列に接続されている。つまり、演算増幅器１８０は、抵抗１３０，１４０を流れる電流が等しくなるように、ＮＭＯＳＦＥＴ１９０、ＮＰＮトランジスタ７１０，７２０及び抵抗７６０，１７０を介して抵抗１３０，１４０と第１帰還ループ９０ａを形成している。一方、ＰＮＰトランジスタ７３０，７４０，７５０は、ベース及びコレクタが短絡され、順方向にバイアスされている。抵抗７６０’は、抵抗７６０の抵抗値と同一の抵抗値を有している。ＰＮＰトランジスタ７３０，７４０，７５０及び抵抗７６０’１７０’は、ＮＭＯＳＦＥＴ１９０のソースと抵抗１３０’，１４０’との間に直列に接続されている。つまり、演算増幅器１８０は、抵抗１３０’，１４０’を流れる電流が等しくなるように、ＮＭＯＳＦＥＴ１９０、ＮＰＮトランジスタ７３０，７４０，７５０及び抵抗７６０’，１７０’を介して抵抗１３０’，１４０’と第２帰還ループ９０ｂを形成している。そして、抵抗１３０，１４０及び抵抗１３０’，１４０’を流れる電流がともに等しくなるとともに、ベース・エミッタ電圧Ｖ_ｂｅの負の温度係数と差電圧ΔＶ_ｂｅの正の温度係数とが打ち消しあうことによって、ＮＭＯＳＦＥＴ１９０のソースには、演算増幅器１８０の出力に応じて温度補償された基準電圧Ｖ_{ｒｅｆ３．５}（例えば４．３６１Ｖ）が発生することとなる。

このように、第１帰還ループ９０ａにｍ－１（ｍ≧１）個の順方向電圧を発生する第３トランジスタ（図３ＢのＮＰＮトランジスタ６１０、図３ＣのＮＰＮトランジスタ７１０，７２０）と基準電圧に応じた抵抗値を有する１個の抵抗（図３Ａの抵抗５２０、図３Ｂの抵抗６４０、図３Ｃの抵抗７６０）とを直列に接続し、第２帰還ループ９０ｂにｍ個の順方向電圧を発生する第３トランジスタ（図３ＡのＮＰＮトランジスタ５１０、図３ＢのＮＰＮトランジスタ６２０，６３０、図３ＣのＮＰＮトランジスタ７３０，７４０，７５０）と基準電圧に応じた抵抗値を有する１個の抵抗（図３Ａの抵抗５２０’、図３Ｂの抵抗６４０’、図３Ｃの抵抗７６０’）とを直列に接続し、第１帰還ループ９０ａにおけるｍ－１個のＮＰＮトランジスタを流れる電流の１／２の電流と、第２帰還ループ９０ｂにおけるｍ個のＮＰＮトランジスタを流れる電流の１／２の電流との和電流を、ＮＰＮトランジスタ１１０に供給している。これによって、最小の基準電圧Ｖｒｅｆ１に対して整数倍以外（１．５倍、２，５倍、３．５倍等）の基準電圧ＶｒｅｆＡｍを発生することができる。尚、Ａｍ＝[ｍ＋（ｍ＋１）]／２であって、例えば、基準電圧Ｖｒｅｆ１．５の場合はｍ＝１、基準電圧Ｖｒｅｆ２．５の場合はｍ＝２、基準電圧Ｖｒｅｆ３．５の場合はｍ＝３となる。この際、第３トランジスタの数は、奇数となる。当然ながら、第１帰還ループ９０ａにｍ個の順方向電圧を発生する第３トランジスタを設け、第２帰還ループ９０ｂにｍ－１（ｍ≧１）個の順方向電圧を発生する第３トランジスタを設けてもよい。

なお、図３Ａ～図３Ｃでは、第１帰還ループ９０ａと第２帰還ループ９０ｂとにおける第３トランジスタの差が１以下である。このため、第１帰還ループ９０ａと第２帰還ループ９０ｂとの安定性をより高めることができる。

例えば、図３Ｂを参照しつつ、基準電圧Ｖ_{ｒｅｆ２．５}が温度特性を持たないことについて説明する。

先ず、抵抗１５０の抵抗値＝Ｒ／２、抵抗１６０の抵抗値＝３．５Ｒ／２、抵抗１３０，１３０’，１４０，１４０’の各抵抗値＝３．５Ｒ、抵抗１７０，１７０’の各抵抗値＝３Ｒ、抵抗６４０，６４０’の各抵抗値＝８．５×１．５Ｒとする。又、ＮＰＮトランジスタ６１０を流れる電流２Ｉ_２は、図１ＢのＮＰＮトランジスタ２１０を流れる電流に相当し、ＮＰＮトランジスタ６２０，６３０を流れる電流２Ｉ_２’は、図１ＣのＮＰＮトランジスタ２１０，３１０を流れる電流に相当することとする。

バンドギャップを構成するＮＰＮトランジスタ１１０，１２０の定電流回路を流れる電流Ｉ_２＋Ｉ_２’は、以下の式（５）のように示すことができる。

又、基準電圧Ｖ_{ｒｅｆ２．５}は、電流がＮＰＮトランジスタ６１０，１１０を流れる左側の電流路と、電流がＮＰＮトランジスタ６２０，６３０，１１０を流れる右側の電流路と、において等しいことから、以下の式（６）のように示すことができる。

式（１４）変形して以下の式（１５）のように示すことができる。

式（１３）（１５）から電流Ｉ_２，Ｉ_２’は、それぞれ以下の式（１６）（１７）のように示すことができる。

式（１６）（１７）から基準電圧Ｖ_{ｒｅｆ２．５}を以下の式（１８）のように示すことができる。

式（１８）を温度Ｔで偏微分すると以下の式（１９）のように示すことができ、基準電圧Ｖ_{ｒｅｆ２．５}は温度特性を持たないことが分かる。

基準電圧Ｖ_{ｒｅｆ１．５}及び基準電圧Ｖ_{ｒｅｆ３．５}も、基準電圧Ｖ_{ｒｅｆ２．５}と同様にして、温度特性を持たないことを導くことができる。

そこで、基準電圧Ｖ_{ｒｅｆ１．５}、Ｖ_{ｒｅｆ２．５}、Ｖ_{ｒｅｆ３．５}を基準電圧Ｖ_{ｒｅｆＡｍ}としてまとめると、式（１４）は以下の式（２０）のように示すことができる。

式（２０）を変形して以下の式（２１）のように示すことができる。

式（１３）（２１）から電流Ｉ_２，Ｉ_２’は、それぞれ以下の式（２２）（２３）のように示すことができる。

式（２２）（２３）から基準電圧Ｖ_{ｒｅｆＡｍ}を以下の式（２４）のように示すことができる。

式（２４）を温度Ｔで偏微分すると以下の式（２５）のように示すことができ、基準電圧Ｖ_{ｒｅｆＡｍ}は温度特性を持たないことが分かる。

従って、図４に示すように、－５０℃から１２５℃まで温度の変動の影響を受けない温度補償された基準電圧Ｖ_{ｒｅｆＡｍ}を発生することができる。尚、図３Ａ～図３Ｃにおいて、電源電圧Ｖｃｃ＝１０Ｖ、Ｒ＝７．５ｋΩとしている。つまり、基準電圧Ｖ_{ｒｅｆＡｍ}（破線）は基準電圧Ｖ_ｒｅｆｎ（実線）の間の電圧であって、本実施形態に係る基準電圧発生回路は、１．８Ｖ系や３．３Ｖ系の電源となる基準電圧を発生することができる。

なお、ここでは、第３トランジスタの数が奇数となる場合について説明したが、第３トランジスタの数が偶数の場合には、図２に示すような基準電圧を発生することができる。

以上説明したように、本実施形態に係る基準電圧発生回路（５００，６００，７００）は、第１帰還ループ９０ａの分岐点Ｘ２よりも上流側、または、前記第２帰還ループ９０ｂの分岐点Ｙ２よりも上流側の少なくともいずれか一方に、順方向にバイアスされるＮ（Ｎ≧１）個の第３トランジスタを設ける。すなわち、順方向にバイアスされるＮＰＮトランジスタ１１０と、ＮＰＮトランジスタ１１０の電流密度よりも小さい電流密度で順方向にバイアスされるＮＰＮトランジスタ１２０と、ＮＰＮトランジスタ１１０，１２０のコレクタにそれぞれ接続される抵抗１３０，１４０と、ＮＰＮトランジスタ１１０，１２０のコレクタに抵抗１３０，１４０とは並列にそれぞれ接続される抵抗１３０’，１４０’と、ＮＰＮトランジスタ１１０，１２０の順方向電圧の差電圧が両端電圧となるように、ＮＰＮトランジスタ１２０のエミッタに接続される抵抗１５０と、抵抗１３０，１４０を流れる電流が等しくなるように、抵抗１３０，１４０と第１帰還ループ９０ａを形成するとともに、抵抗１３０’，１４０’を流れる電流が等しくなるように、抵抗１３０’，１４０’と第２帰還ループ９０ｂを形成する演算増幅器１８０と、演算増幅器１８０の出力に基づいて、第１帰還ループ９０ａの中で抵抗１３０，１４０に直列に接続される順方向にバイアスされるｍ－１（ｍ≧１）個のＮＰＮトランジスタ（６１０（図３Ｂ）、７１０，７２０（図３Ｃ））と、演算増幅器１８０の出力に基づいて、第２帰還ループ９０ｂの中で抵抗１３０’，１４０’に直列に接続される順方向にバイアスされるｍ個のＮＰＮトランジスタ（５１０（図３Ａ）、６２０，６３０（図３Ｂ）、７３０，７４０，７５０（図３Ｃ））と、演算増幅器１８０の出力に基づいて温度補償された基準電圧ＶｒｅｆＡｍを出力するＮＭＯＳＦＥＴ１９０と、を含んで構成されている。これによって、最小の基準電圧Ｖｒｅｆ１に対して整数倍以外の基準電圧Ｖｒｅｆ１，５、Ｖｒｅｆ２．５、Ｖｒｅｆ３．５等の基準電圧ＶｒｅｆＡｍを発生することが可能となる。

又、本実施形態に係る基準電圧発生回路（５００，６００，７００）は、ＮＰＮトランジスタ１１０のエミッタと、抵抗１５０のＮＰＮトランジスタ１２０のエミッタとは反対側の一端と、の接続点と接地との間に接続される抵抗１６０を備えている。これによって、演算増幅器１８０の非反転入力端子及び反転入力端子に入力される電圧のレベルを容易に設定することが可能となる。

又、本実施形態に係る基準電圧発生回路（５００，６００，７００）は、基準電圧Ｖ_{ｒｅｆＡｍ}の値に応じた抵抗値を有し、第１帰還ループ９０ａの中に接続される抵抗（５２０（図３Ａ）、６４０（図３Ｂ）、７６０（図３Ｃ））と、基準電圧Ｖ_{ｒｅｆＡｍ}の値に応じた抵抗値を有し、第２帰還ループ９０ｂの中に接続される抵抗（５２０’（図３Ａ）、６４０’（図３Ｂ）、７６０’（図３Ｃ））と、を備えている。ここで、抵抗５２０，５２０’（図３Ａ）の抵抗値、抵抗６４０，６４０’（図３Ｂ）の抵抗値、抵抗７６０，７６０’（図３Ｃ）の抵抗値は、それぞれ、基準電圧Ｖ_{ｒｅｆＡｍ}の値に応じて同一の値に設定されている。これによって、温度特性を持たない基準電圧Ｖ_{ｒｅｆＡｍ}を発生することが可能となる。

尚、上記の実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得るとともに、本発明にはその等価物も含まれる。

例えば、ＮＰＮトランジスタ（５１０（図３Ａ）、６１０～６３０（図３Ｂ）、７１０～７５０（図３Ｃ））に相当するＮＰＮトランジスタを、第１帰還ループ９０ａと第２帰還ループ９０ｂの何れか一方に全て設ける構成としてもよい。以下、その具体例を図５及び図６を用いて説明する。

図５は、本実施形態に係る基準電圧発生回路の他の例を示す回路図である。尚、図５において、図３Ａ～図３Ｃに示す回路と同一の素子については、同一の番号を記すとともにその説明を省略する。

図５に示す基準電圧発生回路８００は、温度補償された基準電圧ＶｒｅｆＡｍを発生する回路であって、図３Ａの基準電圧発生回路５００のＮＰＮトランジスタ５１０及び抵抗５２０，５２０’の代わりに、（２ｍ－１）個のＮＰＮトランジスタ８１０と抵抗８２０，８２０’を含んで構成されている。ここでは、図３Ａ～図３Ｃの第１帰還ループ９０ａのｍ－１（ｍ≧１）個の第３トランジスタと、第２帰還ループ９０ｂのｍ個の第３トランジスタとを足し合わせて（（ｍ－１）＋ｍ＝２ｍ－１）、第２帰還ループ９０ｂに配置している。

抵抗８２０は、基準電圧Ｖ_{ｒｅｆＡｍ}に応じた抵抗値８．５（Ａ_ｍ－１）Ｒを有し、ＮＭＯＳＦＥＴ１９０のソースと抵抗１７０との間に接続されている。つまり、演算増幅器１８０は、抵抗１３０，１４０を流れる電流が等しくなるように、ＮＭＯＳＦＥＴ１９０及び抵抗８２０，１７０を介して抵抗１３０，１４０と第１帰還ループ９０ａを形成している。（２ｍ－１）個のＮＰＮトランジスタ８１０は、それぞれのベース及びコレクタが短絡されるとともに直列に接続されている。抵抗８２０’は、抵抗８２０と同様に、基準電圧Ｖ_{ｒｅｆＡｍ}に応じた抵抗値８．５（Ａ_ｍ－１）Ｒを有している。（２ｍ－１）個のＮＰＮトランジスタ８１０からなる直列体と抵抗８２０’とは、ＭＯＳＦＥＴ１９０のソースと抵抗１７０‘との間に接続されている。つまり、演算増幅器１８０は、抵抗１３０’，１４０’を流れる電流が等しくなるように、ＮＭＯＳＦＥＴ１９０、（２ｍ－１）個のＮＰＮトランジスタ８１０、抵抗８２０’，１７０’を介して抵抗１３０’，１４０’と第２帰還ループ９０ｂを形成している。そして、抵抗１３０，１４０及び抵抗１３０’，１４０’を流れる電流がともに等しくなるとともに、ベース・エミッタ電圧Ｖ_ｂｅの負の温度係数と差電圧ΔＶ_ｂｅの正の温度係数とが打ち消しあうことによって、ＮＭＯＳＦＥＴ１９０のソースには、演算増幅器１８０の出力に応じて温度補償された基準電圧Ｖ_{ｒｅｆＡｍ}が発生することとなる。

図５から、基準電圧Ｖ_{ｒｅｆＡｍ}は、以下の式（２６）のように示すことができる。

式（２６）を変形して以下の式（２７）のように示すことができる。

式（１３）（２７）から電流Ｉ_２，Ｉ_２’は、それぞれ以下の式（２８）（２９）のように示すことができる。

式（２８）（２９）から基準電圧Ｖ_{ｒｅｆＡｍ}を以下の式（３０）のように示すことができる。

ここで、式（３０）は式（２４）と同じである。よって、図５の基準電圧Ｖ_{ｒｅｆＡｍ}は温度補償された電圧であることが分かる。

次に、図６は、本実施形態に係る基準電圧発生回路のもう１つの他の例を示す回路図である。尚、図６において、図５に示す回路と同一の素子については、同一の番号を記すとともにその説明を省略する。

図６に示す基準電圧発生回路９００は、温度補償された基準電圧Ｖ_{ｒｅｆＡｍ}を発生する回路であって、図５の基準電圧発生回路８００に示すような（２ｍ－１）個のＮＰＮトランジスタ８１０を第２帰還ループ９０ｂに設ける代わりに、（２ｍ－１）個のＮＰＮトランジスタ９１０を第１帰還ループ９０ａに設ける構成となっている。

（２ｍ－１）個のＮＰＮトランジスタ９１０は、それぞれのベース及びコレクタが短絡され、ＮＭＯＳＦＥＴ１９０のソースと抵抗８２０との間に直列に接続されている。つまり、演算増幅器１８０は、抵抗１３０，１４０を流れる電流が等しくなるように、ＮＭＯＳＦＥＴ１９０、（２ｍ－１）個のＮＰＮトランジスタ９１０、抵抗８２０，１７０を介して抵抗１３０，１４０と第１帰還ループ９０ａを形成している。抵抗８２０’の一端は、ＭＯＳＦＥＴ１９０のソースと接続されている。つまり、演算増幅器１８０は、抵抗１３０’，１４０’を流れる電流が等しくなるように、ＮＭＯＳＦＥＴ１９０及び抵抗８２０’，１７０’を介して抵抗１３０’，１４０’と第２帰還ループ９０ｂを形成している。そして、抵抗１３０，１４０及び抵抗１３０’，１４０’を流れる電流がともに等しくなるとともに、ベース・エミッタ電圧Ｖ_ｂｅの負の温度係数と差電圧ΔＶ_ｂｅの正の温度係数とが打ち消しあうことによって、ＮＭＯＳＦＥＴ１９０のソースには、演算増幅器１８０の出力に応じて温度補償された基準電圧Ｖ_{ｒｅｆＡｍ}が発生することとなる。

図６から、基準電圧Ｖ_{ｒｅｆＡｍ}は、以下の式（３１）のように示すことができる。

式（３１）を変形して以下の式（３２）のように示すことができる。

式（１３）（３２）から電流Ｉ_２，Ｉ_２’は、それぞれ以下の式（３３）（３４）のように示すことができる。

式（３３）（３４）から基準電圧Ｖ_{ｒｅｆＡｍ}を以下の式（３５）のように示すことができる。

ここで、式（３５）は式（２４）と同じである。よって、図６の基準電圧Ｖ_{ｒｅｆＡｍ}は温度補償された電圧であることが分かる。

このように、第１帰還ループ９０ａ又は第２帰還ループ９０ｂの何れか一方のみに（２ｍ－１）個のＮＰＮトランジスタ８１０（又は９１０）の直列体を設けることによって、例えば、基準電圧Ｖ_{ｒｅｆ１．５}，Ｖ_{ｒｅｆ２．５}，Ｖ_{ｒｅｆ３．５}等を発生することも可能である。

なお、本実施形態では、演算増幅器１８０の第１及び第２入力端子１８０ａ、１８０ｂと出力端子１８０ｃとの間で第１帰還ループ９０ａに加えて、第２帰還ループ９０ｂを形成する配線９０を備える構成とした。しかし、演算増幅器１８０の第１及び第２入力端子１８０ａ、１８０ｂと出力端子１８０ｃとの間で第１及び第２帰還ループ９０ａ、９０ｂに加えて、更に帰還ループを含む構成としてもよい。この場合、帰還ループの合計が偶数個の場合に取る基準電圧Ｖ_{ｒｅｆＡｍ}は、第１及び第２帰還ループ９０ａ、９０ｂを設けた場合（図３Ａ～図３Ｃ、図５、図６）と同様となり、帰還ループの合計が奇数個の場合に取る基準電圧Ｖ_{ｒｅｆＡｍ}は、第１帰還ループ９０ａを設けた場合（図１Ａ～図１Ｄ）と同様となる。

１１０，１２０，５１０，６１０，６２０，６３０，７１０，７２０，７３０，７４０，７５０ ＮＰＮトランジスタ
１１０，１２０，１３０，１３０’，１４０，１４０’，１５０，１６０，１７０，１７０’，５２０，５２０’，６４０，６４０’，７６０，７６０’８２０，８２０’ 抵抗
５００，６００，７００，８００，９００ 基準電圧発生回路

Claims (6)

1. 順方向にバイアスされる第１トランジスタと、
   前記第１トランジスタの電流密度よりも小さい電流密度で順方向にバイアスされる第２トランジスタと、
   前記第１トランジスタの入力電極に第１入力端子が接続されると共に、前記第２トランジスタの入力電極に第２入力端子が接続される演算増幅器と、
   前記演算増幅器の前記第１及び第２入力端子と前記演算増幅器の出力端子との間で第１帰還ループ及び第２帰還ループを形成する配線であって、前記第１帰還ループは前記第１トランジスタと前記第１入力端子との接続点よりも上流側の分岐点で並列に分岐し前記第１及び第２入力端子に接続され、前記第２帰還ループは前記第２トランジスタと前記第２入力端子との接続点よりも上流側の分岐点で並列に分岐し前記第１及び第２入力端子に接続される配線と、
   前記第１帰還ループに設けられる第１抵抗と、
   前記第２帰還ループに設けられる第２抵抗と、
   前記第１及び第２トランジスタの順方向電圧の差電圧が両端電圧となるように、前記第２トランジスタの出力電極に接続される第３抵抗と、
   前記第１帰還ループの分岐点よりも上流側、または、前記第２帰還ループの分岐点よりも上流側の少なくともいずれか一方に設けられ、順方向にバイアスされるＮ（Ｎ≧１）個の第３トランジスタと、
   を備えたことを特徴とする基準電圧発生回路。
2. 前記第３トランジスタの数が、奇数であることを特徴とする請求項１に記載の基準電圧発生回路。
3. 前記第１帰還ループと前記第２帰還ループとにおける前記第３トランジスタの数の差が１であることを特徴とする請求項１または２に記載の基準電圧発生回路。
4. 前記演算増幅器の出力に基づいて温度補償された基準電圧を出力する第４トランジスタ
   を更に備えたことを特徴とする請求項１から３のいずれか１項に記載の基準電圧発生回路。
5. 前記演算増幅器の入力電圧を調整するために、前記第１トランジスタと前記第３抵抗との接続点よりも下流側に設けられる第４抵抗
   を更に備えたことを特徴とする請求項１から４のいずれか１項に記載の基準電圧発生回路。
6. 前記第１及び第２抵抗の抵抗値は、前記基準電圧の値に応じて設定される同一の抵抗値であることを特徴とする請求項４に記載の基準電圧発生回路。

Images