JPH0236964B2 - - Google Patents
Info
- Publication number
- JPH0236964B2 JPH0236964B2 JP56023207A JP2320781A JPH0236964B2 JP H0236964 B2 JPH0236964 B2 JP H0236964B2 JP 56023207 A JP56023207 A JP 56023207A JP 2320781 A JP2320781 A JP 2320781A JP H0236964 B2 JPH0236964 B2 JP H0236964B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- voltage
- emitter
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000001419 dependent effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 3
- 238000010276 construction Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000001131 transforming effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S323/00—Electricity: power supply or regulation systems
- Y10S323/907—Temperature compensation of semiconductor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は電流源と第１ダイオードおよび第２ダ
イオードとから成る直列回路を備え、該直列回路
において前記回路素子は給電電圧とアースとの間
に前記の順序において、前記ダイオードが順方向
に極性付けられるように接続されており、かつ第
１のコレクタ電流の形成のために用いられる第１
トランジスタを備え、該第１トランジスタのエミ
ツタはアースに接続されておりかつベースは前記
２つのダイオードの接続点に接続されており、第
２のコレクタ電流を形成するために用いられる第
２トランジスタを備え、該第２トランジスタのエ
ミツタもアースに接続されており、その際前記第
１のコレクタ電流および第２のコレクタ電流が加
算されかつここで形成される加算電流が抵抗に導
かれる基準電圧発生回装置に関する。
イオードとから成る直列回路を備え、該直列回路
において前記回路素子は給電電圧とアースとの間
に前記の順序において、前記ダイオードが順方向
に極性付けられるように接続されており、かつ第
１のコレクタ電流の形成のために用いられる第１
トランジスタを備え、該第１トランジスタのエミ
ツタはアースに接続されておりかつベースは前記
２つのダイオードの接続点に接続されており、第
２のコレクタ電流を形成するために用いられる第
２トランジスタを備え、該第２トランジスタのエ
ミツタもアースに接続されており、その際前記第
１のコレクタ電流および第２のコレクタ電流が加
算されかつここで形成される加算電流が抵抗に導
かれる基準電圧発生回装置に関する。
従来の技術
温度補償された電圧を得るために、ベース―エ
ミツタ電圧に２つのベース―エミツタ電圧の差電
圧を加算することは公知である。これにより、回
路定数が適当に定められていれば温度に無関係な
基準電圧が得られるようになるが、この基準電圧
は所定の値、即ちエネルギーギヤツプに生じる電
圧の値を有する。従つてこのために、種々異なつ
た大きさの出力電圧を有する電圧源を実現するこ
とはできない。
ミツタ電圧に２つのベース―エミツタ電圧の差電
圧を加算することは公知である。これにより、回
路定数が適当に定められていれば温度に無関係な
基準電圧が得られるようになるが、この基準電圧
は所定の値、即ちエネルギーギヤツプに生じる電
圧の値を有する。従つてこのために、種々異なつ
た大きさの出力電圧を有する電圧源を実現するこ
とはできない。
雑誌“IEEE Journal of Solid―State
Circuits”（巻SC―11、No.６、第795頁）には、異
なつたエミツタ面積を有する２つのトランジスタ
を含んでいる基準電流源が記載されている。この
基準電流源においてこれらトランジスタのコレク
タ電流は、差動増幅器を通つて２つの同じ抵抗を
介して同じ長さに調整される。一方のトランジス
タのベース―エミツタ間の差電圧によつて、絶対
温度に比例した電圧が発生され、この電圧により
１つの抵抗を介して、同じく絶対温度に比例した
電流が生じることになる。他方のトランジスタの
ベース−エミツタ電圧に関しては、別の抵抗を介
して別の電流が規定される。電流の合計は、抵抗
を相応に定めていれば大体は温度に無関係であ
る。
Circuits”（巻SC―11、No.６、第795頁）には、異
なつたエミツタ面積を有する２つのトランジスタ
を含んでいる基準電流源が記載されている。この
基準電流源においてこれらトランジスタのコレク
タ電流は、差動増幅器を通つて２つの同じ抵抗を
介して同じ長さに調整される。一方のトランジス
タのベース―エミツタ間の差電圧によつて、絶対
温度に比例した電圧が発生され、この電圧により
１つの抵抗を介して、同じく絶対温度に比例した
電流が生じることになる。他方のトランジスタの
ベース−エミツタ電圧に関しては、別の抵抗を介
して別の電流が規定される。電流の合計は、抵抗
を相応に定めていれば大体は温度に無関係であ
る。
発明が解決しようとする問題点
しかしこの公知の回路は次の欠点を有する。
即ちこの回路は、使用の多数のダイオード区間
に基づいて比較的高い作動電圧を必要とし、更に
この回路の構成は非常に面倒で、しかもこの回路
装置は、安定性を付加的な切換装置によつて保証
しなければならない閉調整回路である。
に基づいて比較的高い作動電圧を必要とし、更に
この回路の構成は非常に面倒で、しかもこの回路
装置は、安定性を付加的な切換装置によつて保証
しなければならない閉調整回路である。
本発明の課題はこのような欠点が取り除かれた
調整可能な温度係数を有する基準電圧発生回路装
置を提供することである。
調整可能な温度係数を有する基準電圧発生回路装
置を提供することである。
問題点を解決するための手段
この課題は、冒頭に述べた形式の回路装置にお
いて本発明により特許請求の範囲の特徴部分に記
載の構成により次のようにして解決される。即ち
冒頭に述べた回路装置は、調整可能な温度係数を
有する基準電圧を発生するための基準電圧源とし
て次のように構成されており、即ち ａ 電流源が定電流源として構成されており、 ｂ 第１トランジスタのエミツタリードに第１の
エミツタ直列抵抗が設けられており、 ｃ 第２のコレクタ電流を形成するために前記第
２トランジスタのベースが前記電流源と前記第
１ダイオードとの間の接続点に接続されており
かつ前記第２トランジスタのエミツタリードに
第２のエミツタ直列抵抗が設けられており、 ｄ 前記加算電流が導かれる抵抗が前記基準電圧
を取出すための基準抵抗として構成されてい
る。
いて本発明により特許請求の範囲の特徴部分に記
載の構成により次のようにして解決される。即ち
冒頭に述べた回路装置は、調整可能な温度係数を
有する基準電圧を発生するための基準電圧源とし
て次のように構成されており、即ち ａ 電流源が定電流源として構成されており、 ｂ 第１トランジスタのエミツタリードに第１の
エミツタ直列抵抗が設けられており、 ｃ 第２のコレクタ電流を形成するために前記第
２トランジスタのベースが前記電流源と前記第
１ダイオードとの間の接続点に接続されており
かつ前記第２トランジスタのエミツタリードに
第２のエミツタ直列抵抗が設けられており、 ｄ 前記加算電流が導かれる抵抗が前記基準電圧
を取出すための基準抵抗として構成されてい
る。
発明の効果
本発明の調整可能な温度係数を有する基準電圧発
生回路装置は、２つのダイオード区間しか使用し
ていないため僅から作動電圧しか必要としないと
いう利点を有する。更に本発明の回路装置の構成
は、公知の回路より著しく簡単であり、その際給
電電流の不変性に対してはあまり厳密な要求を立
てる必要がなく、更に本発明の回路装置としては
閉調整回路が使用されないので、回路を安定化す
るための付加的な回路装置も必要でない。
生回路装置は、２つのダイオード区間しか使用し
ていないため僅から作動電圧しか必要としないと
いう利点を有する。更に本発明の回路装置の構成
は、公知の回路より著しく簡単であり、その際給
電電流の不変性に対してはあまり厳密な要求を立
てる必要がなく、更に本発明の回路装置としては
閉調整回路が使用されないので、回路を安定化す
るための付加的な回路装置も必要でない。
本発明の有利な実施例において必要な定電流は
カレントミラーによて出力電流から得られ、これ
により出力電圧の特別に良好な不変性が得られる
ことになる。
カレントミラーによて出力電流から得られ、これ
により出力電圧の特別に良好な不変性が得られる
ことになる。
実施例
次に本発明を図示の実施例に基づいて詳細に説
明する。
明する。
第１図の回路において基準抵抗である抵抗Ｒ３
は作動電圧線１０に接続されている。この基準抵
抗Ｒ３を介して出力電圧Ｕ３を取り出すことがで
きる。基準抵抗Ｒ３には電流Ｉ３が流れる。基準
抵抗Ｒ３は更に、回路接続点１１に接続されてい
る。この接続点は、２つのトランジスタＴ１およ
びＴ２のコレクタに接続されている。相応のコレ
クタ電丁流Ｉ１およびＩ２で示されている。トラ
ンジスタＴ１，Ｔ２はそれぞれ抵抗Ｒ１，Ｒ２を
介してエミツタ側で接地されている。トランジス
タＴ１，Ｔ２のベース電極はそれぞれ、半導体分
圧器のタツプに接続されている。この分圧器は図
示の実施例では２つのトランジスタＴ４，Ｔ５に
よつて構成されている。これらトランジスタのベ
ース電極はそれぞれコレクタに接続されている。
従つてこれらトランジスタはダイオード接続され
ている。この半導体分圧器はアースと定電流源１
２の間に設けられている。この定電流源の他方の
端子は作動電圧線１０に接続されている。定電流
源１２を流れる電流はIAで示されている。
は作動電圧線１０に接続されている。この基準抵
抗Ｒ３を介して出力電圧Ｕ３を取り出すことがで
きる。基準抵抗Ｒ３には電流Ｉ３が流れる。基準
抵抗Ｒ３は更に、回路接続点１１に接続されてい
る。この接続点は、２つのトランジスタＴ１およ
びＴ２のコレクタに接続されている。相応のコレ
クタ電丁流Ｉ１およびＩ２で示されている。トラ
ンジスタＴ１，Ｔ２はそれぞれ抵抗Ｒ１，Ｒ２を
介してエミツタ側で接地されている。トランジス
タＴ１，Ｔ２のベース電極はそれぞれ、半導体分
圧器のタツプに接続されている。この分圧器は図
示の実施例では２つのトランジスタＴ４，Ｔ５に
よつて構成されている。これらトランジスタのベ
ース電極はそれぞれコレクタに接続されている。
従つてこれらトランジスタはダイオード接続され
ている。この半導体分圧器はアースと定電流源１
２の間に設けられている。この定電流源の他方の
端子は作動電圧線１０に接続されている。定電流
源１２を流れる電流はIAで示されている。
ダイオード接続されたトランジスタＴ４，Ｔ５
の代わりに勿論ダイオードを使用することも可能
であるが、本発明の回路を集積技術において実現
するためには、図示の実施例の方が適している。
更に、抵抗Ｒ１，Ｒ２，Ｒ３は有利にも同様に集
積されているのでこの結果これら抵抗の温度係数
は全体として影響がない。しかし抵抗Ｒ１，Ｒ
２，Ｒ３を別個の素子として実現すれば、同一の
温度常数を得るためには、これら抵抗を同じ形式
で構成し、かつ同じ作動条件下におくことが必要
である。
の代わりに勿論ダイオードを使用することも可能
であるが、本発明の回路を集積技術において実現
するためには、図示の実施例の方が適している。
更に、抵抗Ｒ１，Ｒ２，Ｒ３は有利にも同様に集
積されているのでこの結果これら抵抗の温度係数
は全体として影響がない。しかし抵抗Ｒ１，Ｒ
２，Ｒ３を別個の素子として実現すれば、同一の
温度常数を得るためには、これら抵抗を同じ形式
で構成し、かつ同じ作動条件下におくことが必要
である。
第１図に示す回路の動作は次の通りである。
即ち基準抵抗Ｒ３を流れる電流Ｉ３は、電流Ｉ
１およびＩ２から成る。キルヒホフ第１法則に従
い、 I3＝I1＋I2 (1) が成り立つ。
１およびＩ２から成る。キルヒホフ第１法則に従
い、 I3＝I1＋I2 (1) が成り立つ。
その際電流Ｉ１は絶対温度Ｔに比例し、電流Ｉ
２はベース―エミツタ電圧UBEに比例する。この
ことは、後で詳しく説明するように、基準抵抗Ｒ
３において調整可能な温度係数を有する基準電圧
Ｕ３を取り出すことができることに対する前提条
件を成している。というのは一方において基準抵
抗Ｒ３を上記２つの電流Ｉ１およびＩ２の和が流
れ（即ちこれら電流はそれぞれ部分電流として合
計電流Ｉ３を形成している）、他方において部分
電流Ｉ１の、絶対温度Ｔに対する比例関係は、こ
の部分電流が正の温度係数を有していることを意
味し、かつ部分電流Ｉ２の、ベース―エミツタ電
圧UBEに対する比例関係は、この部分電流が負の
温度係数を有していることを意味する。２つの部
分電流Ｉ１およびＩ２が反対の極性を有する温度
係数を有し、かつこれら部分電流が基準抵抗Ｒ３
において合計電流Ｉ３に加算されるとき、このこ
とは、両方の部分電流Ｉ１およびＩ２を基準電圧
Ｕ３のその都度所望の温度係数に相応して異なつ
て調整することができる場合、基準抵抗Ｒ３にお
いて降下する基準電圧Ｕ３を所望の温度係数に調
整することができることを意味する。
２はベース―エミツタ電圧UBEに比例する。この
ことは、後で詳しく説明するように、基準抵抗Ｒ
３において調整可能な温度係数を有する基準電圧
Ｕ３を取り出すことができることに対する前提条
件を成している。というのは一方において基準抵
抗Ｒ３を上記２つの電流Ｉ１およびＩ２の和が流
れ（即ちこれら電流はそれぞれ部分電流として合
計電流Ｉ３を形成している）、他方において部分
電流Ｉ１の、絶対温度Ｔに対する比例関係は、こ
の部分電流が正の温度係数を有していることを意
味し、かつ部分電流Ｉ２の、ベース―エミツタ電
圧UBEに対する比例関係は、この部分電流が負の
温度係数を有していることを意味する。２つの部
分電流Ｉ１およびＩ２が反対の極性を有する温度
係数を有し、かつこれら部分電流が基準抵抗Ｒ３
において合計電流Ｉ３に加算されるとき、このこ
とは、両方の部分電流Ｉ１およびＩ２を基準電圧
Ｕ３のその都度所望の温度係数に相応して異なつ
て調整することができる場合、基準抵抗Ｒ３にお
いて降下する基準電圧Ｕ３を所望の温度係数に調
整することができることを意味する。
回路技術的には、絶対温度Ｔに比例する、正の
温度係数を有する部分電流Ｉ１は回路素子Ｔ１，
Ｒ１およびＴ５によつて実現されかつベース―エ
ミツタ電圧UBEに比例する、負の温度係数数を有
する部分電流Ｉ２は回路素子Ｔ２，Ｒ２，Ｔ４お
よびＴ５によつて実現され、その際回路素子Ｒ
１，Ｒ２は可変（半固定調整可能）である。従つ
て両方の部分電流Ｉ１およびＩ２の上述のように
実現された回路においてこれら部分電流は両方の
エミツタ直列抵抗Ｒ１およびＲ２の抵抗値の変化
によつて種々に調整され、その結果基準抵抗Ｒ３
において所望の温度係数を有する基準電圧Ｕ３を
発生することができる。即ち基準電圧Ｕ３の温度
係数に対する所定の値の調整は本発明の基準電圧
源において両方のエミツタ直列抵抗Ｒ１およびＲ
２の設定によつて行われる。
温度係数を有する部分電流Ｉ１は回路素子Ｔ１，
Ｒ１およびＴ５によつて実現されかつベース―エ
ミツタ電圧UBEに比例する、負の温度係数数を有
する部分電流Ｉ２は回路素子Ｔ２，Ｒ２，Ｔ４お
よびＴ５によつて実現され、その際回路素子Ｒ
１，Ｒ２は可変（半固定調整可能）である。従つ
て両方の部分電流Ｉ１およびＩ２の上述のように
実現された回路においてこれら部分電流は両方の
エミツタ直列抵抗Ｒ１およびＲ２の抵抗値の変化
によつて種々に調整され、その結果基準抵抗Ｒ３
において所望の温度係数を有する基準電圧Ｕ３を
発生することができる。即ち基準電圧Ｕ３の温度
係数に対する所定の値の調整は本発明の基準電圧
源において両方のエミツタ直列抵抗Ｒ１およびＲ
２の設定によつて行われる。
そこでトランジスタＴ１のベースに着目すれ
ば、そこにはトランジスタＴ１およびＴ５のベー
ス―エミツタ電圧の差が作用し、かつ次の式 I1＝１／R1・UT・lnIA／I1 (2) が成り立つ。
ば、そこにはトランジスタＴ１およびＴ５のベー
ス―エミツタ電圧の差が作用し、かつ次の式 I1＝１／R1・UT・lnIA／I1 (2) が成り立つ。
この式は、キルヒホフの第２法則を用いて導出
される。第１図においてＩで示された閉回路にお
いて図示の時計方向に電圧を見ると、キルヒホフ
の法則により次式が成り立つ： (A) UBE T5―（UBE T1＋UR1）＝０ その際UBE T5はトランジスタＴ５のベース―
エミツタ電圧であり、UBE T1はトランジスタＴ
１のベース―エミツタ電圧であり、UR1は抵抗Ｒ
１における電圧降下である。上記式中の３つの項
は周知のように次のように置き換えられる： (B) UBE T5＝UT・lnIA／ISp (C) UBE T1＝UT・lnI1／ISp (D) UR1＝I1・R1 その際ISpは飽和電流を表わしかつUT＝Ｋ・
Ｔ／ｑは、絶対温度Ｔに比例している“温度電
圧”を表わす。その理由はＫ（ボルツマン定数）
およびｑ（電荷量）は自然定数であるからである。
上記式(B)、(C)および(D)に示されたUBE T5、
UBE T1およびUR1に対する式を式(A)に代入すれ
ば、前記の式(2)が成り立つ。
される。第１図においてＩで示された閉回路にお
いて図示の時計方向に電圧を見ると、キルヒホフ
の法則により次式が成り立つ： (A) UBE T5―（UBE T1＋UR1）＝０ その際UBE T5はトランジスタＴ５のベース―
エミツタ電圧であり、UBE T1はトランジスタＴ
１のベース―エミツタ電圧であり、UR1は抵抗Ｒ
１における電圧降下である。上記式中の３つの項
は周知のように次のように置き換えられる： (B) UBE T5＝UT・lnIA／ISp (C) UBE T1＝UT・lnI1／ISp (D) UR1＝I1・R1 その際ISpは飽和電流を表わしかつUT＝Ｋ・
Ｔ／ｑは、絶対温度Ｔに比例している“温度電
圧”を表わす。その理由はＫ（ボルツマン定数）
およびｑ（電荷量）は自然定数であるからである。
上記式(B)、(C)および(D)に示されたUBE T5、
UBE T1およびUR1に対する式を式(A)に代入すれ
ば、前記の式(2)が成り立つ。
トランジスタＴ２に対しては、別の比が成り立
つ。その理由はそこではトランジスタＴ２のベー
ス―エミツタ電圧には１つではなくて２つのベー
ス―エミツタ電圧、即ちトランジスタＴ４および
Ｔ５のベース―エミツタ電圧が加えられるからで
ある。従つて次の式 I2＝１／R2・［2UBE（IA） ―UBE（I2）］ (3) 式(3)もキルヒホフの第２法則を用いて導出され
る。第１図においてで示された閉回路において
図示の時計方向に電圧をみると、キルヒホフの法
則により次式が成り立ち： (E) UBE T5＋UBE T4 ―（UBE T2＋I2・R2）＝０ その際UBE T5、UBE T4およびUBE T2はそれ
ぞれトランジスタＴ５，Ｔ４およびＴ２のベース
―エミツタ電圧でありかつＩ２・Ｒ２は抵抗Ｒ２
における電圧降下を表わす、そこで（この場合
も）次式が成り立つ： （B′） UBE T5＝UBE T4 ＝UT・lnIA／ISp＝UBE（IA） （C′） UBE T2＝UT・lnI2／ISp ＝UBE（I2） この場合式（B′）においてUBE（IA）は、UBEが
トランジスタＴ４およびＴ５の場合IAの関数で
あることを表わしている。UBE T5、UBE T4およ
びUBE T2について式（B′）および（C′）に示さ
れた式を式(E)に代入すると、前記の式(3)が成り立
つ。
つ。その理由はそこではトランジスタＴ２のベー
ス―エミツタ電圧には１つではなくて２つのベー
ス―エミツタ電圧、即ちトランジスタＴ４および
Ｔ５のベース―エミツタ電圧が加えられるからで
ある。従つて次の式 I2＝１／R2・［2UBE（IA） ―UBE（I2）］ (3) 式(3)もキルヒホフの第２法則を用いて導出され
る。第１図においてで示された閉回路において
図示の時計方向に電圧をみると、キルヒホフの法
則により次式が成り立ち： (E) UBE T5＋UBE T4 ―（UBE T2＋I2・R2）＝０ その際UBE T5、UBE T4およびUBE T2はそれ
ぞれトランジスタＴ５，Ｔ４およびＴ２のベース
―エミツタ電圧でありかつＩ２・Ｒ２は抵抗Ｒ２
における電圧降下を表わす、そこで（この場合
も）次式が成り立つ： （B′） UBE T5＝UBE T4 ＝UT・lnIA／ISp＝UBE（IA） （C′） UBE T2＝UT・lnI2／ISp ＝UBE（I2） この場合式（B′）においてUBE（IA）は、UBEが
トランジスタＴ４およびＴ５の場合IAの関数で
あることを表わしている。UBE T5、UBE T4およ
びUBE T2について式（B′）および（C′）に示さ
れた式を式(E)に代入すると、前記の式(3)が成り立
つ。
その際Ｉ＝Io＝100μAでＴ＝θである場合の
UBE 0を次式のように表わして、 UBE 0＝UBE（Io，θ） (4) 式(3)に対して I2＝１／R2（UBE 0＋2UTlnIA／Io―UTlnI2／
Io） (5) もしくは I2＝１／R2（UBE 0＋UTlnIA2／IoI2） (6) が成り立つ。
UBE 0を次式のように表わして、 UBE 0＝UBE（Io，θ） (4) 式(3)に対して I2＝１／R2（UBE 0＋2UTlnIA／Io―UTlnI2／
Io） (5) もしくは I2＝１／R2（UBE 0＋UTlnIA2／IoI2） (6) が成り立つ。
なお上記式(4)は、UBE 0がθの関数であること
を示している。
を示している。
出力電圧に対しては
U3＝R3 I3 (7)
が成り立つので、式(1)、(2)および(6)を式(7)に代入
すれば、 U3＝R3／R2［UBE 0＋UT（lnIA2／IoI2＋R2／
R1・lnIA／I1］ (8) が成り立つ。
すれば、 U3＝R3／R2［UBE 0＋UT（lnIA2／IoI2＋R2／
R1・lnIA／I1］ (8) が成り立つ。
エネルギギヤツプに生じる電圧に対しては、
UG0＝UBE 0＋ａ・UT (9)
が成り立つことが周知である。即ち式(9)におい
て、UGOが順方向電圧UBE 0と、比例常数ａを有
する温度電圧UTとの和として定義される。即ち
エネルギギヤツプに生じる電圧は、２つの電圧の
和に等しく、そのうち一方の電圧は温度電圧UT
に比例している。その際本実施例において比例常
数ａを適当な方法で、温度係数が全体として零に
なるように選択すれば、 UG0＝UBE 0＋UT（lnIA2／IoI2＋R2／R1・
lnIA／I1］ (10) もしくは UGO＝U3・R2／R3 (11) が成り立つ。
て、UGOが順方向電圧UBE 0と、比例常数ａを有
する温度電圧UTとの和として定義される。即ち
エネルギギヤツプに生じる電圧は、２つの電圧の
和に等しく、そのうち一方の電圧は温度電圧UT
に比例している。その際本実施例において比例常
数ａを適当な方法で、温度係数が全体として零に
なるように選択すれば、 UG0＝UBE 0＋UT（lnIA2／IoI2＋R2／R1・
lnIA／I1］ (10) もしくは UGO＝U3・R2／R3 (11) が成り立つ。
上記式(10)は次のように導出される：
式(8)を変形すると次のようになる。：
R2／R3・U3＝UBE 0＋
［lnIA2／Io・I2＋R2／R1・lnIA／I1］・UT （8a）
式(9)および（8a）の比較により次式が成り立
つ： UGO＝R2／R3・U3ないしR2＝R3・UG0／U3 （12′） および UG0＝UBE 0＋UT ［lnIA2／Io・I2＋R2／R1・lnIA／I1］ (10) および ａ＝lnIA2／Io・I2＋R2／R1lnIA／I1 ここから抵抗Ｒ２を定める式が簡単な方法で求
められる。即ち R2＝R3・UG0／U3 (12) また抵抗Ｒ１に対しては、 R1＝UT／I1lnIA／I1 （13） が成り立つ。
つ： UGO＝R2／R3・U3ないしR2＝R3・UG0／U3 （12′） および UG0＝UBE 0＋UT ［lnIA2／Io・I2＋R2／R1・lnIA／I1］ (10) および ａ＝lnIA2／Io・I2＋R2／R1lnIA／I1 ここから抵抗Ｒ２を定める式が簡単な方法で求
められる。即ち R2＝R3・UG0／U3 (12) また抵抗Ｒ１に対しては、 R1＝UT／I1lnIA／I1 （13） が成り立つ。
このことは全体として、抵抗Ｒ１，Ｒ２を式
（13）、(12)に相応して定めれば温度係数零が得られ
ることを意味する。つまりハンドギヤツプ電圧
UG0の温度係数は零である。これにより式(12)によ
れば出力電圧Ｕ３の温度係数も零に等しい。
（13）、(12)に相応して定めれば温度係数零が得られ
ることを意味する。つまりハンドギヤツプ電圧
UG0の温度係数は零である。これにより式(12)によ
れば出力電圧Ｕ３の温度係数も零に等しい。
第２図には本発明の調整可能な温度係数を有す
る基準電圧発生回路装置の別の有利な実施例の回
路図が示されている。ここでは第１図の回路装置
とは異なつて定電流IAは別個の電流源からでな
く、カレントミラー回路を介して出力電流Ｉ３そ
のものから得られる。このために、接続点１１に
流れる電流Ｉ３は、ダイオードとして構成されて
いるトランジスタＴ６を介して導かれ、かつ接続
点１１を２つのトランジスタＴ７，Ｔ８のベース
電極に接続することによつて出力回路乃至トラン
ジスタＴ４のコレクタ回路に公知の方法で反射さ
れる。このために、定電流IAは出力電流Ｉ３に
相応し、これにより出力電流Ｉ３の安定性が更に
改善されるという利点が生じる。更に第２図の回
路においては、抵抗Ｒ４、ダイオードＤ９，Ｄ１
０，Ｄ１１から成る回路が設けられている。ダイ
オードＤ９，Ｄ１０，Ｄ１１は勿論、トランジス
タＴ４，Ｔ５，Ｔ６のように形成することもでき
る。
る基準電圧発生回路装置の別の有利な実施例の回
路図が示されている。ここでは第１図の回路装置
とは異なつて定電流IAは別個の電流源からでな
く、カレントミラー回路を介して出力電流Ｉ３そ
のものから得られる。このために、接続点１１に
流れる電流Ｉ３は、ダイオードとして構成されて
いるトランジスタＴ６を介して導かれ、かつ接続
点１１を２つのトランジスタＴ７，Ｔ８のベース
電極に接続することによつて出力回路乃至トラン
ジスタＴ４のコレクタ回路に公知の方法で反射さ
れる。このために、定電流IAは出力電流Ｉ３に
相応し、これにより出力電流Ｉ３の安定性が更に
改善されるという利点が生じる。更に第２図の回
路においては、抵抗Ｒ４、ダイオードＤ９，Ｄ１
０，Ｄ１１から成る回路が設けられている。ダイ
オードＤ９，Ｄ１０，Ｄ１１は勿論、トランジス
タＴ４，Ｔ５，Ｔ６のように形成することもでき
る。
第１図は本発明の基準電圧発生回路装置の第１
の実施例の回路図、第２図はカレントミラー回路
を備えた別の実施例の回路図である。 １０……作動電圧線、１１……回路接続点、１
２……定電流源、Ｒ１，Ｒ２……エミツタ直列抵
抗、Ｒ３……基準抵抗、Ｕ３……出力電圧。
の実施例の回路図、第２図はカレントミラー回路
を備えた別の実施例の回路図である。 １０……作動電圧線、１１……回路接続点、１
２……定電流源、Ｒ１，Ｒ２……エミツタ直列抵
抗、Ｒ３……基準抵抗、Ｕ３……出力電圧。
Claims (1)
- 【特許請求の範囲】 １ 電流源１２と第１ダイオードＴ４及び第２ダ
イオードＴ５とから成る直列回路を備え、該直列
回路において前記回路素子は給電電圧とアースと
の間に前記の順序において、前記ダイオードＴ
４，Ｔ５が順方向に極性付けられるように接続さ
れており、かつ第１のコレクタ電流Ｉ１の形成の
ために用いられる第１トランジスタＴ１を備え、
該第１トランジスタのエミツタはアースに接続さ
れておりかつベースは前記２つのダイオードＴ
４，Ｔ５の接続点に接続されており、第２のコレ
クタ電流Ｉ２を形成するために用いられる第２ト
ランジスタＴ２を備え、該第２トランジスタのエ
ミツタもアースに接続されており、その際前記第
１のコレクタ電流Ｉ１および第２のコレクタ電流
Ｉ２が加算されかつここで形成される加算電流Ｉ
３が抵抗Ｒ３に導かれる基準電圧発生回路装置に
おいて、該基準電圧発生回路装置は、調整可能な
温度係数を有する基準電圧Ｕ３を発生するための
基準電圧源として次のように構成されており、即
ち ａ 前記電流源１２が定電流源として形成されて
おり、 ｂ 前記第１トランジスタＴ１のエミツタリード
に第１のエミツタ直列抵抗Ｒ１が設けられてお
り、 ｃ 第２のコレクタ電流Ｉ２を形成するために前
記第２トランジスタＴ２のベースが前記定電流
源１２と前記第１ダイオードＴ４との間の接続
点に接続されておりかつ前記第２トランジスタ
Ｔ２のエミツタリードに第２のエミツタ直列抵
抗Ｒ２が設けられており、 ｄ 前記加算電流Ｉ３が導かれる抵抗Ｒ３が前記
基準電圧Ｕ３を取出すための基準抵抗として構
成されていることを特徴とする基準電圧発生回
路装置。 ２ 基準抵抗Ｒ３は給電電圧と前記第１トランジ
スタＴ１および第２トランジスタＴ２のコレクタ
の接続点１１との間に設けられている（第１図）
特許請求の範囲第１項記載の回路装置。 ３ 加算電流Ｉ３はカレントミラーによつて第３
トランジスタＴ７に供給されかつ基準抵抗Ｒ３は
該第３トランジスタＴ７のコレクタ回路に設けら
れている（第２図）特許請求の範囲第１項記載の
回路装置。 ４ 定電流源１２から供給される定電流IAは加
算電流Ｉ３のカレントミラー形成によつて形成さ
れる（第２図）特許請求の範囲第１項から第３項
までのいずれか１項記載の回路装置。 ５ ２つのダイオードＴ４，Ｔ５は短絡されたベ
ース―コレクタ間を有するトランジスタとして形
成されている特許請求の範囲第１項から第４項ま
でのいずれか１項記載の回路装置。 ６ 温度に依存する基準電圧Ｕ３を取り出すため
に第１のエミツタ直列抵抗Ｒ１は次式 R1＝UT／I1lnIA／I1 に従つて調整され、かつ第２のエミツタ直列抵抗
Ｒ２は次式 R2＝R3・UG0／U3 に従つて調整され、その際UTは温度電圧、Ｉ１
は第１のコレクタ電流、IAは定電流源１２によ
つて供給される定電流、UG0はエネルギーギヤツ
プに生じる電圧、Ｕ３は基準電圧、Ｒ３は基準抵
抗である特許請求の範囲第１項から第５項までの
いずれか１項記載の回路装置。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3006598A DE3006598C2 (de) | 1980-02-22 | 1980-02-22 | Spannungsquelle |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56135217A JPS56135217A (en) | 1981-10-22 |
| JPH0236964B2 true JPH0236964B2 (ja) | 1990-08-21 |
Family
ID=6095249
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2320781A Granted JPS56135217A (en) | 1980-02-22 | 1981-02-20 | Voltage source |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4335346A (ja) |
| JP (1) | JPS56135217A (ja) |
| DE (1) | DE3006598C2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1982002964A1 (en) * | 1981-02-20 | 1982-09-02 | Inc Motorola | Variable temperature coefficient level shifter |
| JPS57172422A (en) * | 1981-04-15 | 1982-10-23 | Hitachi Ltd | Current supply source circuit |
| JPS5952321A (ja) * | 1982-09-17 | 1984-03-26 | Matsushita Electric Ind Co Ltd | 電流源回路 |
| JPS5955518A (ja) * | 1982-09-24 | 1984-03-30 | Mitsubishi Electric Corp | 定電流回路 |
| US4491780A (en) * | 1983-08-15 | 1985-01-01 | Motorola, Inc. | Temperature compensated voltage reference circuit |
| EP0217225B1 (de) * | 1985-09-30 | 1991-08-28 | Siemens Aktiengesellschaft | Trimmbare Schaltungsanordnung zur Erzeugung einer temperaturunabhängigen Referenzspannung |
| US5889394A (en) * | 1997-06-02 | 1999-03-30 | Motorola Inc. | Temperature independent current reference |
| GB2355552A (en) | 1999-10-20 | 2001-04-25 | Ericsson Telefon Ab L M | Electronic circuit for supplying a reference current |
| DE10042586B4 (de) * | 2000-08-30 | 2010-09-30 | Infineon Technologies Ag | Referenzstromquelle mit MOS-Transistoren |
| US7436242B1 (en) * | 2005-01-13 | 2008-10-14 | National Semiconductor Corporation | System and method for providing an input voltage invariant current source |
| US8350418B2 (en) * | 2009-10-02 | 2013-01-08 | Skyworks Solutions, Inc. | Circuit and method for generating a reference voltage |
| CN110320959B (zh) * | 2019-08-21 | 2020-11-06 | 上海南芯半导体科技有限公司 | 一种用于产生cmos阈值电压vth的电路与方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5482647A (en) * | 1977-12-14 | 1979-07-02 | Sony Corp | Transistor circuit |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4854460A (ja) * | 1971-11-11 | 1973-07-31 | ||
| JPS52114250A (en) * | 1976-03-22 | 1977-09-24 | Nec Corp | Transistor circuit |
| NL7803607A (nl) * | 1978-04-05 | 1979-10-09 | Philips Nv | Spanningsreferentieschakeling. |
| US4260946A (en) * | 1979-03-22 | 1981-04-07 | Rca Corporation | Reference voltage circuit using nested diode means |
-
1980
- 1980-02-22 DE DE3006598A patent/DE3006598C2/de not_active Expired
-
1981
- 1981-02-18 US US06/235,757 patent/US4335346A/en not_active Expired - Lifetime
- 1981-02-20 JP JP2320781A patent/JPS56135217A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5482647A (en) * | 1977-12-14 | 1979-07-02 | Sony Corp | Transistor circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| US4335346A (en) | 1982-06-15 |
| JPS56135217A (en) | 1981-10-22 |
| DE3006598A1 (de) | 1981-08-27 |
| DE3006598C2 (de) | 1985-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3647468B2 (ja) | 定電流およびｐｔａｔ電流のためのデュアル源 | |
| US11137788B2 (en) | Sub-bandgap compensated reference voltage generation circuit | |
| JPH09179644A (ja) | 温度補償基準電流発生器 | |
| JPH0236964B2 (ja) | ||
| EP0039178B1 (en) | Integrated circuit for generating a reference voltage | |
| JPS6269308A (ja) | 基準電圧発生回路装置 | |
| US3536986A (en) | Low level costant current source | |
| JP2721286B2 (ja) | 半導体装置の温度補償型基準電圧発生回路 | |
| US7164308B2 (en) | Temperature compensated bandgap voltage reference | |
| JP2695515B2 (ja) | 基準電圧発生回路 | |
| JP7283106B2 (ja) | 基準電圧発生回路 | |
| JP3129071B2 (ja) | 電圧制御増幅器 | |
| JPS6317246B2 (ja) | ||
| JPS6051126B2 (ja) | 定電圧回路 | |
| JPS5937852Y2 (ja) | 定電流回路 | |
| JP2638771B2 (ja) | 基準電圧発生装置 | |
| JPS5952320A (ja) | 基準電圧回路 | |
| JPS63177214A (ja) | 基準電圧発生回路 | |
| JPH0789304B2 (ja) | 基準電圧回路 | |
| SU1238582A1 (ru) | Источник опорного напр жени | |
| JPH0246093Y2 (ja) | ||
| JPH067379Y2 (ja) | 基準電圧源回路 | |
| JPH0577209B2 (ja) | ||
| JPS58134519A (ja) | 差動対回路 | |
| JPS5935212B2 (ja) | シユミツト回路 |