JPH0577209B2 - - Google Patents
Info
- Publication number
- JPH0577209B2 JPH0577209B2 JP15685286A JP15685286A JPH0577209B2 JP H0577209 B2 JPH0577209 B2 JP H0577209B2 JP 15685286 A JP15685286 A JP 15685286A JP 15685286 A JP15685286 A JP 15685286A JP H0577209 B2 JPH0577209 B2 JP H0577209B2
- Authority
- JP
- Japan
- Prior art keywords
- potential
- terminal
- bias voltage
- mos transistor
- generation circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010586 diagram Methods 0.000 description 5
- 230000001052 transient effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000005513 bias potential Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000001131 transforming effect Effects 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は、たとえばＤ／Ａコンバータ等にお
いて用いられるバイアス電圧発生回路の構成の改
良に関する。
いて用いられるバイアス電圧発生回路の構成の改
良に関する。
［従来の技術］
第２図は従来のバイアス電圧発生回路およびそ
の応用例を示す図である。第２図の構成におい
て、バイアス電圧発生回路１からのバイアス電圧
により外部電流源２００が出力する電流Ioutの制
御が行なわれる。
の応用例を示す図である。第２図の構成におい
て、バイアス電圧発生回路１からのバイアス電圧
により外部電流源２００が出力する電流Ioutの制
御が行なわれる。
従来のバイアス電圧発生回路１は、それぞれが
ダイオード接続されたｎチヤネルMOSトランジ
スタ２，３の直列体から構成される。すなわち、
第１のｎチヤネルMOSトランジスタ２は、その
ゲートおよびドレインが互いに接続されるととに
第２のMOSトランジスタ３のソースに接続され
第１のバイアス電圧出力端子４を形成する。第２
のｎチヤネルMOSトランジスタ３のゲートおよ
びドレインは互いに接続され、第２のバイアス電
圧出力端子５および基準電流流入端子６を形成す
る。ここで、第２図においては、簡便のため、第
２のバイアス電圧出力端子５と基準電流流入端子
６を機能別に分けて位置するように示している
が、回路的には同一端子を用いて実現される。基
準電流流入端子６には、その入力端子が電源VDD
に接続される基準電流源１０３により予め定めら
れた値の基準電流Irefが供給される。
ダイオード接続されたｎチヤネルMOSトランジ
スタ２，３の直列体から構成される。すなわち、
第１のｎチヤネルMOSトランジスタ２は、その
ゲートおよびドレインが互いに接続されるととに
第２のMOSトランジスタ３のソースに接続され
第１のバイアス電圧出力端子４を形成する。第２
のｎチヤネルMOSトランジスタ３のゲートおよ
びドレインは互いに接続され、第２のバイアス電
圧出力端子５および基準電流流入端子６を形成す
る。ここで、第２図においては、簡便のため、第
２のバイアス電圧出力端子５と基準電流流入端子
６を機能別に分けて位置するように示している
が、回路的には同一端子を用いて実現される。基
準電流流入端子６には、その入力端子が電源VDD
に接続される基準電流源１０３により予め定めら
れた値の基準電流Irefが供給される。
外部電流源２００は、このバイアス電圧発生回
路の応用例を示す図であり、直列接続された２つ
のｎチヤネルMOSトランジスタ２０１，２０２
から構成される。すなわち、ｎチヤネルMOSト
ランジスタ２０１は、そのソースが接地電位に接
続され、そのゲートが第１のバイアス電圧出力端
子４に接続され、そのドレインがｎチヤネル
MOSトランジスタ２０２のソースに接続される。
ｎチヤネルMOSトランジスタ２０２は、そのソ
ースがMOSトランジスタ２０１のドレインに接
続され、そのゲートが切換スイツチ２０３を介し
て第２のバイアス電圧出力端子５に接続され、そ
のドレインが電流Iout出力端子を形成する。この
構成は、たとえばＤ／Ａコンバータにおいて用い
られ、切換スイツチ２０３に与えられるデイジタ
ル信号に応答して出力電流Ioutの導通制御が行な
われ、外部電流源２００を複数個設けることによ
り、デイジタル信号がアナログ信号に変換される
構成となつている。
路の応用例を示す図であり、直列接続された２つ
のｎチヤネルMOSトランジスタ２０１，２０２
から構成される。すなわち、ｎチヤネルMOSト
ランジスタ２０１は、そのソースが接地電位に接
続され、そのゲートが第１のバイアス電圧出力端
子４に接続され、そのドレインがｎチヤネル
MOSトランジスタ２０２のソースに接続される。
ｎチヤネルMOSトランジスタ２０２は、そのソ
ースがMOSトランジスタ２０１のドレインに接
続され、そのゲートが切換スイツチ２０３を介し
て第２のバイアス電圧出力端子５に接続され、そ
のドレインが電流Iout出力端子を形成する。この
構成は、たとえばＤ／Ａコンバータにおいて用い
られ、切換スイツチ２０３に与えられるデイジタ
ル信号に応答して出力電流Ioutの導通制御が行な
われ、外部電流源２００を複数個設けることによ
り、デイジタル信号がアナログ信号に変換される
構成となつている。
このバイアス電圧発生回路１は、温度変動に対
して不変でありかつ使用者が所望する電流量を電
流源２００から得られるようにバイアス電圧を発
生させるための回路構成となつている。以下にま
ず回路動作について説明する。
して不変でありかつ使用者が所望する電流量を電
流源２００から得られるようにバイアス電圧を発
生させるための回路構成となつている。以下にま
ず回路動作について説明する。
基準電流源１０３からの出力電流Irefが端子６
を介してMOSトランジスタ２，３を流れること
により、この基準電流Irefの電流値に応じて
MOSトランジスタ２，３のゲート電圧、すなわ
ち、第１のバイアス電圧Vb1および第２のバイア
ス電圧Vb2が決定される。すなわち、周知の
MOSトランジスタのドレイン電流特性式を用い
た場合、 Iref＝K1f(T)（Vb1−VT1）2 ……(1) Iref＝K2f(T)（Vb2−VT2−Vb1）2 ……(2) を満たすように、第１のバイアス電圧Vb1および
第２のバイアス電圧Vb2が決定される。ここで上
式において、Irefは端子６を介して基準電流源３
から供給される基準電流、VT1およびVT2はそれ
ぞれMOSトランジスタ２，３のしきい値電圧、
ｆ(T)はプロセス固有の温度係数項、K1，K2は定
数であり、その値はトランジスタの３次元的な構
造に依存し、電圧、電流等の動作状態には依存し
ない。
を介してMOSトランジスタ２，３を流れること
により、この基準電流Irefの電流値に応じて
MOSトランジスタ２，３のゲート電圧、すなわ
ち、第１のバイアス電圧Vb1および第２のバイア
ス電圧Vb2が決定される。すなわち、周知の
MOSトランジスタのドレイン電流特性式を用い
た場合、 Iref＝K1f(T)（Vb1−VT1）2 ……(1) Iref＝K2f(T)（Vb2−VT2−Vb1）2 ……(2) を満たすように、第１のバイアス電圧Vb1および
第２のバイアス電圧Vb2が決定される。ここで上
式において、Irefは端子６を介して基準電流源３
から供給される基準電流、VT1およびVT2はそれ
ぞれMOSトランジスタ２，３のしきい値電圧、
ｆ(T)はプロセス固有の温度係数項、K1，K2は定
数であり、その値はトランジスタの３次元的な構
造に依存し、電圧、電流等の動作状態には依存し
ない。
第１のバイアス電圧Vb1は出力端子４を介して
MOSトランジスタ２０１のゲートへ与えられる。
したがつて同様にして、電流源２００が与える出
力電流Ioutは、 Iout ＝K201f(T)（Vb1−VT1）2 ＝（K201／K1）・Iref ……(3) で与えられる。ここで、式(3)において、計算の便
宜上、バイアス電圧発生回路１および外部電流源
２００は同一集積回路基板上に作成されるとし
て、MOSトランジスタ２０１の温度係数項およ
びしきい値電圧はｎチヤネルMOSトランジスタ
２のパラメータと等しいと仮定している。したが
つて、上式(3)から見られるように、定電流源１０
３の出力電流Irefが温度不変でありかつ調節可能
であれば、温度不変でありかつ使用者が所望する
電流値を有する出力電流Ioutを電流源２００から
提供することが可能なバイアス電圧を得ることが
できると予想される。
MOSトランジスタ２０１のゲートへ与えられる。
したがつて同様にして、電流源２００が与える出
力電流Ioutは、 Iout ＝K201f(T)（Vb1−VT1）2 ＝（K201／K1）・Iref ……(3) で与えられる。ここで、式(3)において、計算の便
宜上、バイアス電圧発生回路１および外部電流源
２００は同一集積回路基板上に作成されるとし
て、MOSトランジスタ２０１の温度係数項およ
びしきい値電圧はｎチヤネルMOSトランジスタ
２のパラメータと等しいと仮定している。したが
つて、上式(3)から見られるように、定電流源１０
３の出力電流Irefが温度不変でありかつ調節可能
であれば、温度不変でありかつ使用者が所望する
電流値を有する出力電流Ioutを電流源２００から
提供することが可能なバイアス電圧を得ることが
できると予想される。
［発明が解決しようとする問題点］
従来のバイアス電圧発生回路は上述のように構
成されており、温度変動に対して不変であり、か
つ使用者が所望する電流量を電流源２００から得
られるようにバイアス電圧を発生させる回路構成
となつているが、以下に述べる欠点を有する。
成されており、温度変動に対して不変であり、か
つ使用者が所望する電流量を電流源２００から得
られるようにバイアス電圧を発生させる回路構成
となつているが、以下に述べる欠点を有する。
(1) 温度不変な基準発生回路としては、バンド・
ギヤツプ基準電圧源等に代表される電圧出力型
基準発生回路は比較的作成しやすいが、第２図
に示されるような電流出力型の構成の基準発生
回路は、その出力調節機能まで考慮した回路を
実現する場合複雑な構成となる。なぜなら、ト
ランジスタを用いて電流出力型の基準発生回路
を構成した場合、出力電流は、トランジスタゲ
ート特性の２乗に比例して変化するため、出力
電流を線形的に変化させるのが困難となるから
である。
ギヤツプ基準電圧源等に代表される電圧出力型
基準発生回路は比較的作成しやすいが、第２図
に示されるような電流出力型の構成の基準発生
回路は、その出力調節機能まで考慮した回路を
実現する場合複雑な構成となる。なぜなら、ト
ランジスタを用いて電流出力型の基準発生回路
を構成した場合、出力電流は、トランジスタゲ
ート特性の２乗に比例して変化するため、出力
電流を線形的に変化させるのが困難となるから
である。
(2) 電流源２００出力を繰返しスイツチングする
場合、切換スイツチ２０３を介してMOSトラ
ンジスタ２０２の導通制御が行なわれるが、こ
のときMOSトランジスタ２０２のゲートに存
在する浮遊容量を充放電しなければならず、過
渡電流が出力端子５を介して流れる。この結
果、基準電流源からの基準電流の一部が分流さ
れてしまい、外部電流源の実際の出力電流値と
式(3)で予想される出力電流値との間に誤差が生
じ、使用者が必要とする出力電流値を得ること
ができなくなる。
場合、切換スイツチ２０３を介してMOSトラ
ンジスタ２０２の導通制御が行なわれるが、こ
のときMOSトランジスタ２０２のゲートに存
在する浮遊容量を充放電しなければならず、過
渡電流が出力端子５を介して流れる。この結
果、基準電流源からの基準電流の一部が分流さ
れてしまい、外部電流源の実際の出力電流値と
式(3)で予想される出力電流値との間に誤差が生
じ、使用者が必要とする出力電流値を得ること
ができなくなる。
それゆえ、この発明の目的は、上述のような問
題点を解消し、基準電圧源および簡単な回路を付
加することにより、温度不変でかつ調節可能であ
り、バイアス電圧が印加されるべき外部電流源に
過渡電流が流れても常に一定の所望の電流を外部
電流源に発生させることが可能なバイアス電圧発
生回路を提供することである。
題点を解消し、基準電圧源および簡単な回路を付
加することにより、温度不変でかつ調節可能であ
り、バイアス電圧が印加されるべき外部電流源に
過渡電流が流れても常に一定の所望の電流を外部
電流源に発生させることが可能なバイアス電圧発
生回路を提供することである。
［問題点を解決するための手段］
この発明に係るバイアス電圧発生回路は、差動
増幅器の仮想接地機能（出力が入力側へフイード
バツクされた場合、正負入力電位が同一となる機
能）を利用して第１のバイアス電圧を発生させる
とともに、第２のバイアス電圧発生に対しては新
たな定電位発生回路を設けて基準電流が流れる経
路と切離すように構成したものである。すなわち
その構成において、第１の電位が供給される正入
力と第２の電位が供給される負入力とを有する差
動増幅器と、そのゲートが差動増幅器の出力を受
けるとともに第１のバイアス電圧出力端子を形成
し、そのソースが接地電位に接続される第１の
MOSトランジスタと、そのソースが第１のMOS
トランジスタのドレインに接続され、そのゲート
が第３の予め定められた電位を受けるとともに第
２のバイアス電圧出力端子を形成し、そのドレイ
ンが差動増幅器の正入力および第１の電位に結合
される第２のMOSトランジスタと、第２のMOS
トランジスタのゲートに第３の電位を供給するた
めの定電位回路とを設けたものである。
増幅器の仮想接地機能（出力が入力側へフイード
バツクされた場合、正負入力電位が同一となる機
能）を利用して第１のバイアス電圧を発生させる
とともに、第２のバイアス電圧発生に対しては新
たな定電位発生回路を設けて基準電流が流れる経
路と切離すように構成したものである。すなわち
その構成において、第１の電位が供給される正入
力と第２の電位が供給される負入力とを有する差
動増幅器と、そのゲートが差動増幅器の出力を受
けるとともに第１のバイアス電圧出力端子を形成
し、そのソースが接地電位に接続される第１の
MOSトランジスタと、そのソースが第１のMOS
トランジスタのドレインに接続され、そのゲート
が第３の予め定められた電位を受けるとともに第
２のバイアス電圧出力端子を形成し、そのドレイ
ンが差動増幅器の正入力および第１の電位に結合
される第２のMOSトランジスタと、第２のMOS
トランジスタのゲートに第３の電位を供給するた
めの定電位回路とを設けたものである。
第１の電位は抵抗を介して供給され、第２の電
位は第２の基準電位発生回路を介して供給され
る。
位は第２の基準電位発生回路を介して供給され
る。
［作用］
この発明における差動増幅器は、その仮想接地
機能により、正および負入力に供給される電位を
同一電位とし、これにより外部抵抗を介して供給
される電流を基準電流として第１および第２の
MOSトランジスタへ供給して第１のバイアス電
位を発生し、基準電流が通る経路と切離して構成
される第２のバイアス電圧発生回路は、外部電流
源の過渡電流に影響を受けることなく第２の
MOSトランジスタおよび第２のバイアス電圧出
力端子に定電位を供給することにより誤差なく外
部電流源に所望の電流を発生させることが可能と
なる。
機能により、正および負入力に供給される電位を
同一電位とし、これにより外部抵抗を介して供給
される電流を基準電流として第１および第２の
MOSトランジスタへ供給して第１のバイアス電
位を発生し、基準電流が通る経路と切離して構成
される第２のバイアス電圧発生回路は、外部電流
源の過渡電流に影響を受けることなく第２の
MOSトランジスタおよび第２のバイアス電圧出
力端子に定電位を供給することにより誤差なく外
部電流源に所望の電流を発生させることが可能と
なる。
［発明の実施例］
第１図はこの発明の一実施例であるバイアス電
圧発生回路およびその応用例を示す図である。第
１図の構成において、この発明によるバイアス電
圧発生回路１００からの第１および第２のバイア
ス電圧により外部電流源２００の出力電流Ioutが
制御される。
圧発生回路およびその応用例を示す図である。第
１図の構成において、この発明によるバイアス電
圧発生回路１００からの第１および第２のバイア
ス電圧により外部電流源２００の出力電流Ioutが
制御される。
バイアス電圧発生回路１００は、入力端子６ａ
を介して与えられる第１の電位をその正入力に受
け、第２の入力端子６ｂを介して与えられる第２
の電位をその負入力に受けてその電位差をとつて
出力するOpアンプで構成される差動増幅器８と、
そのゲートが差動増幅器８の出力を受けるととも
に第１のバイアス電圧出力端子４を形成し、その
ソースが接地電位に接続されるｎチヤネルMOS
トランジスタ２０と、そのソースがMOSトラン
ジスタ２０のドレインに接続され、そのドレイン
が差動増幅器８の正入力および第１の入力端子６
ａに接続され、そのゲートが定電位発生回路９の
出力ノード１０に接続されるとともに第２のバイ
アス電圧出力端子１５を形成するｎチヤネル
MOSトランジスタ３０と、出力ノード１０に予
め定められた定電位を供給するための定電位発生
回路９とから構成される。定電位発生回路９は、
そのコレクタおよびベースが予め定められた電位
が供給される定電位ノード１１に接続され、その
エミツタが出力ノード１０に接続されるnpnバイ
ポーラトランジスタ７と、その一方端子が出力ノ
ード１０に接続され、その他方端子が接地電位に
接続される抵抗６とから構成される、電源VDDと
第１の入力端子６ａとの間には可変抵抗１０２が
介挿され、第２の入力端子６ｂと電源VDDとの間
には第２の予め定められた電位を発生する基準電
圧源１０１が接続される。
を介して与えられる第１の電位をその正入力に受
け、第２の入力端子６ｂを介して与えられる第２
の電位をその負入力に受けてその電位差をとつて
出力するOpアンプで構成される差動増幅器８と、
そのゲートが差動増幅器８の出力を受けるととも
に第１のバイアス電圧出力端子４を形成し、その
ソースが接地電位に接続されるｎチヤネルMOS
トランジスタ２０と、そのソースがMOSトラン
ジスタ２０のドレインに接続され、そのドレイン
が差動増幅器８の正入力および第１の入力端子６
ａに接続され、そのゲートが定電位発生回路９の
出力ノード１０に接続されるとともに第２のバイ
アス電圧出力端子１５を形成するｎチヤネル
MOSトランジスタ３０と、出力ノード１０に予
め定められた定電位を供給するための定電位発生
回路９とから構成される。定電位発生回路９は、
そのコレクタおよびベースが予め定められた電位
が供給される定電位ノード１１に接続され、その
エミツタが出力ノード１０に接続されるnpnバイ
ポーラトランジスタ７と、その一方端子が出力ノ
ード１０に接続され、その他方端子が接地電位に
接続される抵抗６とから構成される、電源VDDと
第１の入力端子６ａとの間には可変抵抗１０２が
介挿され、第２の入力端子６ｂと電源VDDとの間
には第２の予め定められた電位を発生する基準電
圧源１０１が接続される。
外部電流源２００は、第２図に示される構成と
同様であり、その構成については繰返さない。次
に動作について説明する。
同様であり、その構成については繰返さない。次
に動作について説明する。
入力端子６ａを介して与えられる電流Irefは、
ｎチヤネルMOSトランジスタ２，３を流れるが、
その値はｎチヤネルMOSトランジスタ２のゲー
ト電位すなわち第１のバイアス電圧Vb1と前述の
式(1)で関係づけられる。一方、差動増幅器８の正
入力電位をV+、負入力電位をV-とすると、それ
ぞれ第１のバイアス電圧Vb1および基準電流Iref
と次の２つの関係式を満足する。
ｎチヤネルMOSトランジスタ２，３を流れるが、
その値はｎチヤネルMOSトランジスタ２のゲー
ト電位すなわち第１のバイアス電圧Vb1と前述の
式(1)で関係づけられる。一方、差動増幅器８の正
入力電位をV+、負入力電位をV-とすると、それ
ぞれ第１のバイアス電圧Vb1および基準電流Iref
と次の２つの関係式を満足する。
Iref＝（VDD−V+）／Ｒ ……(4)
Vb1＝Ａ・（V+−V-） ……(5)
ここで、Ｒは抵抗１０２の抵抗値、VDDは電源
電圧、Ａは差動増幅器８の増幅率である。したが
つて、式(1)、(4)および(5)より、 （VDD−V+）／Ｒ ＝K1f(T)｛Ａ（V+−V-）−VT1｝2 あるいは上式を変形して、 V+−V- ＝［√（DD−+）1(T)＋VT1］／Ａ……(6
) が得られる。ここで、式(6)において、差動増幅器
８の利得Ａはたとえば1000倍と十分大きい値をと
るので、 V+−V-＝０ となる。すなわち、差動増幅器８とｎチヤネル
MOSトランジスタ２と抵抗１０２とで負帰還回
路が形成され、差動増幅器８の正および負入力電
圧が一致するように差動増幅器８の出力電圧、す
なわち第１のバイアス電圧Vb1が調節される。し
たがつて、基準電流Irefは、基準電圧源１０１に
おいて生じる電位差をVrefとすると、 Iref＝Vref／Ｒ ……(7) となる。以下、式(3)導出時と同様にして、外部電
流源２００の出力電流Ioutは、 Iout＝（K201／K1）・（Vref／Ｒ） となる。したがつて、比較的簡単に作成しやすい
たとえばバンド・ギヤツプ型の基準電圧発生回路
を用いて基準電圧源１０１を構成し、可変抵抗１
０２の抵抗値Ｒを変化させることにより、使用者
の所望する温度不変の出力電流Ioutを外部電流源
２００より容易に得ることが可能となる。
電圧、Ａは差動増幅器８の増幅率である。したが
つて、式(1)、(4)および(5)より、 （VDD−V+）／Ｒ ＝K1f(T)｛Ａ（V+−V-）−VT1｝2 あるいは上式を変形して、 V+−V- ＝［√（DD−+）1(T)＋VT1］／Ａ……(6
) が得られる。ここで、式(6)において、差動増幅器
８の利得Ａはたとえば1000倍と十分大きい値をと
るので、 V+−V-＝０ となる。すなわち、差動増幅器８とｎチヤネル
MOSトランジスタ２と抵抗１０２とで負帰還回
路が形成され、差動増幅器８の正および負入力電
圧が一致するように差動増幅器８の出力電圧、す
なわち第１のバイアス電圧Vb1が調節される。し
たがつて、基準電流Irefは、基準電圧源１０１に
おいて生じる電位差をVrefとすると、 Iref＝Vref／Ｒ ……(7) となる。以下、式(3)導出時と同様にして、外部電
流源２００の出力電流Ioutは、 Iout＝（K201／K1）・（Vref／Ｒ） となる。したがつて、比較的簡単に作成しやすい
たとえばバンド・ギヤツプ型の基準電圧発生回路
を用いて基準電圧源１０１を構成し、可変抵抗１
０２の抵抗値Ｒを変化させることにより、使用者
の所望する温度不変の出力電流Ioutを外部電流源
２００より容易に得ることが可能となる。
ここで、MOSトランジスタ３０は、MOSトラ
ンジスタ２０のドレイン電圧とMOSトランジス
タ２０１のドレイン電圧とを同一にし、出力電流
に誤差が生じないようにする機能を有する。
ンジスタ２０のドレイン電圧とMOSトランジス
タ２０１のドレイン電圧とを同一にし、出力電流
に誤差が生じないようにする機能を有する。
一方、スイツチ２０３を繰返しスイツチングす
ることにより、第２のバイアス電圧出力端子１５
より、MOSトランジスタ２０２のゲートに存在
する浮遊容量を充放電するための電流が流出する
が、このとき生じる出力端子１５の電位低下は、
npnトランジスタ７のベース−エミツタ間電位差
を増加させ、npnトランジスタ７のコレクタ−エ
ミツタ間電流を急激に増大させることになり、こ
の出力端子１５における電位低下を瞬時に回復す
ることができる。すなわち、電位低下回復のため
の電流が定電位ノード１１より供給され、基準電
流Irefに影響を及ぼすことがないので、第２図に
示される従来例に見られるような、予想される外
部電流源出力電流と実際の出力電流との不一致が
生じることはない。
ることにより、第２のバイアス電圧出力端子１５
より、MOSトランジスタ２０２のゲートに存在
する浮遊容量を充放電するための電流が流出する
が、このとき生じる出力端子１５の電位低下は、
npnトランジスタ７のベース−エミツタ間電位差
を増加させ、npnトランジスタ７のコレクタ−エ
ミツタ間電流を急激に増大させることになり、こ
の出力端子１５における電位低下を瞬時に回復す
ることができる。すなわち、電位低下回復のため
の電流が定電位ノード１１より供給され、基準電
流Irefに影響を及ぼすことがないので、第２図に
示される従来例に見られるような、予想される外
部電流源出力電流と実際の出力電流との不一致が
生じることはない。
なお、第２図に示される従来例の第２のバイア
ス電圧出力値と上記実施例の第２のバイアス電圧
出力値は必ずしも一致しないが、この電圧値は
MOSトランジスタ２０２を飽和領域で動作させ
るに足る値であればどのような値であつてもよ
く、この条件を満足すれば常に外部電流源２００
から同一の出力電流値を得ることができる。この
ような設定は、定電位ノード１１の電位を適当に
調節することにより容易に行なうことができる。
すなわち、たとえば定電位ノード１１を直接電源
VDDに接続する構成としてもよいし、また電源
VDD端子と定電位ノード１１との間にダイオード
接続されたトランジスタまたはダーリントン接続
されたトランジスタを介挿することにより出力ノ
ード１０の電位を調節することができる。
ス電圧出力値と上記実施例の第２のバイアス電圧
出力値は必ずしも一致しないが、この電圧値は
MOSトランジスタ２０２を飽和領域で動作させ
るに足る値であればどのような値であつてもよ
く、この条件を満足すれば常に外部電流源２００
から同一の出力電流値を得ることができる。この
ような設定は、定電位ノード１１の電位を適当に
調節することにより容易に行なうことができる。
すなわち、たとえば定電位ノード１１を直接電源
VDDに接続する構成としてもよいし、また電源
VDD端子と定電位ノード１１との間にダイオード
接続されたトランジスタまたはダーリントン接続
されたトランジスタを介挿することにより出力ノ
ード１０の電位を調節することができる。
また、上記実施例においては、第２のバイアス
電圧発生回路９として、npnトランジスタと抵抗
との組合わせを用いて構成しているが、npnバイ
ポーラトランジスタをｎチヤネルMOSトランジ
スタとを置換えて構成してもよく、また抵抗を定
電流回路に置換えて構成しても上記実施例と同様
の効果を得ることができる。さらに、トランジス
タを用いずに、定電位ノード１１と接地電位との
間に２つの抵抗を直列に接続して挿入し、抵抗相
互に接続点を第２のバイアス電圧出力端子として
用いてもよい。さらに他のどのような定電位発生
回路を用いて構成してもよい。
電圧発生回路９として、npnトランジスタと抵抗
との組合わせを用いて構成しているが、npnバイ
ポーラトランジスタをｎチヤネルMOSトランジ
スタとを置換えて構成してもよく、また抵抗を定
電流回路に置換えて構成しても上記実施例と同様
の効果を得ることができる。さらに、トランジス
タを用いずに、定電位ノード１１と接地電位との
間に２つの抵抗を直列に接続して挿入し、抵抗相
互に接続点を第２のバイアス電圧出力端子として
用いてもよい。さらに他のどのような定電位発生
回路を用いて構成してもよい。
またさらに、上記すべてのｎチヤネルMOSト
ランジスタおよびnpnトランジスタをｐチヤネル
MOSトランジスタおよびnpnトランジスタと置
換えた回路で構成しても上記実施例と同様の効果
を得ることができる。
ランジスタおよびnpnトランジスタをｐチヤネル
MOSトランジスタおよびnpnトランジスタと置
換えた回路で構成しても上記実施例と同様の効果
を得ることができる。
［発明の効果］
以上のように、この発明によれば、抵抗および
容易に作成することのできる基準電圧源を介して
与えられる電位をそれぞれ正入力および負入力に
受ける差動増幅器の仮想接地機能を利用して第１
のバイアス電圧を制御し、それにより基準電流を
調整するように構成しているので、抵抗の抵抗値
を変えることにより、容易に外部電流源の出力電
流値を変えることができ、また第２のバイアス電
圧発生のために、基準電流が流れる経路と別に新
たに基準電位発生回路を設けて構成しているの
で、外部電流源における過渡電流による基準電流
の分流が生じることがないので、予め予想された
所望の外部電流源出力電圧を得ることが可能とな
る。
容易に作成することのできる基準電圧源を介して
与えられる電位をそれぞれ正入力および負入力に
受ける差動増幅器の仮想接地機能を利用して第１
のバイアス電圧を制御し、それにより基準電流を
調整するように構成しているので、抵抗の抵抗値
を変えることにより、容易に外部電流源の出力電
流値を変えることができ、また第２のバイアス電
圧発生のために、基準電流が流れる経路と別に新
たに基準電位発生回路を設けて構成しているの
で、外部電流源における過渡電流による基準電流
の分流が生じることがないので、予め予想された
所望の外部電流源出力電圧を得ることが可能とな
る。
第１図はこの発明の一実施例であるバイアス電
圧発生回路およびその応用例の構成を示す図であ
る。第２図は従来のバイアス電圧発生回路および
その応用例を示す図である。 １は従来のバイアス電圧発生回路、４は第１の
バイアス電圧出力端子、６ａ，６ｂは入力端子、
８は差動増幅器、９は定電位発生回路、１５は第
２のバイアス電圧出力端子、２０は第１のMOS
トランジスタ、３０は第２のMOSトランジスタ、
１００はこの発明によるバイアス電圧発生回路、
１０１は基準電圧源、１０２は可変抵抗、２００
は外部電流源である。なお、図中、同一または相
当部分を示す。
圧発生回路およびその応用例の構成を示す図であ
る。第２図は従来のバイアス電圧発生回路および
その応用例を示す図である。 １は従来のバイアス電圧発生回路、４は第１の
バイアス電圧出力端子、６ａ，６ｂは入力端子、
８は差動増幅器、９は定電位発生回路、１５は第
２のバイアス電圧出力端子、２０は第１のMOS
トランジスタ、３０は第２のMOSトランジスタ、
１００はこの発明によるバイアス電圧発生回路、
１０１は基準電圧源、１０２は可変抵抗、２００
は外部電流源である。なお、図中、同一または相
当部分を示す。
Claims (1)
- 【特許請求の範囲】 １ 第１の電位が印加される正入力と第２の電位
が印加される負入力とを有し、前記第１および第
２の電位差を増幅してその出力端子を介して出力
する差動増幅器と、 そのゲートが前記差動増幅器出力端子に接続さ
れるとともに第１のバイアス電圧出力端子に接続
され、その一方導通端子が接地電位に接続される
第１のMOSトランジスタと、 その一方導通端子が前記第１のMOSトランジ
スタの他方導通端子に接続され、その他方導通端
子が前記第１の電圧に結合されるとともに前記差
動増幅器の前記正入力に接続され、そのゲートが
第２のバイアス電圧出力端子に接続される第２の
MOSトランジスタと、 前記第２のMOSトランジスタのゲートおよび
前記第２のバイアス電圧出力端子に予め定められ
た第３の電位を与える第１の定電位発生回路とを
備える、バイアス電圧発生回路。 ２ 前記第１の電位は抵抗を介して正の電源より
供給され、前記第２の電位は前記正電圧電源およ
び第２の定電位発生回路を介して供給される、特
許請求の範囲第１項記載のバイアス電圧発生回
路。 ３ 前記差動増幅器はOpアンプである、特許請
求の範囲第１項記載のバイアス電圧発生回路。 ４ 前記第１の定電位発生回路は、 予め定められた第４の電位が供給される定電位
端子と、 そのコレクタおよびベースが前記定電位端子に
接続され、そのエミツタが前記第２のMOSトラ
ンジスタのゲートおよび前記第２のバイアス電圧
出力端子に接続されるバイポーラトランジスタ
と、 前記バイポーラトランジスタの前記エミツタ端
子と接地電位との間に介挿される抵抗もしくは定
電流源とを備える、特許請求の範囲第１項記載の
バイアス電圧発生回路。 ５ 前記第１の定電位発生回路は、 予め定められた第４の電位が供給される定電位
端子と、 そのドレインおよびゲートが前記定電位端子に
接続され、そのソースが前記第２のMOSトラン
ジスタのゲートおよび前記第２のバイアス電圧出
力端子に接続される第３のMOSトランジスタと、 前記第３のMOSトランジスタの前記ソース端
子と接地電位との間に介挿される抵抗もしくは定
電流源とを備える、特許請求の範囲第１項記載の
バイアス電圧発生回路。 ６ 前記第１の定電位発生回路は、 予め定められた第４の電位が供給される定電位
端子と、 その一方端子が前記定電位端子に接続され、そ
の他方端子が前記第２のMOSトランジスタのゲ
ートおよび前記第２のバイアス電圧出力端子に接
続される第１の抵抗と、 その一方端子が前記第１の抵抗の他方端子に接
続され、その他方端子が接地電位に接続される第
２の抵抗とを備える、特許請求の範囲第１項記載
のバイアス電圧発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15685286A JPS6313423A (ja) | 1986-07-03 | 1986-07-03 | バイアス電圧発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15685286A JPS6313423A (ja) | 1986-07-03 | 1986-07-03 | バイアス電圧発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6313423A JPS6313423A (ja) | 1988-01-20 |
| JPH0577209B2 true JPH0577209B2 (ja) | 1993-10-26 |
Family
ID=15636787
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15685286A Granted JPS6313423A (ja) | 1986-07-03 | 1986-07-03 | バイアス電圧発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6313423A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02309717A (ja) * | 1989-05-24 | 1990-12-25 | Matsushita Electric Ind Co Ltd | 温度特性補正回路 |
-
1986
- 1986-07-03 JP JP15685286A patent/JPS6313423A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6313423A (ja) | 1988-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4817825B2 (ja) | 基準電圧発生回路 | |
| US7636016B2 (en) | Current mirror circuit | |
| US5394112A (en) | Differential transconductor with reduced temperature dependence | |
| US20200333821A1 (en) | Correction current output circuit and reference voltage circuit with correction function | |
| US4498053A (en) | Current amplifier | |
| US7317358B2 (en) | Differential amplifier circuit | |
| JPH07106875A (ja) | 半導体集積回路 | |
| US4524318A (en) | Band gap voltage reference circuit | |
| JP2759905B2 (ja) | 相補性ｍｏｓ技術による回路装置 | |
| US4442400A (en) | Voltage-to-current converting circuit | |
| KR20210014079A (ko) | 기준 전압 회로 | |
| US6362682B2 (en) | Common-mode feedback circuit and method | |
| US5488329A (en) | Stabilized voltage generator circuit of the band-gap type | |
| US4219781A (en) | Transistor amplifier circuit | |
| JPH0236964B2 (ja) | ||
| JP3157746B2 (ja) | 定電流回路 | |
| US5130567A (en) | Bipolar transistor arrangement with distortion compensation | |
| US4485313A (en) | Low-value current source circuit | |
| IE54144B1 (en) | Differential amplifier with improved linear amplification | |
| JPH0577209B2 (ja) | ||
| US5155429A (en) | Threshold voltage generating circuit | |
| US6218894B1 (en) | Voltage and/or current reference circuit | |
| JPH10112614A (ja) | バイアス電流供給方法およびその回路 | |
| JPS61157108A (ja) | 電圧−電流変換回路 | |
| KR830000469Y1 (ko) | 신호변환 회로 |