JPS5935212B2 - シユミツト回路 - Google Patents
シユミツト回路Info
- Publication number
- JPS5935212B2 JPS5935212B2 JP54005895A JP589579A JPS5935212B2 JP S5935212 B2 JPS5935212 B2 JP S5935212B2 JP 54005895 A JP54005895 A JP 54005895A JP 589579 A JP589579 A JP 589579A JP S5935212 B2 JPS5935212 B2 JP S5935212B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- constant current
- voltage
- diode
- current source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
- H03K3/0233—Bistable circuits
- H03K3/02337—Bistables with hysteresis, e.g. Schmitt trigger
Description
【発明の詳細な説明】
この発明は、差動増幅器構成のシュミット回路に関する
もので、特(こ正および負方向のしきい値電圧が独立で
微少な可変ができるよう(こしたものである。
もので、特(こ正および負方向のしきい値電圧が独立で
微少な可変ができるよう(こしたものである。
第1図は従来のシュミット回路を示すもので、1は入力
端子、2〜5はトランジスタ、6,7゜9〜11は抵抗
器、8は可変抵抗器、12は出力端子、13は電源であ
る。
端子、2〜5はトランジスタ、6,7゜9〜11は抵抗
器、8は可変抵抗器、12は出力端子、13は電源であ
る。
次に動作について説明する。
入力端子1に入力がない状態を考えると、トランジスタ
2はオフ、トランジスタ3,4および5はオン状態にあ
り、出力端子12は■、′”電位となる。
2はオフ、トランジスタ3,4および5はオン状態にあ
り、出力端子12は■、′”電位となる。
このとき、抵抗器7には抵抗器6、可変抵抗器8および
トランジスタ3を通して電源13からの電流により電圧
vR7が生じ入力の正方向しきい値電圧■キは次のよう
に設定される。
トランジスタ3を通して電源13からの電流により電圧
vR7が生じ入力の正方向しきい値電圧■キは次のよう
に設定される。
■++vR7+VBE2
ここにvB税はトランジスタ2のベース・エミッタ間電
圧である。
圧である。
また、入力端子1(こ入力を入れた場合、入力レベルが
上記正方向しきい値電圧V+を越えると、トランジスタ
2にベース電流が流れ正帰還がかかり、トランジスタ2
がオンし、トランジスタ3,4および5がオフとなり出
力端子12は゛H″電位となる。
上記正方向しきい値電圧V+を越えると、トランジスタ
2にベース電流が流れ正帰還がかかり、トランジスタ2
がオンし、トランジスタ3,4および5がオフとなり出
力端子12は゛H″電位となる。
このとき抵抗器7には抵抗器6とトランジスタ2を通し
て電源13からの電流により電圧v′R7が生じ、入力
の負方向しきい値電圧V〒は次のように設定される。
て電源13からの電流により電圧v′R7が生じ、入力
の負方向しきい値電圧V〒は次のように設定される。
v〒÷VRq + vB E2
またヒステリシス幅は
十 −
VT −VT = VB2 ’、R7
となる。
以上のように電圧vR7の値は、抵抗器6,7、可変抵
抗器8および電源13の値に、また、電圧”R,7の値
は抵抗器6,7および電源13の値に依存している。
抗器8および電源13の値に、また、電圧”R,7の値
は抵抗器6,7および電源13の値に依存している。
これから可変抵抗器8を可変することにより電圧VR7
の値が変化し、正方向しきい値+ 電圧V↑の値のみが可変となるが精度のよい微少な可変
は困難である。
の値が変化し、正方向しきい値+ 電圧V↑の値のみが可変となるが精度のよい微少な可変
は困難である。
一方、負方向しきい値電圧VTの値を可変するQこは抵
抗器6あるいは7を可変すればよいが、この抵抗器6,
7は正方向しきい値電圧v堪の値も変えるので負方向し
きい値電圧V量の値のみを独立して可変することはでき
ない0 以上のような従来のシュミット回路では、正方向しきい
値電圧vキの値は独立に可変することができるが、負方
向しきい値電圧V〒の値は独立に可変することができな
い。
抗器6あるいは7を可変すればよいが、この抵抗器6,
7は正方向しきい値電圧v堪の値も変えるので負方向し
きい値電圧V量の値のみを独立して可変することはでき
ない0 以上のような従来のシュミット回路では、正方向しきい
値電圧vキの値は独立に可変することができるが、負方
向しきい値電圧V〒の値は独立に可変することができな
い。
あるいは逆に負方向しきい値電圧vTの値は独立に可変
できるが、正方向しきい値電圧V+の値は可変できない
というように同時に両しきい値電圧V:、V〒を独立し
て可変できず、さらに微少な可変が困難であることなど
の欠点があった。
できるが、正方向しきい値電圧V+の値は可変できない
というように同時に両しきい値電圧V:、V〒を独立し
て可変できず、さらに微少な可変が困難であることなど
の欠点があった。
この発明は上記のような従来のものの欠点を除去したシ
ュミット回路の提供を目的とするものである。
ュミット回路の提供を目的とするものである。
以下この発明について詳細に説明する。第2図はこの発
明の一実施例を示す回路図で、21は入力端子、22.
23は差動増幅器を構成するトランジスタ、24.25
はベアをとったトランジスタ、26,27.28は前記
トランジスタ22と同相で、また、29は逆相でスイッ
チング動作するトランジスタ、30〜35は抵抗器、3
6.37は前記トランジスタ23のベース電圧設定用ダ
イオード、38は定電流■1がトランジスタ26に流れ
込むのを防ぐダイオード、39〜41は定電流源、42
は出力端子、43は電源を示す。
明の一実施例を示す回路図で、21は入力端子、22.
23は差動増幅器を構成するトランジスタ、24.25
はベアをとったトランジスタ、26,27.28は前記
トランジスタ22と同相で、また、29は逆相でスイッ
チング動作するトランジスタ、30〜35は抵抗器、3
6.37は前記トランジスタ23のベース電圧設定用ダ
イオード、38は定電流■1がトランジスタ26に流れ
込むのを防ぐダイオード、39〜41は定電流源、42
は出力端子、43は電源を示す。
次に動作を説明する。
今、入力端子21に入力がない場合を考えると、トラン
ジスタ22がオフでトランジスタ23がオンになるので
、トランジスタ27.26.28はオフとなり出力端子
42は”L H電位となっている。
ジスタ22がオフでトランジスタ23がオンになるので
、トランジスタ27.26.28はオフとなり出力端子
42は”L H電位となっている。
このときトランジスタ24はトランジスタ29がオンし
ているのでオフ状態であり、定電流源39の定電流11
はダイオード36.37に流れ、定電流源40の定電流
1□はトランジスタ26がオフしているので、ダイオー
ド38を通してダイオード36.37に流れる。
ているのでオフ状態であり、定電流源39の定電流11
はダイオード36.37に流れ、定電流源40の定電流
1□はトランジスタ26がオフしているので、ダイオー
ド38を通してダイオード36.37に流れる。
また、定電流源41の定電流13はトランジスタ29に
流れ込んでいる。
流れ込んでいる。
よってトランジスタ23のベース電圧設定用ダイオード
36.37に流れる電流は11 と12であり、これに
よって正方向しきい値電圧V+が設定されることになる
。
36.37に流れる電流は11 と12であり、これに
よって正方向しきい値電圧V+が設定されることになる
。
周知のようにダイオードの順方向電圧vFは次のように
表わされる。
表わされる。
F
VF=VT1n−
IR
vT
ここで、vT−一は熱電圧、IRは逆方向飽和電流、1
Fは順方向電流である。
Fは順方向電流である。
よって會−2vT□。
1・+1・IR
で正方向しきい値電圧が設定される。
次に、トランジスタ22の入力端子21に入力を入れた
場合、入力波形レベルが上記正方向しきい値電圧v+を
越えるとトランジスタ22のベース電流が流れ、コレク
タ電流が供給され、トランジスタ27,26.28がオ
ン状態となり定電流1□をトランジスタ26が吸い込み
、ダイオード36.37の電流が減りトランジスタ23
のベース電圧が下がることにより正帰還がかかる。
場合、入力波形レベルが上記正方向しきい値電圧v+を
越えるとトランジスタ22のベース電流が流れ、コレク
タ電流が供給され、トランジスタ27,26.28がオ
ン状態となり定電流1□をトランジスタ26が吸い込み
、ダイオード36.37の電流が減りトランジスタ23
のベース電圧が下がることにより正帰還がかかる。
同時にトランジスタ29がオフ状態であるので、定電流
13はトランジスタ24.25のベースに流れ込み、こ
のトランジスタ24.25はペアをとっておくことによ
りトランジスタ24のコレクタには定電流■3と同量の
電流を吸い込むことができ、ダイオード36.37に流
れ込む電流が減少す句このときダイオード36.37に
流れる電流は■。
13はトランジスタ24.25のベースに流れ込み、こ
のトランジスタ24.25はペアをとっておくことによ
りトランジスタ24のコレクタには定電流■3と同量の
電流を吸い込むことができ、ダイオード36.37に流
れ込む電流が減少す句このときダイオード36.37に
流れる電流は■。
−13であり負方向しきい値電圧vTは次の式で与えら
れる。
れる。
で与えられる。
以上説明したように、この発明のシュミット回路によれ
ば、正方向および負方向しきい値電圧v士、viが電流
値の自然対数の項で設定されるので、微少なヒステリシ
ス幅の可変も可能であり、また、定電流■2,13はそ
れぞれ正方向および負十 一 方向しきい値電圧vT、vTの項にしかないので、定電
流12を可変することによりまた、定電流■3を可変す
ることによりそれぞれ独立して正方向および負方向しき
い値電圧V:、viの値を微少に可変することができる
シュミット回路が得られる利点がある。
ば、正方向および負方向しきい値電圧v士、viが電流
値の自然対数の項で設定されるので、微少なヒステリシ
ス幅の可変も可能であり、また、定電流■2,13はそ
れぞれ正方向および負十 一 方向しきい値電圧vT、vTの項にしかないので、定電
流12を可変することによりまた、定電流■3を可変す
ることによりそれぞれ独立して正方向および負方向しき
い値電圧V:、viの値を微少に可変することができる
シュミット回路が得られる利点がある。
【図面の簡単な説明】
第1図は従来のシュミツ]・回路図、第2図はこの発明
の一実施例を示す回路図である。 図中、21は入力端子、22〜29はトランジスタ、3
0〜35は抵抗器、36〜38はダイオード、39〜4
1は定電流源、42は出力端子、43は電源である。
の一実施例を示す回路図である。 図中、21は入力端子、22〜29はトランジスタ、3
0〜35は抵抗器、36〜38はダイオード、39〜4
1は定電流源、42は出力端子、43は電源である。
Claims (1)
- 1 第1および第2のトランジスタで差動増幅器を構成
し、前記第1のトランジスタのベースを入力側とし前記
第2のトランジスタのベースにトリガレベルを設定する
ための直列接続した複数個のダイオードを接続し、これ
らのダイオードに電流を供給する第1の定電流源と、第
1のスイッチング素子で制御され前記ダイオードに電流
を供給する第2の可変定電流源を設け、さらに第2のス
イッチング素子で制御され前記ダイオードに流す電流を
減する第3の可変定電流源を接続してなり、前記第1の
スイッチング素子は前記第1のトランジスタがオフ時に
前記第2の可変電流源を前記ダイオードに流するうに動
作し、前記第2のスイッチング素子は前記第1のトラン
ジスタがオン時に前記ダイオードに流れている電流を前
記第3の可変定電流源により減するように作動する構成
としたことを特徴とするシュミット回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP54005895A JPS5935212B2 (ja) | 1979-01-19 | 1979-01-19 | シユミツト回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP54005895A JPS5935212B2 (ja) | 1979-01-19 | 1979-01-19 | シユミツト回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5597730A JPS5597730A (en) | 1980-07-25 |
JPS5935212B2 true JPS5935212B2 (ja) | 1984-08-27 |
Family
ID=11623619
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP54005895A Expired JPS5935212B2 (ja) | 1979-01-19 | 1979-01-19 | シユミツト回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5935212B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6370421U (ja) * | 1986-10-29 | 1988-05-11 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2861868B2 (ja) * | 1995-06-29 | 1999-02-24 | 日本電気株式会社 | ヒステリシス付きコンパレータ |
-
1979
- 1979-01-19 JP JP54005895A patent/JPS5935212B2/ja not_active Expired
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6370421U (ja) * | 1986-10-29 | 1988-05-11 |
Also Published As
Publication number | Publication date |
---|---|
JPS5597730A (en) | 1980-07-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2759905B2 (ja) | 相補性mos技術による回路装置 | |
JPH0449287B2 (ja) | ||
JPS6148168B2 (ja) | ||
US5703476A (en) | Reference voltage generator, having a double slope temperature characteristic, for a voltage regulator of an automotive alternator | |
JPH0236964B2 (ja) | ||
JPS5935212B2 (ja) | シユミツト回路 | |
US4851759A (en) | Unity-gain current-limiting circuit | |
JPS5842969B2 (ja) | シユミツトトリガ回路 | |
JPH0225561B2 (ja) | ||
EP0751451B1 (en) | Reference voltage generator, having a double slope temperature characteristic, for a voltage regulator of an automotive alternator | |
JP2721286B2 (ja) | 半導体装置の温度補償型基準電圧発生回路 | |
JPS6317246B2 (ja) | ||
SU1737428A1 (ru) | Стабилизатор напр жени | |
JPH036020Y2 (ja) | ||
GB2046547A (en) | Circuit for controlling a current source transistor | |
SU601684A2 (ru) | Стабилизатор тока | |
JPS58976Y2 (ja) | トランジスタノバイアスカイロ | |
JP3119781B2 (ja) | 電流発生装置 | |
SU661529A1 (ru) | Стабилизатор посто нного тока | |
JPH1195850A (ja) | 定電圧発生回路 | |
JP2679062B2 (ja) | 定電圧発生回路 | |
JPH0434567Y2 (ja) | ||
JPH067379Y2 (ja) | 基準電圧源回路 | |
JPH0832157B2 (ja) | Dc−dcコンバータ | |
SU924825A1 (ru) | Эмиттерный повторитель |