JPS5842969B2 - シユミツトトリガ回路 - Google Patents
シユミツトトリガ回路Info
- Publication number
- JPS5842969B2 JPS5842969B2 JP53042961A JP4296178A JPS5842969B2 JP S5842969 B2 JPS5842969 B2 JP S5842969B2 JP 53042961 A JP53042961 A JP 53042961A JP 4296178 A JP4296178 A JP 4296178A JP S5842969 B2 JPS5842969 B2 JP S5842969B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- diode
- base
- constant current
- current source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
- H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
- H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
- H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
- H03K3/2893—Bistables with hysteresis, e.g. Schmitt trigger
- H03K3/2897—Bistables with hysteresis, e.g. Schmitt trigger with an input circuit of differential configuration
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
Description
【発明の詳細な説明】
この発明は、差動増巾器構成のシュミットトリガ回路に
関するもので、特にヒステリシス巾の小さい場合にも高
い精度のシュミットトリガ回路を提供しようとするもの
である。
関するもので、特にヒステリシス巾の小さい場合にも高
い精度のシュミットトリガ回路を提供しようとするもの
である。
第１図は従来のシュミットトリガ回路を示すもので、１
は入力端子。
は入力端子。
２〜５はトランジスタ、６〜１１は抵抗、１２は出力端
子、１３は電源である。
子、１３は電源である。
このように構成された従来のものにおいて、今、入力端
子１に入力がない状態を考えると、トランジスタ２はオ
フ、トランジスタ３，４および５はオン状態にあり、出
力端子１２は１Ｌ“電位となる。
子１に入力がない状態を考えると、トランジスタ２はオ
フ、トランジスタ３，４および５はオン状態にあり、出
力端子１２は１Ｌ“電位となる。
このとき抵抗７には、抵抗６，８およびトランジスタ３
，４を通して流れる電源１３からの電流により電圧ＶＲ
７が生じ、入力の正方向スレッショルド電圧■Ｔ＋は、
次のように設定される。
，４を通して流れる電源１３からの電流により電圧ＶＲ
７が生じ、入力の正方向スレッショルド電圧■Ｔ＋は、
次のように設定される。
■Ｔ＋＝ＶＲ７＋ＶＢＥ２
ここでＶＢＥ２は、トランジスタ２のベース・エミッタ
間電圧である。
間電圧である。
又、入力端子１に入力を入れた場合、入力レベルが上記
■１＋を越えると、トランジスタ２にベース電流が流れ
て正帰還がかかり、トランジスタ２がオン、トランジス
タ３，４および５がオフとなり、出力端子１２は１Ｈ“
電位となる。
■１＋を越えると、トランジスタ２にベース電流が流れ
て正帰還がかかり、トランジスタ２がオン、トランジス
タ３，４および５がオフとなり、出力端子１２は１Ｈ“
電位となる。
このとき抵抗７には、抵抗６とトランジスタ２を通して
流れる電源１２からの電流により電圧ＶＲ７’が生じ、
入力の負方向スレッショルド電圧ｖＴ−は、次のように
設定される。
流れる電源１２からの電流により電圧ＶＲ７’が生じ、
入力の負方向スレッショルド電圧ｖＴ−は、次のように
設定される。
ｖＴ＝ −ＶＲ，７’＋ＶＢＥ２
従ってヒステリシス巾は、次のようになる。
” Ｖ、ｒ−＝’ＶＲ７ＶＲ７’
以上のような従来のシュミット
トリガ回路では、
トリガ後の入力インピーダンスが極端に下がるほか、正
方向、負方向のスレッショルド電圧が、抵抗値のばらつ
き、電源電圧の変動および温度変化の影響をうけやすく
、ヒステリシス巾の小さい場合には、高い精度が得られ
ない欠点があった。
方向、負方向のスレッショルド電圧が、抵抗値のばらつ
き、電源電圧の変動および温度変化の影響をうけやすく
、ヒステリシス巾の小さい場合には、高い精度が得られ
ない欠点があった。
この発明は、上記のような従来のものの欠点を除去した
シュミットトリガ回路を提供するものである。
シュミットトリガ回路を提供するものである。
以下この発明について、第２図に示す一実施例を用いて
詳細に説明する。
詳細に説明する。
第２図において、１４は入力端子、１５，１６は差動増
巾器を構成するトランジスタ、１７．１８はトランジス
タ１５のベース入力に応答するトランジスタ、１９〜２
３は抵抗、２４．２５はトランジスタ１６のベース電圧
設定用ダイオード、２６．２７はダイオード２４と２５
に電流を供給する定・電流源、２８は定電流源２６と２
７を選択するダイオード、２９は出力端子、３０は電源
を示す。
巾器を構成するトランジスタ、１７．１８はトランジス
タ１５のベース入力に応答するトランジスタ、１９〜２
３は抵抗、２４．２５はトランジスタ１６のベース電圧
設定用ダイオード、２６．２７はダイオード２４と２５
に電流を供給する定・電流源、２８は定電流源２６と２
７を選択するダイオード、２９は出力端子、３０は電源
を示す。
今、入力端子１４に入力がない場合を考えると、トラン
ジスタ１５がオフで、トランジスタ１６がオンになる。
ジスタ１５がオフで、トランジスタ１６がオンになる。
又、トランジスタ１７．１８はオフとなり、出力端子２
９は１Ｌ“電位となっている。
９は１Ｌ“電位となっている。
このときトランジスタ１６のベース電圧は、定電流源２
６の電流■、とダイオード２８を通して定電流源２７の
電流■２が流れるダイオード２４と２５の順方向電圧の
和で与えられ、これによって正方向スレッショルド電圧
ｖＴ＋が設定されることになる。
６の電流■、とダイオード２８を通して定電流源２７の
電流■２が流れるダイオード２４と２５の順方向電圧の
和で与えられ、これによって正方向スレッショルド電圧
ｖＴ＋が設定されることになる。
周知のようにダイオードの順方向電圧ｖＦは、次のよう
に表わされる。
に表わされる。
Ｐ
Ｖｐ ＝ ＶＴ １ ｎ −
Ｒ
ｖＴ
ここでｖＴ＝−＝熱電圧、ＩＲ＝逆方向飽和＊＊電流、
■Ｆ順方向電流である。
■Ｆ順方向電流である。
従って、正方向のスレツショル
ように設定する。
ド電圧は、
次の
次にトランジスタ１５のベース入力端子１４に入力を入
れた場合、入力波形レベルが上記ｖＴ＋を越えるとトラ
ンジスタ１５のベース電流が流れ、トランジスタ１５は
オン状態になるのでトランジスタ１７がオンし、それに
よって抵抗２２．２３に電流が流れる。
れた場合、入力波形レベルが上記ｖＴ＋を越えるとトラ
ンジスタ１５のベース電流が流れ、トランジスタ１５は
オン状態になるのでトランジスタ１７がオンし、それに
よって抵抗２２．２３に電流が流れる。
従ってトランジスタ１８にベース電流が供給され、トラ
ンジスタ１８はオン状態になるので定電流源２７の電流
■２が流れ込み、ダイオード２４．２５には定電流源２
６の電流■１のみ流れることになり、トランジスタ１６
のベース電圧は低下する。
ンジスタ１８はオン状態になるので定電流源２７の電流
■２が流れ込み、ダイオード２４．２５には定電流源２
６の電流■１のみ流れることになり、トランジスタ１６
のベース電圧は低下する。
このときのベース電圧は次式で与えられ、これによって
負方向のスレッショルド電圧が設定される。
負方向のスレッショルド電圧が設定される。
第３図に示すように入力レベルを除々に上げていくと、
入力が■Ｔ＋を越えた時点で出力は１Ｈ“電位に反転し
、ｖＴ＋を越えた後は、前述のごとく入力側のトランジ
スタ１５のベース入力に応答してトランジスタ１７．１
８が導通状態となり、レベル設定用ダイオード２４．２
５に流れる電流が減り、反転レベルが設定される。
入力が■Ｔ＋を越えた時点で出力は１Ｈ“電位に反転し
、ｖＴ＋を越えた後は、前述のごとく入力側のトランジ
スタ１５のベース入力に応答してトランジスタ１７．１
８が導通状態となり、レベル設定用ダイオード２４．２
５に流れる電流が減り、反転レベルが設定される。
入力レベルがｖＴ−以下になるまで出力は１Ｈ“電位を
維持しており、入力レベルがｖＴ−以下になると、入力
側のトランジスタ１５がオフになる動作に正帰還がかか
り、出力は元の状態のＸＸＬ“電位となる。
維持しており、入力レベルがｖＴ−以下になると、入力
側のトランジスタ１５がオフになる動作に正帰還がかか
り、出力は元の状態のＸＸＬ“電位となる。
又、この回路のヒステリシス巾は
で与えられ、電流■、と■２によりヒステリシス巾を設
定することができる。
定することができる。
実際にＩ、＝１０μＡ。■２＝１００μＡで約６５ ｍ
Ｖのヒステリシス巾が実現できる。
Ｖのヒステリシス巾が実現できる。
以上のように、この発明のシュミットトリガ回路によれ
ば、入力段が差動増巾器の構成であり、第１のトランジ
スタを飽和領域で使う必要がないので高い入力インピー
ダンスが得られ又、ヒステリシス特性をダイオードの順
方向電流と電圧の関係を利用しているので、小さなヒス
テリシス巾も容易に精度よく設定できるほか、電源電圧
の変動もなく、ヒステリシス巾の温度変化も少ないシュ
ミットトリガ回路が得られる効果がある。
ば、入力段が差動増巾器の構成であり、第１のトランジ
スタを飽和領域で使う必要がないので高い入力インピー
ダンスが得られ又、ヒステリシス特性をダイオードの順
方向電流と電圧の関係を利用しているので、小さなヒス
テリシス巾も容易に精度よく設定できるほか、電源電圧
の変動もなく、ヒステリシス巾の温度変化も少ないシュ
ミットトリガ回路が得られる効果がある。
第１図は従来のシュミットトリガ回路を示す回路図、第
２図はこの発明の一実施例を示す回路図、第３図は入力
波形を示す図である。 図において１４は入力端子、１５〜１８はトランジスタ
、 １９〜２３は抵抗、 ２９は出力端子、 ３０は電源である。
２図はこの発明の一実施例を示す回路図、第３図は入力
波形を示す図である。 図において１４は入力端子、１５〜１８はトランジスタ
、 １９〜２３は抵抗、 ２９は出力端子、 ３０は電源である。
Claims (1)
- １ 差動増幅器を構成する第１および第２のトランジス
タ、上記第２のトランジスタのベース・エミッタ間にそ
のベース・エミッタ接合ダイオードと同一方向に接続さ
れたベース電圧設定用ダイオード、このベース電圧設定
用ダイオードに電流を供給する第１の定電流源、上記第
２のトランジスタのベースにカソードが接続された定電
流源選択用ダイオード、この定電流源選択用ダイオード
のアノードに接続され、上記定電流源選択用ダイオード
を介して上記ベース電圧設定用ダイオードに電流を供給
する第２の定電流源、及び上記定電流源選択用ダイオー
ドのアノードに接続され、導通時に上記第２の定電流源
の電流を吸い込む第３のトランジスタを備え、上記第１
のトランジスタのベースに入力信号を供給すると共に、
上記第３のトランジスタは上記第１のトランジスタと同
相で動作するようにしたことを特徴とするシュミットト
リガ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53042961A JPS5842969B2 (ja) | 1978-04-11 | 1978-04-11 | シユミツトトリガ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53042961A JPS5842969B2 (ja) | 1978-04-11 | 1978-04-11 | シユミツトトリガ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54151360A JPS54151360A (en) | 1979-11-28 |
| JPS5842969B2 true JPS5842969B2 (ja) | 1983-09-22 |
Family
ID=12650619
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53042961A Expired JPS5842969B2 (ja) | 1978-04-11 | 1978-04-11 | シユミツトトリガ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5842969B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01112079U (ja) * | 1988-01-23 | 1989-07-27 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5711535A (en) * | 1980-06-25 | 1982-01-21 | Nec Corp | Integrated logical circuit |
| JPS5726922A (en) * | 1980-07-24 | 1982-02-13 | Nec Corp | Voltage comparator |
| JPS57139807U (ja) * | 1981-02-27 | 1982-09-01 | ||
| JPH0731231B2 (ja) * | 1982-09-30 | 1995-04-10 | 松下電工株式会社 | 電圧比較回路 |
-
1978
- 1978-04-11 JP JP53042961A patent/JPS5842969B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01112079U (ja) * | 1988-01-23 | 1989-07-27 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54151360A (en) | 1979-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100233761B1 (ko) | 밴드 갭 기준 회로 | |
| JPS61230411A (ja) | 電気回路 | |
| JPS5842969B2 (ja) | シユミツトトリガ回路 | |
| JPH07104372B2 (ja) | 電圧比較回路 | |
| US3536986A (en) | Low level costant current source | |
| JP2533201B2 (ja) | Ａｍ検波回路 | |
| US4851759A (en) | Unity-gain current-limiting circuit | |
| JPS5914816Y2 (ja) | 定電流回路 | |
| JPS643371B2 (ja) | ||
| JP2729071B2 (ja) | 定電流回路 | |
| JPH0434567Y2 (ja) | ||
| KR0177997B1 (ko) | 히스테리시스의 크기를 제어할 수 있는 비교기 회로 | |
| JPS5923649B2 (ja) | シユミツト回路 | |
| JPS5935212B2 (ja) | シユミツト回路 | |
| KR840001335Y1 (ko) | 증폭회로 | |
| JP2776528B2 (ja) | 定電圧回路 | |
| JPH0321082Y2 (ja) | ||
| JPS5913053B2 (ja) | 定電圧回路 | |
| JP3036084B2 (ja) | 定電圧回路 | |
| JPH0680997B2 (ja) | 掛算回路 | |
| SU777830A1 (ru) | Источник опорного напр жени | |
| JPH021608Y2 (ja) | ||
| JPH0431612Y2 (ja) | ||
| JP3671519B2 (ja) | 電流供給回路 | |
| JPS6156529B2 (ja) |