JPH0731231B2 - 電圧比較回路 - Google Patents
電圧比較回路Info
- Publication number
- JPH0731231B2 JPH0731231B2 JP57171941A JP17194182A JPH0731231B2 JP H0731231 B2 JPH0731231 B2 JP H0731231B2 JP 57171941 A JP57171941 A JP 57171941A JP 17194182 A JP17194182 A JP 17194182A JP H0731231 B2 JPH0731231 B2 JP H0731231B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- circuit
- base
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
- G01R19/16533—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application
- G01R19/16538—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies
- G01R19/16542—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies for batteries
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electric Status Of Batteries (AREA)
- Circuit Arrangement For Electric Light Sources In General (AREA)
- Stand-By Power Supply Arrangements (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Measurement Of Current Or Voltage (AREA)
Description
【発明の詳細な説明】 本発明は、例えば非常灯電源として用いられる蓄電池の
電圧異常を監視して警報を発する電圧監視回路などとし
て用いられる電圧比較回路に関するものである。
電圧異常を監視して警報を発する電圧監視回路などとし
て用いられる電圧比較回路に関するものである。
非常灯は、通常は商用電源で点灯し、停電時に自動的に
内蔵の蓄電池に切換えて非常点灯するものである。通常
点灯時、非常時とも同一ランプを点灯する方式をとるの
で、ランプ等比較的短寿命の部品は通常時の点灯状態を
見るだけで容易に寿命の判断ができ、直ちに交換できる
が、内蔵蓄電池（通常、ニッケル、カドミウム蓄電池を
用いることが多い）は放電させてみない限り、規定時間
非常点灯できる容量があるかどうかは容易に判別できな
い。このために、蓄電池の容量を簡単に検出し、低下時
に警報表示できるように蓄電池電圧監視回路が開発さ
れ、バツテリモニタという名で知られている。
内蔵の蓄電池に切換えて非常点灯するものである。通常
点灯時、非常時とも同一ランプを点灯する方式をとるの
で、ランプ等比較的短寿命の部品は通常時の点灯状態を
見るだけで容易に寿命の判断ができ、直ちに交換できる
が、内蔵蓄電池（通常、ニッケル、カドミウム蓄電池を
用いることが多い）は放電させてみない限り、規定時間
非常点灯できる容量があるかどうかは容易に判別できな
い。このために、蓄電池の容量を簡単に検出し、低下時
に警報表示できるように蓄電池電圧監視回路が開発さ
れ、バツテリモニタという名で知られている。
非常点灯基準として、完全充電後規定時間以上有効点灯
し、規定の明るさを維持しなければならないと規定され
ている完全充電後の蓄電池の放電充電特性を第１図に示
す。蓄電池が正常なときは、Ａのようになり規定時間Ｔ
において規定電圧以上である。規定電圧は１セル当り約
0.9Vであるので、６セルで5.4Vとなる。一方、不良又は
寿命末期の蓄電池はＢのような放電特性を描き、規定時
間Ｔにおいて電圧が規定電圧以下あるいは殆んど零に達
してしまう。一方、充電時の特性は、不良元は寿命末期
の蓄電池であつても、電池内部短絡などの場合を除いて
電圧はほぼ正常の蓄電池と同程度の電圧（通常、約1.6V
/セルであるので６セルでは9.6V）まで回復する。よつ
て、一定時間非常点灯した後の蓄電池電圧を監視し、規
定電圧以下であれば何らかの警報を発するための蓄電池
監視装置が開発されたわけである。例えば、６セルのと
きは5.2〜5.4V以下で警報を出す装置となる。又、蓄電
池の充放電特性より不良又は寿命末期の蓄電池であつて
も、充電時に電圧だけは回復することから、電圧が上つ
ても検出状態を維持する、いわゆるヒステリシス特性を
有する回路方式としてシユミツト回路を用いることがあ
つた。
し、規定の明るさを維持しなければならないと規定され
ている完全充電後の蓄電池の放電充電特性を第１図に示
す。蓄電池が正常なときは、Ａのようになり規定時間Ｔ
において規定電圧以上である。規定電圧は１セル当り約
0.9Vであるので、６セルで5.4Vとなる。一方、不良又は
寿命末期の蓄電池はＢのような放電特性を描き、規定時
間Ｔにおいて電圧が規定電圧以下あるいは殆んど零に達
してしまう。一方、充電時の特性は、不良元は寿命末期
の蓄電池であつても、電池内部短絡などの場合を除いて
電圧はほぼ正常の蓄電池と同程度の電圧（通常、約1.6V
/セルであるので６セルでは9.6V）まで回復する。よつ
て、一定時間非常点灯した後の蓄電池電圧を監視し、規
定電圧以下であれば何らかの警報を発するための蓄電池
監視装置が開発されたわけである。例えば、６セルのと
きは5.2〜5.4V以下で警報を出す装置となる。又、蓄電
池の充放電特性より不良又は寿命末期の蓄電池であつて
も、充電時に電圧だけは回復することから、電圧が上つ
ても検出状態を維持する、いわゆるヒステリシス特性を
有する回路方式としてシユミツト回路を用いることがあ
つた。
第２図は従来の上述のような蓄電池電圧監視装置に用い
る制御回路で、この回路は抵抗R1、R2、R3によつてヒス
テリシスが決定され、その値は、 で示される。上式で示されるように、このスレシホール
ド電圧にはトランジスタのVBEが含まれており、温度が
変化するとこの電圧値が変化する。VBEの温度係数は約
−2mv/℃であり、50℃の変化で0.1V変化して好ましくな
い。更に、従来の非常灯の制御回路は、小型化のために
チツプ部品を用いて高密度実装を行なつているが、チツ
プ部品は本来デイスクリートであり、個々の部品ばらつ
きを考慮した設計がなされているが、部品のランク分け
等コストアップの要因が多く、かつチツプ実装を行なつ
てもある程度以下の容積にならず、器具組込みのとき器
具の大きさに制約があるという欠点を有していた。
る制御回路で、この回路は抵抗R1、R2、R3によつてヒス
テリシスが決定され、その値は、 で示される。上式で示されるように、このスレシホール
ド電圧にはトランジスタのVBEが含まれており、温度が
変化するとこの電圧値が変化する。VBEの温度係数は約
−2mv/℃であり、50℃の変化で0.1V変化して好ましくな
い。更に、従来の非常灯の制御回路は、小型化のために
チツプ部品を用いて高密度実装を行なつているが、チツ
プ部品は本来デイスクリートであり、個々の部品ばらつ
きを考慮した設計がなされているが、部品のランク分け
等コストアップの要因が多く、かつチツプ実装を行なつ
てもある程度以下の容積にならず、器具組込みのとき器
具の大きさに制約があるという欠点を有していた。
そこで温度特性を改善し、１チツプIC化できるようにし
て小型高密度実装を可能にし、大巾なコストダウンをは
かることができる電圧比較回路を第３図に示すように構
成することが考えられる。
て小型高密度実装を可能にし、大巾なコストダウンをは
かることができる電圧比較回路を第３図に示すように構
成することが考えられる。
以下、この電圧比較回路について説明する。
第３図において、（１）は差動増巾器で、トランジスタ
Q1、Q2、抵抗R1、R2、R3で構成してあり、（２）はヒス
テリシス回路で、トランジスタQ3、抵抗R4、R6で構成
し、（３）は出力回路で、トランジスタQ4、抵抗R7、R8
で構成してある。ここで差動増巾器（１）の一方のトラ
ンジスタQ2のベースに基準電圧VRefを印加し、他方のト
ランジスタQ1のベースには比較すべき電圧VINを抵抗
R5、R6で分圧した電圧が印加してある。もし、トランジ
スタQ1のベース電位がQ2のベース電位より低いときは、
Q2がオンするためトランジスタQ4がオンし、抵抗R7、R8
に電流が流れる。よつて抵抗R8に電圧が発生し、トラン
ジスタQ3がオンし、抵抗R4が抵抗R6と並列に入ることに
なり、合成抵抗はR6単体より下がる。よつてトランジス
タQ1のベースに加わる電圧はR6単体のときより下がるこ
とになる。逆に、トランジスタQ1のベース電圧がQ2のベ
ース電圧より上昇し、差動増巾器（１）が反転すると、
トランジスタQ4がオフし、Q3のベースが接地されるため
オフとなり、抵抗R4がR6より切り離されてトランジスタ
Q1のベース電圧は同じ入力電圧VINに対して抵抗R4が入
つていたときより上昇する。しかして、入力電圧VINが
下降してくると入力電圧VINが上昇のときよりも低い電
圧にならないと差動増巾器（１）が反転しない。これを
グラフ化すると第４図のようになり、第４図において、
低い方の電圧を表示素子オン電圧（5.2V）、高い方の電
圧を表示素子オフ電圧（9.6V）とすれば、電圧監視回路
が構成できる。
Q1、Q2、抵抗R1、R2、R3で構成してあり、（２）はヒス
テリシス回路で、トランジスタQ3、抵抗R4、R6で構成
し、（３）は出力回路で、トランジスタQ4、抵抗R7、R8
で構成してある。ここで差動増巾器（１）の一方のトラ
ンジスタQ2のベースに基準電圧VRefを印加し、他方のト
ランジスタQ1のベースには比較すべき電圧VINを抵抗
R5、R6で分圧した電圧が印加してある。もし、トランジ
スタQ1のベース電位がQ2のベース電位より低いときは、
Q2がオンするためトランジスタQ4がオンし、抵抗R7、R8
に電流が流れる。よつて抵抗R8に電圧が発生し、トラン
ジスタQ3がオンし、抵抗R4が抵抗R6と並列に入ることに
なり、合成抵抗はR6単体より下がる。よつてトランジス
タQ1のベースに加わる電圧はR6単体のときより下がるこ
とになる。逆に、トランジスタQ1のベース電圧がQ2のベ
ース電圧より上昇し、差動増巾器（１）が反転すると、
トランジスタQ4がオフし、Q3のベースが接地されるため
オフとなり、抵抗R4がR6より切り離されてトランジスタ
Q1のベース電圧は同じ入力電圧VINに対して抵抗R4が入
つていたときより上昇する。しかして、入力電圧VINが
下降してくると入力電圧VINが上昇のときよりも低い電
圧にならないと差動増巾器（１）が反転しない。これを
グラフ化すると第４図のようになり、第４図において、
低い方の電圧を表示素子オン電圧（5.2V）、高い方の電
圧を表示素子オフ電圧（9.6V）とすれば、電圧監視回路
が構成できる。
第３図の回路で以下の定数でシミユレーシヨンを行なつ
た。
た。
R1＝R2＝2KΩ、R3＝1KΩ、R4＝8KΩ、R5＝10KΩ、R6＝3
KΩ、R7＝R8＝5KΩ、Q1＝Q2＝Q3（小信号用NPNトランジ
スタ）、Q4（小信号用PNPトランジスタ） 上記シミュレーションの結果で、電圧比較回路を上述の
ように構成すると、第５図に示すように、切換りのとき
の変化が鈍いことが判明した。即ち、２つのスレシホー
ルド電圧での回路の反応が遅いため、例えば、入力電圧
VINが徐々に下がり、5.8Vより5.0Vにかけて回路が徐々
に反転している。このような状態では、電圧が5.4V程度
では回路の状態が不安定となり、好ましくない。よっ
て、この切換りをシヤープにする工夫が必要である。こ
の切換りの悪い現象は、トランジスタQ3がオフよりオン
への切換りの悪さより起り、その原因は、抵抗R1、R2が
小さいためのトランジスタQ4のオン、オフ特性の悪化、
およびトランジスタQ3のベース電流が小さく、コレクタ
電流が充分流れないためのオン、オフ特性の悪化等が挙
げられる。
KΩ、R7＝R8＝5KΩ、Q1＝Q2＝Q3（小信号用NPNトランジ
スタ）、Q4（小信号用PNPトランジスタ） 上記シミュレーションの結果で、電圧比較回路を上述の
ように構成すると、第５図に示すように、切換りのとき
の変化が鈍いことが判明した。即ち、２つのスレシホー
ルド電圧での回路の反応が遅いため、例えば、入力電圧
VINが徐々に下がり、5.8Vより5.0Vにかけて回路が徐々
に反転している。このような状態では、電圧が5.4V程度
では回路の状態が不安定となり、好ましくない。よっ
て、この切換りをシヤープにする工夫が必要である。こ
の切換りの悪い現象は、トランジスタQ3がオフよりオン
への切換りの悪さより起り、その原因は、抵抗R1、R2が
小さいためのトランジスタQ4のオン、オフ特性の悪化、
およびトランジスタQ3のベース電流が小さく、コレクタ
電流が充分流れないためのオン、オフ特性の悪化等が挙
げられる。
第６図に上記問題点を解決した電圧比較回路を示し、こ
の電圧比較回路では、トランジスタQ5、Q6で能動負荷を
構成して差動増巾器（１）の負荷とし、ヒステリシス回
路（２）をトランジスタQ3と抵抗R4の並列回路で構成し
ている。このように第３図における抵抗R1,R2を能動負
荷とすることにより、負荷の抵抗値を大きくして、トラ
ンジスタQ4のオフ，オン特性を良好とし、且つヒステリ
シス回路２を上記構成とすることで、トランジスタQ3の
コレクタ電流を充分に流すことができるようにして、ト
ランジスタQ3のオン，オフ特性を良好としてある。
の電圧比較回路では、トランジスタQ5、Q6で能動負荷を
構成して差動増巾器（１）の負荷とし、ヒステリシス回
路（２）をトランジスタQ3と抵抗R4の並列回路で構成し
ている。このように第３図における抵抗R1,R2を能動負
荷とすることにより、負荷の抵抗値を大きくして、トラ
ンジスタQ4のオフ，オン特性を良好とし、且つヒステリ
シス回路２を上記構成とすることで、トランジスタQ3の
コレクタ電流を充分に流すことができるようにして、ト
ランジスタQ3のオン，オフ特性を良好としてある。
この電圧比較回路では、トランジスタQ3のオンにより抵
抗R4を短絡したとき、トランジスタQ1のベース電圧VBは となり、トランジスタQ3がオフで抵抗R4が挿入されたと
きは、 となる。一方、このトランジスタQ3のオン、オフを制御
できる信号は、出力回路（３）であり差動増巾器（１）
において、トランジスタQ2がオン、即ち、VRef＞VBのと
き、トランジスタQ4がオンし、トランジスタQ7がオンす
ることよつてトランジスタQ3がオンとなる。トランジス
タQ7を抵抗にしないのは、トランジスタQ3のVBEの温度
特性を考慮したためで、このように構成することにより
トランジスタQ3のVBEの温度係数を打ち消すことができ
る。ヒステリシス特性は、トランジスタQ3がオンのとき
のトランジスタQ1のベース電圧がトランジスタQ3がオフ
のときより低いため、入力電圧VINが上昇するときのト
ランジスタQ1のベース電圧が入力電圧VINが下降すると
きより高くなるように抵抗R4、R5、R6を選択することに
よつて得られる。
抗R4を短絡したとき、トランジスタQ1のベース電圧VBは となり、トランジスタQ3がオフで抵抗R4が挿入されたと
きは、 となる。一方、このトランジスタQ3のオン、オフを制御
できる信号は、出力回路（３）であり差動増巾器（１）
において、トランジスタQ2がオン、即ち、VRef＞VBのと
き、トランジスタQ4がオンし、トランジスタQ7がオンす
ることよつてトランジスタQ3がオンとなる。トランジス
タQ7を抵抗にしないのは、トランジスタQ3のVBEの温度
特性を考慮したためで、このように構成することにより
トランジスタQ3のVBEの温度係数を打ち消すことができ
る。ヒステリシス特性は、トランジスタQ3がオンのとき
のトランジスタQ1のベース電圧がトランジスタQ3がオフ
のときより低いため、入力電圧VINが上昇するときのト
ランジスタQ1のベース電圧が入力電圧VINが下降すると
きより高くなるように抵抗R4、R5、R6を選択することに
よつて得られる。
第６図の回路で以下の定数でシミユレーシヨンを行なつ
た。
た。
R3＝1KΩ、R4＝3KΩ、R5＝18KΩ、R6＝2.4KΩ、R7＝5K
Ω、Q1＝Q2＝Q7（小信号用NPNトランジスタ）、Q4＝Q5
＝Q6（小信号用PNPトランジスタ）、Q3（小信号用NPNト
ランジスタ） その結果は第７図のように、シヤープな遷移特性（±0.
1V以内）を示す結果が得られた。又、スレシホールド電
圧も5.2V（下限）、9.6V（上限）が得られている。しか
るに、この第６図の電圧比較回路にあつても若干の問題
点があることが判つた。
Ω、Q1＝Q2＝Q7（小信号用NPNトランジスタ）、Q4＝Q5
＝Q6（小信号用PNPトランジスタ）、Q3（小信号用NPNト
ランジスタ） その結果は第７図のように、シヤープな遷移特性（±0.
1V以内）を示す結果が得られた。又、スレシホールド電
圧も5.2V（下限）、9.6V（上限）が得られている。しか
るに、この第６図の電圧比較回路にあつても若干の問題
点があることが判つた。
つまり、上記電圧比較回路の場合には、抵抗R4をバイパ
スするトランジスタQ3は、トランジスタQ7と共にカレン
トミラー回路を構成し、トランジスタQ7に流れ込んだ電
流分だけトランジスタQ3のコレクタに電流を引き込むこ
とにより、抵抗R5,R6に流れてきた電流をトランジスタQ
3の方に引き込んで、抵抗R4をバイパスさせる構成とな
っている。ここで、上記電圧比較回路を１チツプIC化す
る場合の通常のICプロセスにおいては、PNPトランジス
タQ4はラテラルPNPトランジスタであり、このラテラルP
NPトランジスタはコレクタ電流の増加とともに急激にh
FEが減少するというコレクタ電流に対するhFE特性を示
す。即ち、トランジスタQ3のベース電流を増加させるた
めには、トランジスタQ4のコレクタ電流を増加させる必
要がある。ところが、この種のPNPトランジスタは、本
来NPNトランジスタよりhFEが低いため、コレクタ電流を
増加させるためにはベース電流を増加させる必要があ
り、このために能動負荷Q6に負担をかけ、結果として回
路動作が不安定になるという問題を生じる。
スするトランジスタQ3は、トランジスタQ7と共にカレン
トミラー回路を構成し、トランジスタQ7に流れ込んだ電
流分だけトランジスタQ3のコレクタに電流を引き込むこ
とにより、抵抗R5,R6に流れてきた電流をトランジスタQ
3の方に引き込んで、抵抗R4をバイパスさせる構成とな
っている。ここで、上記電圧比較回路を１チツプIC化す
る場合の通常のICプロセスにおいては、PNPトランジス
タQ4はラテラルPNPトランジスタであり、このラテラルP
NPトランジスタはコレクタ電流の増加とともに急激にh
FEが減少するというコレクタ電流に対するhFE特性を示
す。即ち、トランジスタQ3のベース電流を増加させるた
めには、トランジスタQ4のコレクタ電流を増加させる必
要がある。ところが、この種のPNPトランジスタは、本
来NPNトランジスタよりhFEが低いため、コレクタ電流を
増加させるためにはベース電流を増加させる必要があ
り、このために能動負荷Q6に負担をかけ、結果として回
路動作が不安定になるという問題を生じる。
そこで、ラテラルPNPトランジスタを複数個用いて、ト
ランジスタQ4あるいは能動負荷Q6を形成することが考え
られるが、この場合にはPNPトランジスタの占有面積が
大きくなり、ひいてはICチツプの大型化につながり好ま
しくない。
ランジスタQ4あるいは能動負荷Q6を形成することが考え
られるが、この場合にはPNPトランジスタの占有面積が
大きくなり、ひいてはICチツプの大型化につながり好ま
しくない。
そこで、さらに他の改善方法として、ラテラルPNPトラ
ンジスタの代わりにバーティカルPNPトランジスタを用
いたICプロセスで、上記構成の電圧比較回路を形成する
ことが考えられる。
ンジスタの代わりにバーティカルPNPトランジスタを用
いたICプロセスで、上記構成の電圧比較回路を形成する
ことが考えられる。
しかし、このICプロセルの場合には、処理回数が増加し
てプロセスが複雑になり、コストアップとなるという問
題がある。
てプロセスが複雑になり、コストアップとなるという問
題がある。
本発明は上述の点に鑑みて為されたものであり、その目
的とするところは、１チップIC化しても回路動作が不安
定にならず、しかもコストアップやICチップの大型化を
招かない電圧比較回路を提供することにある。
的とするところは、１チップIC化しても回路動作が不安
定にならず、しかもコストアップやICチップの大型化を
招かない電圧比較回路を提供することにある。
第８図に本発明の一実施例を示す。本実施例の電圧比較
回路では、PNPトランジスタQ5,Q6で能動負荷を構成し、
差動増巾器（１）の負荷とする。トランジスタQ1のベー
スには、入力電圧VINを抵抗R4、R5、R6で分圧し、抵抗R
5とR6の交点の電圧を供給する。トランジスタQ2のベー
スには基準電圧VRefを入力する。トランジスタQ2とQ6の
コレクタ同志の接続点よりトランジスタQ4により出力を
とり出し、トランジスタQ8のエミツタフオロワにて出力
をとり出す。トランジスタQ3はヒステリシス回路（２）
を形成するトランジスタで、出力がＨレベルのとき抵抗
R4を短絡する。トランジスタQ7はトランジスタQ3のベー
ス、エミツタ間の温度係数を相殺するためのものであ
る。すなわち、トランジスタQ7はヒステリシス回路
（２）のトランジスタQ3のVBEの温度補償を行なうもの
であって、トランジスタQ4のhFEやトランジスタQ8のVBE
の温度変化によって変動してもトランジスタQ3を安定し
てオン、オフさせ、しかもこのトランジスタQ7を用いる
ことで負荷が大きい状態になっても、トランジスタQ7が
エミッタフオロワの出力側に設けられていることで回路
を安定的に動作させることができるのである。ここで、
基準電圧VRefには安定化電源を利用する。温度、入力電
圧に安定な安定化電源回路が数多く公知であるので、こ
れを利用する。
回路では、PNPトランジスタQ5,Q6で能動負荷を構成し、
差動増巾器（１）の負荷とする。トランジスタQ1のベー
スには、入力電圧VINを抵抗R4、R5、R6で分圧し、抵抗R
5とR6の交点の電圧を供給する。トランジスタQ2のベー
スには基準電圧VRefを入力する。トランジスタQ2とQ6の
コレクタ同志の接続点よりトランジスタQ4により出力を
とり出し、トランジスタQ8のエミツタフオロワにて出力
をとり出す。トランジスタQ3はヒステリシス回路（２）
を形成するトランジスタで、出力がＨレベルのとき抵抗
R4を短絡する。トランジスタQ7はトランジスタQ3のベー
ス、エミツタ間の温度係数を相殺するためのものであ
る。すなわち、トランジスタQ7はヒステリシス回路
（２）のトランジスタQ3のVBEの温度補償を行なうもの
であって、トランジスタQ4のhFEやトランジスタQ8のVBE
の温度変化によって変動してもトランジスタQ3を安定し
てオン、オフさせ、しかもこのトランジスタQ7を用いる
ことで負荷が大きい状態になっても、トランジスタQ7が
エミッタフオロワの出力側に設けられていることで回路
を安定的に動作させることができるのである。ここで、
基準電圧VRefには安定化電源を利用する。温度、入力電
圧に安定な安定化電源回路が数多く公知であるので、こ
れを利用する。
今、トランジスタQ1のベース電圧がトランジスタQ2のベ
ース電圧より低いときは、トランジスタQ1オフ、Q2オン
のため、トランジスタQ4がオンし、トランジスタQ8がオ
ンで、トランジスタQ3がオンとなり、抵抗R4はトランジ
スタQ3によつてバイパスされる。したがってトランジス
タQ1が反転するベース電圧VBHは、トランジスタQ3のVCE
（sat）を無視すると、 で示される。一たん反転すると、トランジスタQ3がオフ
となり、抵抗R4が回路に挿入されるため反転電圧V
BLは、 となる。この実施例によるとトランジスタQ4の出力はト
ランジスタQ8により１段バツフアされ、出力もトランジ
スタQ8のエミツタフオロワでとり出されるため、第６図
の実施例による問題点がなく、良好に動作し得る。動作
例として、 R4＝3KΩ、R5＝18KΩ、R6＝2.4KΩ、VRef＝1.2V を用いたときのVBH、VBLを実験的に求めたところ、 VBH＝9.7V（計算値10.2V） VBL＝5.2V（計算値5.2V）となった。
ース電圧より低いときは、トランジスタQ1オフ、Q2オン
のため、トランジスタQ4がオンし、トランジスタQ8がオ
ンで、トランジスタQ3がオンとなり、抵抗R4はトランジ
スタQ3によつてバイパスされる。したがってトランジス
タQ1が反転するベース電圧VBHは、トランジスタQ3のVCE
（sat）を無視すると、 で示される。一たん反転すると、トランジスタQ3がオフ
となり、抵抗R4が回路に挿入されるため反転電圧V
BLは、 となる。この実施例によるとトランジスタQ4の出力はト
ランジスタQ8により１段バツフアされ、出力もトランジ
スタQ8のエミツタフオロワでとり出されるため、第６図
の実施例による問題点がなく、良好に動作し得る。動作
例として、 R4＝3KΩ、R5＝18KΩ、R6＝2.4KΩ、VRef＝1.2V を用いたときのVBH、VBLを実験的に求めたところ、 VBH＝9.7V（計算値10.2V） VBL＝5.2V（計算値5.2V）となった。
本発明は上述のように、能動負荷を備える差動増巾器の
出力をPNPトランジスタを用いて反転し、この反転出力
をPNPトランジスタを備えたエミッタフオロワを介して
出力する出力回路と、エミッタフオロワのエミッタ電流
の一部が帰還されるトランジスタを備え、このトランジ
スタの導通により差動増巾器への入力電圧を分圧する抵
抗の一部を短絡するヒステリシス回路とを備えているの
で、PNPトランジスタによる反転出力をそのままヒステ
リシス回路のトランジスタに帰還するのではなく、エミ
ッタフオロワを介して帰還することで、ヒステリシス回
路のトランジスタへの帰還電流を多くしても、出力回路
のPNPトランジスタのコレクタ電流が大幅に増加するこ
とがなく、このため回路動作が不安定になるのを防止す
ることができる。しかも、PNPトランジスタのコレクタ
電流が大きくならないことによって、本発明の回路をIC
化する際には、通常のICプロセスで形成されるラテラル
PNPトランジスタを用いることができ、バーティカルPNP
トランジスタを用いる場合に比較すると、処理回数が減
少してプロセスが簡単になり、結果的にコストの低減に
つながるのである。しかも、大きなコレクタ電流を流す
ためにPNPトランジスタの専有面積が大きくなるという
こともなく、小型化が可能になるのである。要するに、
IC化する際に、製造が容易であり、しかも、小型に形成
することができるという効果を奏する。
出力をPNPトランジスタを用いて反転し、この反転出力
をPNPトランジスタを備えたエミッタフオロワを介して
出力する出力回路と、エミッタフオロワのエミッタ電流
の一部が帰還されるトランジスタを備え、このトランジ
スタの導通により差動増巾器への入力電圧を分圧する抵
抗の一部を短絡するヒステリシス回路とを備えているの
で、PNPトランジスタによる反転出力をそのままヒステ
リシス回路のトランジスタに帰還するのではなく、エミ
ッタフオロワを介して帰還することで、ヒステリシス回
路のトランジスタへの帰還電流を多くしても、出力回路
のPNPトランジスタのコレクタ電流が大幅に増加するこ
とがなく、このため回路動作が不安定になるのを防止す
ることができる。しかも、PNPトランジスタのコレクタ
電流が大きくならないことによって、本発明の回路をIC
化する際には、通常のICプロセスで形成されるラテラル
PNPトランジスタを用いることができ、バーティカルPNP
トランジスタを用いる場合に比較すると、処理回数が減
少してプロセスが簡単になり、結果的にコストの低減に
つながるのである。しかも、大きなコレクタ電流を流す
ためにPNPトランジスタの専有面積が大きくなるという
こともなく、小型化が可能になるのである。要するに、
IC化する際に、製造が容易であり、しかも、小型に形成
することができるという効果を奏する。
さらに、エミッタフオロワに、NPNトランジスタのエミ
ッタにコレクターエミッタ間が直列接続されると共にコ
レクタとベースとが直結された温度補償用のトランジス
タを設け、NPNトランジスタのエミッタ電流の一部を温
度補償用のトランジスタとの間からヒステリシス回路に
帰還しているから、ヒステリシス回路のトランジスタの
温度補償が行なわれるのはもちろんのこと、出力回路の
PNPトランジスタやエミッタフオロワのNPNトランジスタ
の動作が温度変化によって変動してもヒステリシス回路
のトランジスタのオン、オフ動作を安定させることがで
き、しかも温度補償用のトランジスタを用いることで負
荷が大きい状態になっても、温度補償用のトランジスタ
がエミッタフオロワの出力側に設けられていることで回
路を安定的に動作させることができるという効果があ
る。
ッタにコレクターエミッタ間が直列接続されると共にコ
レクタとベースとが直結された温度補償用のトランジス
タを設け、NPNトランジスタのエミッタ電流の一部を温
度補償用のトランジスタとの間からヒステリシス回路に
帰還しているから、ヒステリシス回路のトランジスタの
温度補償が行なわれるのはもちろんのこと、出力回路の
PNPトランジスタやエミッタフオロワのNPNトランジスタ
の動作が温度変化によって変動してもヒステリシス回路
のトランジスタのオン、オフ動作を安定させることがで
き、しかも温度補償用のトランジスタを用いることで負
荷が大きい状態になっても、温度補償用のトランジスタ
がエミッタフオロワの出力側に設けられていることで回
路を安定的に動作させることができるという効果があ
る。
第１図は非常灯に使用する蓄電池の充放電特性図、第２
図は従来の非常灯の制御回路の回路図、第３図は本発明
のインベンティブステップを示す基本となる電圧比較回
路の回路図、第４図は同上の特性図、第５図は同上の問
題点の説明図、第６図は同上を改良した電圧比較回路の
回路図、第７図は同上の実験結果による特性図、第８図
は本発明の一実施例の回路図である。 （１）……差動増巾器、（２）……ヒステリシス回路、
（３）……出力回路、Q1、Q2、Q3……トランジスタ、
R5、R6……分圧抵抗、VRef……基準電圧、VIN……入力
電圧、Q5、Q6……能動負荷としてのトランジスタ、Q8…
…エミツタフオロワを形成するトランジスタ。
図は従来の非常灯の制御回路の回路図、第３図は本発明
のインベンティブステップを示す基本となる電圧比較回
路の回路図、第４図は同上の特性図、第５図は同上の問
題点の説明図、第６図は同上を改良した電圧比較回路の
回路図、第７図は同上の実験結果による特性図、第８図
は本発明の一実施例の回路図である。 （１）……差動増巾器、（２）……ヒステリシス回路、
（３）……出力回路、Q1、Q2、Q3……トランジスタ、
R5、R6……分圧抵抗、VRef……基準電圧、VIN……入力
電圧、Q5、Q6……能動負荷としてのトランジスタ、Q8…
…エミツタフオロワを形成するトランジスタ。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０３Ｋ 3/2897
Claims (1)
- 【請求項１】負荷として少なくとも能動負荷を備える２
個のトランジスタからなり、基準電圧が一方のトランジ
スタのベースに印加されると共に、比較すべき電圧を抵
抗分圧した電圧が他方のトランジスタのベースに印加さ
れた差動増巾器と、基準電圧が印加された一方のトラン
ジスタのコレクタから出力される差動増巾器の出力をPN
Pトランジスタを用いて反転し、その反転出力がベース
に入力されるNPNトランジスタを備えたエミッタフオロ
ワを介して出力する出力回路と、上記エミッタフオロワ
のエミッタ電流の一部が帰還されるトランジスタを備
え、このトランジスタの導通により上記比較すべき電圧
を分圧する抵抗の一部を短絡して差動増巾器の他方のト
ランジスタのベースに印加される分圧電圧を引き下げる
ヒステリシス回路とで構成され、エミッタフオロワはNP
Nトランジスタのエミッタにコレクターエミッタ間が直
列接続されると共にコレクタとベースとが直結された温
度補償用のトランジスタを備え、NPNトランジスタのエ
ミッタ電流の一部を温度補償用のトランジスタとの間か
らヒステリシス回路に帰還することを特徴とする電圧比
較回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57171941A JPH0731231B2 (ja) | 1982-09-30 | 1982-09-30 | 電圧比較回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57171941A JPH0731231B2 (ja) | 1982-09-30 | 1982-09-30 | 電圧比較回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5960368A JPS5960368A (ja) | 1984-04-06 |
| JPH0731231B2 true JPH0731231B2 (ja) | 1995-04-10 |
Family
ID=15932644
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57171941A Expired - Lifetime JPH0731231B2 (ja) | 1982-09-30 | 1982-09-30 | 電圧比較回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0731231B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7106495B2 (ja) | 2019-07-22 | 2022-07-26 | 株式会社東芝 | 入力回路 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5335465A (en) * | 1976-09-14 | 1978-04-01 | Sony Corp | Differential input type trigger circuit |
| JPS6029811Y2 (ja) * | 1976-10-18 | 1985-09-07 | 赤井電機株式会社 | バツテリ−の過放電警報装置 |
| JPS5946445B2 (ja) * | 1977-05-23 | 1984-11-13 | 株式会社日立製作所 | 差動増幅器 |
| JPS5842969B2 (ja) * | 1978-04-11 | 1983-09-22 | 三菱電機株式会社 | シユミツトトリガ回路 |
| JPS55152472U (ja) * | 1978-09-20 | 1980-11-04 | ||
| JPS5952204B2 (ja) * | 1978-10-05 | 1984-12-18 | 石川島播磨重工業株式会社 | 溶鋼の脱ガス方法 |
| JPS55127725A (en) * | 1978-12-29 | 1980-10-02 | Mitsubishi Electric Corp | Voltage comparator |
| JPS5687919A (en) * | 1979-12-18 | 1981-07-17 | Matsushita Electric Ind Co Ltd | Schmitt circuit |
| JPS5745715A (en) * | 1980-09-01 | 1982-03-15 | Matsushita Electric Ind Co Ltd | Schmitt trigger circuit |
-
1982
- 1982-09-30 JP JP57171941A patent/JPH0731231B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5960368A (ja) | 1984-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0316781A1 (en) | Dual input low dropout voltage regulator | |
| US11740289B2 (en) | Relay examination device and battery management system | |
| JP3009589B2 (ja) | 太陽電池の発電能力検出装置及び太陽電池を用いる装置 | |
| US4463271A (en) | Transistor switching circuitry having hysteresis | |
| JPH04213074A (ja) | 電源監視回路 | |
| US4398098A (en) | Electronic latching circuit | |
| JPH0731231B2 (ja) | 電圧比較回路 | |
| US4451778A (en) | Short-circuit-resistant trigger circuit layout for an electrical consumer | |
| JPH1069320A (ja) | リチウムイオン電源装置 | |
| JP3328976B2 (ja) | バッテリー装置 | |
| US20210364367A1 (en) | In-vehicle temperature detection circuit | |
| JPH05299123A (ja) | 残存容量表示機能付き充電式二次電池パックの短絡保護回路 | |
| JP3216172B2 (ja) | バッテリチャージャー | |
| JPS5845148Y2 (ja) | 警告装置 | |
| JPS6142174Y2 (ja) | ||
| JPS598792B2 (ja) | バツテリチエツカ | |
| JP3693430B2 (ja) | 電源監視ｉｃ用起動回路 | |
| JP4147884B2 (ja) | 組電池の異常検出装置 | |
| JPS6029184Y2 (ja) | 電池電圧表示装置 | |
| JPH05152006A (ja) | 電源残余容量測定装置および電源残余容量測定回路を備えた電源装置 | |
| JP4570950B2 (ja) | 電圧検出回路 | |
| JPS5833939A (ja) | 電池の充電装置 | |
| JPH07154922A (ja) | バックアップ電源装置 | |
| JP2602732Y2 (ja) | コンデンサ充電装置 | |
| JPH09163613A (ja) | 過放電防止回路 |