JPS5946445B2 - 差動増幅器 - Google Patents

Description

【発明の詳細な説明】 本発明は差動増幅器に関し、特にバイポー５トランジス
タを用いたものを対象とする。

工ばツタ結合型の差動対トランジスタを増幅手段として
用いた電圧比較器として第１図に示すような回路が知ら
れている。

すなわち、エミッタ結合型の差動対トランジスタＱｔ
＝ Ｑ２ と、共通エミッタ部と接地（ＧＮＤ）端子
側に設けられた定電流源回路Ｉ。

、と、上記トランジスタＱ＝ −Ｑ２のコレクタ側と
電源Ｖｃｅ側に設けられたコレクタ負荷Ｒｉ、ｔ ｍ
ＲＬ２からなる増幅手段、及びこのコレクタ側出力電
圧を増幅し、出力Ｖ。

とじて取り出すｐｎｐ）ランジスタＱ３．定電流源回路
■０２からなる出力回路１とからなシ、トランジスタＱ
１に負の入力電圧ｖＩ（→を印加し、トランジスタＱ２
に正の入力、電圧ｖ■（イ）を印加して、正の入力電圧
Ｖｒ（ト）が負の入力電圧Ｖ□（→よりも絶対１面的に
高い場合は出力Ｖ。

ＫＶｃｃレベルケ得、逆の場合はＧＮＤレベルを得るも
のとしている。

しかし、かかる電圧比較器では、増幅段が２段と少な（
電圧利得が士分取れないという間頂がある。

また、定電流源回路■。２の電流容量が差動対トランジ
スタＱ２の電流容量及び定電流源回路工。

１の電流容量との関係で制限、されることより出力電流
が余９太き（取れず駆動能力が減少するという問題を有
する。

上記問題を解決する電圧比較器として第２図に示すよう
な回路が提供されている。

すなわち、上記第１図の出力回路１の構成を以下のよう
に変えることによってその目的を達成している。

出力回路１は、差動対トランジスタＱ２のコレクタ電圧
を受けるｐｎｐ）ランジスタＱ３と定電流源回路ＩＣｐ
２の直列接続回路と、コレクタ抵抗Ｒ，とエミッタ抵抗
Ｒ１を有するとともにベースが上記ｐｎｐトランジスタ
Ｑ３のコレクタに接続されるｎｐｎ）ランジスタＱ４
と、ベースが上記トランジスタＱ４のコレクタに接続さ
れ、工ばツタが抵抗Ｒ３とダイオードＤＩ、Ｄ２からな
るバイアス回路の出力点に接続されたｎｐｎ）ランジス
タＱ５ と、ベースが抵抗Ｒ４を介して上記トランジ
スタＱ、のコレクタに接続されたｐｎｐ）ランジスタＱ
ａ とベースが上記トランジスタＱ４の工ばツタに接続
されたｎｐ ｎ ）ランジスタＱ７ とが直列接続さ
れた相補型回路とによって構成される。

なお、入力信号は、極性を合わせるために第１図とは異
な夛、トランジスタＱ、にＶ、（−ｔ−）を、トランジ
スタＱ２ にＶ□（→を印加する。

かかる回路によればｐｎｐ）ランジスタＱ、のコレクタ
電位が２ＶＢＥ （ＶＢＥはトランジスタＱ、のベー
ス・エミッタ間電圧）となったときにトランジスタＱ４
がオンとなシ、このためＧＮＤ側のトランジスタＱ？が
オンとなシ、出力Ｖ。

にはＧＮＤレベルが得られる。

また、ｐｎｐ）ランジスタＱ３がオフであればトランジ
スタＱ４がオフとなるため、このトランジスタＱ４のコ
レクタ電位が３ＶＢＢ （ＶＢＥはトランジスタＱ、
のベース・エミッタ間電圧）以上となるとトランジスタ
Ｑ、がオンとなり、このため電源側のｎｐ ｎ ）ラン
ジスタＱ６がオンとなり出力Ｖ。

にはＶｃｃレベルか得られる。

□この回路は増幅段が第１図よりも多
い為電圧利得か大きくなる。

また、出力電流はトランジスタＱｏ ＝ Ｑ？の電流容
量を太・き（することによシ十分確保できるものである
から駆動能力の増大が図れる。

しかしながら、上記回路においては、入力電圧の状態に
よってトランジス７Ｑ４が活性状態でオンしている時は
そのコレクタの電位はｖＢＦ、＋Ｖｃｉ （ＶＣＥはト
ランジ抹りＱ４の活性電圧）となっているため、トラン
ジスタＱ、がオンとなることによりｐｎｐ）ランジスタ
Ｑ６がオンとなる。

このことはトランジスタＱ７ もオンとなり両方共オン
となってしまい、貫通電流が流れ消費電力が太き（なる
という問題を有する。

したがって本発明の目的とするところは、出力電圧のレ
ベルが十分に取れる：とともに消費電力の少ない差動増
幅器を提供することにある。

他の目的は駆動能力の大きな差動増幅器を提供すること
にある。

上記目的を達成するための本発明の要旨は、入力信号が
印加される工εツタ結合型の差動対トランジスタと、こ
の差動対トランジスタの一方のコレクタ出力電圧を増幅
する増幅用トランジスタと、相互に逆極性を有する２個
の出力トランジスタを直列接続しその接続点を出力端子
とする相補型回路とを有し、上記相補型回路の一方の出
力トランジスタのベースは第１のスイッチング手段を介
して上記増幅用トランジスタの出力端子に接続するとと
もに、上記他方の出力トランジスタのベースは第２のス
イッチング手段を介して上記増幅用トランジスタの出力
端子に接続してなるものであって、上記第１と第２のス
イッチング手段の動作しきい直電圧を相互に異ならせた
ことを特徴とするものである。

以下実施例にそって図面を参照し本発明を具体的に説明
する。

第３図は本発明の差動増幅器を用いた電圧比較器の一実
施例を示す回路図である。

同図に示すように工ずツタ結合型の差動対トランジスタ
Ｑｚ −Ｑ２ と、共通エミッタ部と接地（ＧＮＤ）端
子側に設けられた定電流回路■。

、と、上記トランジスタＱｌ −Ｑ２のコレクタ側と電
源Ｖｃｅ側に設けられたコレクタ負荷ＲＬＩ ＊ ＲＬ
□からなる増幅手段と出力回路１とからなり、出力回路
１は以下のような構成とする。

すなわち、上記差動対トランジスタＱ２のコレクタ電圧
によって駆動されるｐｎｐ）ランジスタＱ３と抵抗Ｒ３
及び定電流源回路■。

２の直列接続回路と、ｐｎｐトランジスタＱ６ とｎ
ｐｎ）ランジスタＱ７ を直列接続しその接続点を出力
端子Ｖ。

とじた相補型回路３とを有し、さらに、本発明の目的を
達成するために、エミッタが上記抵抗Ｒ３ど定電流源回
路Ｉ。

２との接□続点■に接続されるｎｐｎ）う′ンジスタＱ
４と、同じくエミッタが上記０点に接続されるｐｎｐ）
ランジスタＱ５ ｍ及びこれらのトランジスタのバイア
ス源となる抵抗Ｒ４ｔ Ｒ２の直列接続回路とによって
構成されるスイッチング回路２を設ケ、トランジスタＱ
４ のコレクタ出力によってｐｎｐ）ランジスタＱ６を
駆動し、トランジスタＱｓのコレクタ出力によってｎｐ
ｎ）ラン１ ジスタＱ７ を駆動する。

なお、入力信号ｖＩ（＋−）をトランジスタＱｌ に、
■□（→をトランジスタＱ２に印加する。

上記回路の動作は次の通υである。

入力電圧Ｖ□ の状態により、トランジスタＱ３のコレ
クタ抵抗部の電位（０点の電位）Ｖｂが、低（なって分
圧手段（Ｒ，、Ｒ２）の出力点■の電位Ｖａとの差がＶ
Ｂｇ以上となればスイッチング手段たるｎｐｎ）ランジ
スタＱ４がオンとなり、このため相補型回路ｐｎｐ）ラ
ンジスタＱ６がオンとな９、出力Ｖ。

には電源Ｖｃｃレベルが得られる。

また、０点の電圧ｖｂが高（なって分圧手段の出力点■
の電圧ＶａよシもＶＢＥ以上の電圧を有することになる
とスイッチング手段たるｐｎｐトランジスタＱ、がオン
となシ、このため相補型回路のｎｐｎ）ランジスタＱ７
がオンとなり出力ｖｏにはＧＮＤレベルが得られる。

すなわち、スイッチング手段たるトランジスタＱ４
とＱ、とがオンするためのエミッタ電位は異なるものと
なり。

この両者の電位差は２ｖｏとなる。

この２ｖＢ。の間は相補型回路のトランジスタＱａ ＝
Ｑ？が両者共オフとなる領域（不感帯）である。

第４図は上記第３図に示した電圧比較器を更に具体化し
た場合の回路図である。

すなわち、第３図における増幅手段のコレクタ負荷ＲＬ
［ｅ ＲＬ２を２つのｐｎｐ）ランジスタＱｅ 、Ｑ９
を用いて構成した定電流負荷に替え、かつ、定電流回
路Ｉ（Ｈｅ ＩＯ２を、抵抗Ｒ４とｎｐｎ）ランジスタ
Ｑｒｏからなるバイアス手段と、このバイアス手段によ
って駆動される定電流トランジスタＱ口及びＱ３によっ
て具体的に構成したものである。

この回路の動作は上記第３図の説明の場合と全く同様で
ある。

上記構成の回路によれば、その動作説明から明らかなよ
うに、相補型回路のトランジスタＱｅ ｅＱ７ は同時
にオンとなるようなことは全（ないから消費電力が増加
することはない。

また、出力Ｖ。

には電源Ｖｃｃレベル、！：ＧＮＤレベルが得られるも
のとなるから出力レベルの確保は十分となる。

さらに、トランジスタＱ６及びＱ７の電流容量を太き（
することが容易であるから駆動能力が増大する。

第５図は本発明の差動増幅器をシュミットトリガ回路に
適用した場合の一実施し１１を示す回路図である。

同図に示すように、エミッタ結合の差動対トランジスタ
Ｑｔ ｅ Ｑ２ ｍ定電流源回路Ｉ。

１及び定電流負荷なるｐｎｐ）ランジスタＱ１２からな
る増幅手段と、差動対トランジスタＱｔのコレクタ電圧
を受けるｐｎｐ）ランジスタＱ３ と定電流源回路Ｉ。

２の直列接続回路と、このトランジスタＱ３のコレクタ
側に工ｉシタが接続されるｎｐｎトランジスタＱ４＃Ｐ
ｎｐトランジスタＱ６．及び抵抗Ｒ１，Ｒ２の分圧手段
とからなるスイッチング手段２と、ｐｎｐ）ランジスタ
Ｑ６ ｔ ｎ ｐ ｎトランジスタＱ７からなりその接
続点を出力端子ｖｏ とする相補型回路とからなり、差
動対トランジスタＱ、には入力信号Ｖ、を印加し、トラ
ンジスタＱ２には分圧手段（抵抗Ｒ，，Ｒ２）の出力（
基準電圧）を印加し、出力Ｖ。

を抵抗Ｒ３を介して上記トランジスタＱ２のベースに帰
還してなる。

このような構成にすれば、例えば抵抗Ｒ，〜Ｒ３の１直
を全て等しいように設「すれば、入力電ｖ 圧■・が−； Ｖｃｃ以上以上電位７な９た時“′イ
ツチング回路のトランジスタＱ、及び出力側のｎｐｎ）
ランジスタＱ７がオンになシ出力Ｖ。

にはＧＮＤレベルが得られる。

また、入力電圧Ｖ■が−Ｖｃｃレベル以下になるとスイ
ッチング手段のｎｐｎ）ランジスタＱ４及び出力用ｐｎ
ｐ）ランジスｐｑ、 がオンとなシ出力Ｖ。

にはＶｃｃレベルが得られる。

すなわち、この回路は−Ｖｃｃと一３ Ｖｃｃの２つのしきい［直をもったヒステリシス特性を
有するシュミットトリガ回路となるのである。

そして、低消費電力、出力マージンの大きな回路となる
。

第６図は、上記シュミットトリガ回路の入力点にコンデ
ンサＣ８を接続するとともに抵抗Ｒ８を介して出力■。

を帰還することにより発振回路を構成した場合の回路例
である。

かかる発振回路によれば、出力Ｖ。

ＶｃｖＢＥの項が含まれないから極めて温度特性の良い
ものが得られる。

本発明は上記実施例に限定されず１種々の変形を採用す
ることができる。

すなわち、スイッチング回路２は下記第７図のようにし
、また、出力段３は第８図のような構成としてもよい。

第７図は１分圧手段として抵抗Ｒ１とＲ２の間にダイオ
ードＤ３を挿入し、このダイオードの両端をスイッチン
グトランジスタＱ＋とＱｓのベースにそれぞれ接続した
ものである。

このようにすれば、トランジスタＱ４− Ｑ５が共にオ
フしている電圧レベルなＶＢＥとすることができ１回路
の不感帯を狭めることができる。

またー：逆に破線で示すようにたすきかけ接続とすれば
、両トランジスタＱ４− Ｑ５が共にオフしている電圧
範囲を４ＶＢＥとすることができ、この回路の不感帯を
広くとることができるのである。

第８図は、出力段３の電源側に設けられるトランジスタ
をｐｎｐ）ランジスタＱ６ とＱ、３とによるダーリ
ントン接続とし、また、ＧＮＤ側のトランジスタｎｐｎ
）ランジスタＱ７とＱ１４とによるダーリントン接続と
したものであ本 かかる構成によればさらに出力ゲイン
の高いものが得られる。

本発明は低消費電力化、駆動能力の増大、高い出力ゲイ
ンが得られるという効果を有するものであシ、種々の回
路に適用できる。

【図面の簡単な説明】

第１図及び第２図は従来回路の一例を示す回路図、第３
図は本発明を電圧比較器に適用した場合の一実施例を示
す回路図、第４図はそれをさらに具体化した場合の回路
図、第５図は本発明をシュミットトリガ回路に使用した
場合の一例を示す回路図、第６図は本発明を発振回路に
適用した場合の一例を示す回路図、第７図及び第８図は
本発明の他側を示す一部回路図である。 Ｑ１〜Ｑ１４・・・・・・トランジスタ、 Ｒｏｅ Ｒ
，〜Ｒ８・−・・・・抵抗、Ｄ１〜Ｄ３・・・・・・ダ
イオード−ＲＬＩＲＬ２・・・・・・負荷％Ｉｏ、 、
Ｉ。 ２・・・・・・定電流源回路、ｃｏ・・・・・・コンデ
ンサ。

Claims (1)

1. 【特許請求の範囲】 １ 人力信号が印加される工εツタ結合型の差動対トラ
   ンジスタと、との差動対トランジスタの一方のコレクタ
   出力電圧を増幅する増幅用トランジスタと、相互に逆極
   性を有する２個の出、カトランジスタを直列接続しその
   接続率を出力端子とする相補型回路とを有し、上記相補
   型回路の一々？出力トランジスタのベースは第１のスイ
   ッチイブ手段を介して上記増幅用トランジスタの出力端
   子に接続するとともに、上記他方の出力トランジスタの
   ベースは第２のスイッチング手段を介して上記増幅用ト
   ランジスタの出力端子に接続してなるものであって、上
   記第１と第２のスイッチング手段の動作しきい直電圧を
   相互に異ならせたことを特徴とする差動増幅器。 ２ 上記第１と第２のスイッチング手段を相互に逆極性
   を有するトランジスタで構成するとともに両トランジス
   タのバイアスを共通バイアス手段によって行わせてなる
   ことを特徴とする特許請求の範囲第１項記載の差動増幅
   器。