JPS5917885B2 - 電界効果トランジスタ増巾回路 - Google Patents
電界効果トランジスタ増巾回路Info
- Publication number
- JPS5917885B2 JPS5917885B2 JP51141519A JP14151976A JPS5917885B2 JP S5917885 B2 JPS5917885 B2 JP S5917885B2 JP 51141519 A JP51141519 A JP 51141519A JP 14151976 A JP14151976 A JP 14151976A JP S5917885 B2 JPS5917885 B2 JP S5917885B2
- Authority
- JP
- Japan
- Prior art keywords
- field effect
- effect transistor
- transistor
- impedance conversion
- conversion circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
- H03F3/2171—Class D power amplifiers; Switching amplifiers with field-effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
- H03F3/16—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only with field-effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/02—Shaping pulses by amplifying
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/02—Shaping pulses by amplifying
- H03K5/023—Shaping pulses by amplifying using field effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/511—Many discrete supply voltages or currents or voltage levels can be chosen by a control signal in an IC-block amplifier circuit
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Description
【発明の詳細な説明】
本発明は被パルス幅変調信号等のパルス信号(矩形波信
号)の増巾回路に適用して好適な電界効果トランジスタ
増巾回路に関する。
号)の増巾回路に適用して好適な電界効果トランジスタ
増巾回路に関する。
チェプレッション形電界効果トランジスタ、例えば接合
形電界効果トランジスタとしての縦形接合形電界効果ト
ランジスタを増巾素子として使用した被パルス幅変調信
号等のパルス信号(矩形波信号)用の増巾回路は、その
出力波形の立上り及び立下りを良好にするために電界効
果トランジスタを電圧駆動する必要がある。
形電界効果トランジスタとしての縦形接合形電界効果ト
ランジスタを増巾素子として使用した被パルス幅変調信
号等のパルス信号(矩形波信号)用の増巾回路は、その
出力波形の立上り及び立下りを良好にするために電界効
果トランジスタを電圧駆動する必要がある。
又、斯るチェプレッション形電界効果トランジスタのゲ
ート入力容量はそのゲートソース間電圧VGsにより変
動し、例えばNチャンネル形トランジスタの場合を例に
とると、特にそれが正領域に入るとこのゲート入力容量
が著しく増大し、ドライブパワーが増大する。
ート入力容量はそのゲートソース間電圧VGsにより変
動し、例えばNチャンネル形トランジスタの場合を例に
とると、特にそれが正領域に入るとこのゲート入力容量
が著しく増大し、ドライブパワーが増大する。
従って、斯る増巾回路ではその増巾用電界効果トランジ
スタの駆動をゲートソース間電圧VGS−0でその駆動
を停止するようにすれば、そのドレインソース間のオン
抵抗が小さくなると共に、ゲート入力容量の増加が抑え
られるので、ドライブパワーの増大を抑えることができ
る。
スタの駆動をゲートソース間電圧VGS−0でその駆動
を停止するようにすれば、そのドレインソース間のオン
抵抗が小さくなると共に、ゲート入力容量の増加が抑え
られるので、ドライブパワーの増大を抑えることができ
る。
斯る点に鑑み本発明は被パルス幅変調信号等のパルス信
号(矩形波信号)の増巾回路に適用して好適な電界効果
トランジスタ増巾回路に関し、特に出力信号の波形の立
上り及び立下りを良好ならしめると共に、オーバードラ
イブを抑圧してそれによるドライブパワーの増大を抑圧
することのできるものを提案せんとするものである。
号(矩形波信号)の増巾回路に適用して好適な電界効果
トランジスタ増巾回路に関し、特に出力信号の波形の立
上り及び立下りを良好ならしめると共に、オーバードラ
イブを抑圧してそれによるドライブパワーの増大を抑圧
することのできるものを提案せんとするものである。
以下に図を参照して本発明をその一実施例につき詳細に
説明する。
説明する。
本実施例は被パルス幅変調信号用の電界効果トランジス
タ増巾回路の例であって、この例はプッシュプル増巾回
路の場合であるが、本発明は必ずしもこれに限られるも
のではない。
タ増巾回路の例であって、この例はプッシュプル増巾回
路の場合であるが、本発明は必ずしもこれに限られるも
のではない。
Qla及びQxl)は夫々Pチャンネル形及びNチャン
ネル形の縦形接合形電界効果トランジスタである。
ネル形の縦形接合形電界効果トランジスタである。
T1は信号の入力端子、T2は信号の出力端子である。
トランジスタQla及びQlbの ドレインが出力端子
T2に接続されると共に、各ソースが夫々直流電源83
a及びB3bを通じて接地されている。
T2に接続されると共に、各ソースが夫々直流電源83
a及びB3bを通じて接地されている。
入力端子T1は一対のNPN形トランジスタQ2a及び
PNP形トランジスタQ2bの各ベースに接続され、そ
の各エミッタが抵抗器R2を通じて接地されている。
PNP形トランジスタQ2bの各ベースに接続され、そ
の各エミッタが抵抗器R2を通じて接地されている。
そしてその各コレクタ間に正負の波形を揃えるためのコ
ンデンサCが接続されると共に、その各コレクタが夫々
負荷抵抗器R1a及びRtbを通じて夫々電源B1a及
びBlbの夫々正極及び負極に接続されている。
ンデンサCが接続されると共に、その各コレクタが夫々
負荷抵抗器R1a及びRtbを通じて夫々電源B1a及
びBlbの夫々正極及び負極に接続されている。
直流電源B1aの負極は直流電源B3aの正極に接続さ
れ、その直流電源B3aの負極は接続されている。
れ、その直流電源B3aの負極は接続されている。
直流電源Btbの正極は直流電源B3bの負極に接続さ
れ、その直流電源B3b の負極は接地されている。
れ、その直流電源B3b の負極は接地されている。
そして入力端子T1に被パルス幅変調入力信号が供給さ
れ、トランジスタQ2a及びQ2bの各コレクタに夫々
その正負の半サイクル分の出力が得られるように成され
ている。
れ、トランジスタQ2a及びQ2bの各コレクタに夫々
その正負の半サイクル分の出力が得られるように成され
ている。
2Aa 、2Ba 、2Ab ? 2Bbは夫々一対の
NPN形及びPNP形のトランジスタの各ベースが互い
に接続されて入力端子とされ、各エミッタが互いに接続
されて出力端子とされて成るインピータンス変換回路で
あって、夫々トランジスタQ3a 、Q4a ;Q5a
tQaa ;Q3b tQ4b ;Qib yQ6b
の夫々NPN形及びPNP形トランジスタから成ってい
る。
NPN形及びPNP形のトランジスタの各ベースが互い
に接続されて入力端子とされ、各エミッタが互いに接続
されて出力端子とされて成るインピータンス変換回路で
あって、夫々トランジスタQ3a 、Q4a ;Q5a
tQaa ;Q3b tQ4b ;Qib yQ6b
の夫々NPN形及びPNP形トランジスタから成ってい
る。
そしてトランジスタQ2aのコレクタがインピーダンス
変換回路2 A aの入力端子に接続され、そのインピ
ーダンス変換回路2Aaの出力端子がその後段のインピ
ーダンス変換回路2Baの入力端子に接続され、その出
力端子がトランジスタQta のゲートに接続されて℃
・る。
変換回路2 A aの入力端子に接続され、そのインピ
ーダンス変換回路2Aaの出力端子がその後段のインピ
ーダンス変換回路2Baの入力端子に接続され、その出
力端子がトランジスタQta のゲートに接続されて℃
・る。
尚、トランジスタQ 3a及びQ5aの各コレクタは電
源B1aの正極に接続されトランジスタQ+a及びQ6
a の各エミッタは直流電源B2a の負極に接続され
ている。
源B1aの正極に接続されトランジスタQ+a及びQ6
a の各エミッタは直流電源B2a の負極に接続され
ている。
尚、直流電源B2a の正極は電源B3aの正極に接続
されている。
されている。
又トランジスタQ2b のコレクタはインピーダンス
変換回路2Abの入力端子に接続され、その出力端子が
インピータンス変換回路2Bbの入力端子に接続され、
その出力端子がトランジスタQtb のゲートに接続さ
れている。
変換回路2Abの入力端子に接続され、その出力端子が
インピータンス変換回路2Bbの入力端子に接続され、
その出力端子がトランジスタQtb のゲートに接続さ
れている。
そしてトランジスタQ+b及びQab の各コレクタが
電源Btbの負極に接続され、その正極が電源B3b、
の負極に接続される。
電源Btbの負極に接続され、その正極が電源B3b、
の負極に接続される。
更にトランジスタQ3b及びトランジスタQtbの各コ
レクタが電源B2bの正極に接続され、その負極が電源
B3b の負極に接続される。
レクタが電源B2bの正極に接続され、その負極が電源
B3b の負極に接続される。
そして、この場合夫々のトランジスタQ1a及びQtb
の各ゲートにはインピーダンス変換回路が夫々2段
接続されているに鑑み、夫々そのトランジスタQ4a及
びQaaのエミッタベース間電圧VBEの和と順方向降
下電圧の和とが等しく成るように2個のダイオードD1
a及びD2aが直列接続されて、トランジスタQ1a
のソースとトランジスタQ2a のコレクタとの間にア
ノード側がトランジスタQta のソース側となるよう
に順方向に接続される。
の各ゲートにはインピーダンス変換回路が夫々2段
接続されているに鑑み、夫々そのトランジスタQ4a及
びQaaのエミッタベース間電圧VBEの和と順方向降
下電圧の和とが等しく成るように2個のダイオードD1
a及びD2aが直列接続されて、トランジスタQ1a
のソースとトランジスタQ2a のコレクタとの間にア
ノード側がトランジスタQta のソース側となるよう
に順方向に接続される。
トランジスタQab tQ5bに対しても同様に2個の
ダイオードD2a及びD2bの直列回路がそのアノード
がトランジスタQ2b のコレクタ側となるようにその
コレクタとトランジスタQtb のソースとの間に順
方向に接続される。
ダイオードD2a及びD2bの直列回路がそのアノード
がトランジスタQ2b のコレクタ側となるようにその
コレクタとトランジスタQtb のソースとの間に順
方向に接続される。
従って、この場合インピーダンス変換回路が夫夫のトラ
ンジスタQ1a及びQtbにN(=1,2゜3、・・・
・・・)個縦続接続される場合には、それに使用するト
ランジスタのVBE とダイオードの順方向電圧が等
しい場合には、同じ個数のN個のダイオードが接続され
ることになる。
ンジスタQ1a及びQtbにN(=1,2゜3、・・・
・・・)個縦続接続される場合には、それに使用するト
ランジスタのVBE とダイオードの順方向電圧が等
しい場合には、同じ個数のN個のダイオードが接続され
ることになる。
この増巾回路に於いては、トランジスタQ1aに対して
はトランジスタQ4a及びQaaによって出力信号の波
形の立上りが良好なさしめられ、トランジスタQ3a及
び(lsaによってその立下りが良好なさしめられると
共に、ダイオードD1a及びD2aによってトランジス
タQ+aのゲートソース間電圧VGsがOを越えないよ
うになされている。
はトランジスタQ4a及びQaaによって出力信号の波
形の立上りが良好なさしめられ、トランジスタQ3a及
び(lsaによってその立下りが良好なさしめられると
共に、ダイオードD1a及びD2aによってトランジス
タQ+aのゲートソース間電圧VGsがOを越えないよ
うになされている。
又トランジスタQtbに対してはトランジスタQab及
びQsbによって出力信号の波形の立上りが良好なさし
められ、トランジスタQ4 b、Qab+によって出力
信号の波形の立下りが良好なさしめられると共にダイオ
ードD2a及びD2bによってトランジスタQtbのゲ
ートソース間電圧が0を越えないようになさしめられる
。
びQsbによって出力信号の波形の立上りが良好なさし
められ、トランジスタQ4 b、Qab+によって出力
信号の波形の立下りが良好なさしめられると共にダイオ
ードD2a及びD2bによってトランジスタQtbのゲ
ートソース間電圧が0を越えないようになさしめられる
。
上述せる本発明電界効果トランジスタ増巾回路によれば
、一対のNPN形及びPNP形のトランジスタの各ベー
スが互いに接続されて入力端子とされ、各エミッタが互
いに接続されて出力端子とされてなるインピーダンス変
換回路が増巾用電界効果トランジスタの入力側に接続さ
れることによって、出力信号の波形の立上り及び立下り
が良好ならしめられると共に、初段のインピーダンス変
換回路の入力端子と電界効果トランジスタのソースとの
間にダイオードが接続されて電界効果トランジスタのド
ライブがゲートソース間電圧VGS=0で停止せしめら
れるようにしたので、ドレインソース間オン抵抗が小さ
くなると共に、入力容量が大巾に増加することがないの
で、オーバードライブを抑圧してそれによるドライブパ
ワーの増大を抑圧することができる。
、一対のNPN形及びPNP形のトランジスタの各ベー
スが互いに接続されて入力端子とされ、各エミッタが互
いに接続されて出力端子とされてなるインピーダンス変
換回路が増巾用電界効果トランジスタの入力側に接続さ
れることによって、出力信号の波形の立上り及び立下り
が良好ならしめられると共に、初段のインピーダンス変
換回路の入力端子と電界効果トランジスタのソースとの
間にダイオードが接続されて電界効果トランジスタのド
ライブがゲートソース間電圧VGS=0で停止せしめら
れるようにしたので、ドレインソース間オン抵抗が小さ
くなると共に、入力容量が大巾に増加することがないの
で、オーバードライブを抑圧してそれによるドライブパ
ワーの増大を抑圧することができる。
図は本発明の一実施例を示す回路図である。
Qla及びQtbは夫々チェプレッション形電界効果ト
ランジスタ、2Aa 、2Ba 、2Ab及び2Bbは
夫々インピーダンス変換回路、I)+ayD2a、D1
b、D2b は夫々ダイオードである。
ランジスタ、2Aa 、2Ba 、2Ab及び2Bbは
夫々インピーダンス変換回路、I)+ayD2a、D1
b、D2b は夫々ダイオードである。
Claims (1)
- 【特許請求の範囲】 1 一対のNPN形及びPNP形のトランジスタの各ベ
ースが互いに接続されて入力端子とされ、各エミッタが
互いに接続されて出力端子とされて成るインピーダンス
変換回路がN(=1 、2 、3゜・・・・・・)個縦
続接続され、入力信号が該縦続接続されたインピーダン
ス変換回路を通じて増巾用デエ′プレッション形電界効
果トランジスタのゲートに供給されるようになされ、初
段の上記インピーダンス変換回路の入力端子と上記電界
効果トランジスタのソースとの間にダイオードが接続さ
れて上記電界効果トランジスタの駆動をゲートソース間
電圧V。 8=0で停止させるようにしたことを特徴とする電界効
果トランジスタ増巾回路。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP51141519A JPS5917885B2 (ja) | 1976-11-25 | 1976-11-25 | 電界効果トランジスタ増巾回路 |
US05/852,971 US4128813A (en) | 1976-11-25 | 1977-11-18 | Amplifier |
GB48788/77A GB1579849A (en) | 1976-11-25 | 1977-11-23 | Field effect transistor amplifier circuits |
AU30884/77A AU512565B2 (en) | 1976-11-25 | 1977-11-23 | Fet pulse amplifier circuit |
NLAANVRAGE7712933,A NL189536C (nl) | 1976-11-25 | 1977-11-23 | Versterker, voorzien van een veldeffekttransistor. |
FR7735644A FR2372545A1 (fr) | 1976-11-25 | 1977-11-25 | Amplificateur a transistor a effet de champ |
DE2752739A DE2752739C2 (de) | 1976-11-25 | 1977-11-25 | Verstärker |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP51141519A JPS5917885B2 (ja) | 1976-11-25 | 1976-11-25 | 電界効果トランジスタ増巾回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5365645A JPS5365645A (en) | 1978-06-12 |
JPS5917885B2 true JPS5917885B2 (ja) | 1984-04-24 |
Family
ID=15293844
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP51141519A Expired JPS5917885B2 (ja) | 1976-11-25 | 1976-11-25 | 電界効果トランジスタ増巾回路 |
Country Status (7)
Country | Link |
---|---|
US (1) | US4128813A (ja) |
JP (1) | JPS5917885B2 (ja) |
AU (1) | AU512565B2 (ja) |
DE (1) | DE2752739C2 (ja) |
FR (1) | FR2372545A1 (ja) |
GB (1) | GB1579849A (ja) |
NL (1) | NL189536C (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54102956A (en) * | 1978-01-31 | 1979-08-13 | Sony Corp | Pulse amplifier circuit |
US4311922A (en) * | 1979-11-14 | 1982-01-19 | General Electric Company | Variable excitation circuit |
DE3280350D1 (de) * | 1982-08-25 | 1991-09-26 | Ibm Deutschland | Transistor-leistungsverstaerker mit verringerten schaltzeiten. |
US4992749A (en) * | 1988-12-28 | 1991-02-12 | Pioneer Electronic Corporation | Pulse-width modulating amplifier circuit |
GB0123441D0 (en) * | 2001-09-29 | 2001-11-21 | Smiths Group Plc | Electrical circuits |
US9024507B2 (en) | 2008-07-10 | 2015-05-05 | Cornell University | Ultrasound wave generating apparatus |
CN112886933B (zh) * | 2021-01-13 | 2022-10-04 | 上海艾为电子技术股份有限公司 | D类音频放大器及其自适应脉宽调整方法、电子设备 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2994834A (en) * | 1956-02-29 | 1961-08-01 | Baldwin Piano Co | Transistor amplifiers |
JPS585522B2 (ja) * | 1974-12-23 | 1983-01-31 | ソニー株式会社 | パルスハバヒヘンチヨウシンゴウゾウフクカイロ |
-
1976
- 1976-11-25 JP JP51141519A patent/JPS5917885B2/ja not_active Expired
-
1977
- 1977-11-18 US US05/852,971 patent/US4128813A/en not_active Expired - Lifetime
- 1977-11-23 NL NLAANVRAGE7712933,A patent/NL189536C/xx not_active IP Right Cessation
- 1977-11-23 GB GB48788/77A patent/GB1579849A/en not_active Expired
- 1977-11-23 AU AU30884/77A patent/AU512565B2/en not_active Expired
- 1977-11-25 DE DE2752739A patent/DE2752739C2/de not_active Expired
- 1977-11-25 FR FR7735644A patent/FR2372545A1/fr active Granted
Also Published As
Publication number | Publication date |
---|---|
NL189536C (nl) | 1993-05-03 |
NL189536B (nl) | 1992-12-01 |
DE2752739C2 (de) | 1986-03-13 |
JPS5365645A (en) | 1978-06-12 |
US4128813A (en) | 1978-12-05 |
DE2752739A1 (de) | 1978-10-12 |
GB1579849A (en) | 1980-11-26 |
FR2372545A1 (fr) | 1978-06-23 |
NL7712933A (nl) | 1978-05-29 |
AU3088477A (en) | 1979-05-31 |
FR2372545B1 (ja) | 1984-05-18 |
AU512565B2 (en) | 1980-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4649352A (en) | Differential amplifier circuit | |
GB1497102A (en) | Current amplifier | |
US3825774A (en) | Device for converting an input voltage into an output current or vice versa | |
JPH02104113A (ja) | 電圧対電流変換器 | |
JPS5917885B2 (ja) | 電界効果トランジスタ増巾回路 | |
US4004245A (en) | Wide common mode range differential amplifier | |
KR940011386B1 (ko) | 증폭 회로 및 푸시풀 증폭기 | |
US4755767A (en) | High gain amplifier using two current mirrors | |
JPS5951178B2 (ja) | パルス信号制御回路 | |
JPS5946445B2 (ja) | 差動増幅器 | |
GB1350352A (en) | Differential amplifiers | |
JPH04196704A (ja) | 増幅回路 | |
EP0613243A1 (en) | Anti-logarithmic converter with temperature compensation | |
JPS56137717A (en) | Current miller circuit | |
JPS6151447B2 (ja) | ||
JPH0738981Y2 (ja) | 定電流源回路 | |
SU1124427A1 (ru) | Дифференциальный усилитель | |
GB2035003A (en) | Differential amplifier | |
JPH0198307A (ja) | トランジスタ増幅器 | |
CA1093163A (en) | Amplifier | |
JPS6138159Y2 (ja) | ||
JPS62117403A (ja) | カレントミラ−回路 | |
SU843205A1 (ru) | Амлитудный ограничитель импульсов | |
SU364071A1 (ru) | Усилитель мощности | |
SU439055A1 (ru) | Входной дифференциальный каскад усилителя постоянного тока |