DE2752739A1

DE2752739A1 - Verstaerker

Info

Publication number: DE2752739A1
Application number: DE19772752739
Authority: DE
Inventors: Tadao Suzuki; Tadao Yoshida
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1976-11-25
Filing date: 1977-11-25
Publication date: 1978-10-12
Also published as: US4128813A; FR2372545B1; DE2752739C2; NL7712933A; NL189536C; GB1579849A; AU3088477A; JPS5365645A; FR2372545A1; AU512565B2; JPS5917885B2; NL189536B

Description

Die Erfindung bezieht sich auf einen Verstärker und insbesondere auf einen Verstärker mit eine«ι Feldeffekttransistor (FET), der auf ein Impulssignal wie ein impulsbreitenmoduliertes Signal öder ein Rechtecksignal schnell ansprechen kann.

Verstärker für Impulseignale sollen in der Lage sein, auf das zugeführte Impulssignal schnell anzusprechen. Wenn ein bipolarer Transistor verwendet wird, sollte die minimale Verzögerung bein Ein- und Ausschalten des Transistors so sein, daß das verstärkte Impulssignal als Rechtecksignal mit scharfen Vorder- und Rückflanken erscheint. Wegen der Minoritätsträger, die in der Basiszone gespeichert werden, wenn ein bipolarer Transistor gesättigt ist, tritt eine Verzögerung auf, bis diese gespeicherten Träger ausreichend entladen sind, so daß der Transistor gesperrt werden kann.

Ein weiteres Problem, das bei Irapulsverstärkern mit bipolaren Transistoren auftritt, ist die longitudinale Amplitudenverzerrung der Ausgangsspannung. Diese Verzerrung tritt auf, wenn bipolare Transistoren im Gegentakt geschaltet sind. Diese longitudinale Amplitudenverzerrung kann beseitigt werden, wenn bei Dioden zwischen die Basis des einen der Gegentakttransistoren und die übliche Sperrstrom-Oberbrückungediode geschaltet sind, die vorgesehen wird, wenn die Last ein Lautsprechersystem ist, das über eine Trockenspule gespeist wird.

Obwohl die zuvor beschriebene Schaltung zufriedenstellend arbeitet, tritt ein anderes Problem auf, wenn FETs verwendet werden. Da der FET nicht mit Speicherträgern arbeitet, besteht keine Notwendigkeit, gespeicherte Träger zu entladen, um den FET auszuschalten, wie im Falle eines bipolaren Transistors. Der FET mit Verarmungszone wie ein Sperrschicht-FET und insbesondere

809841/0570

ein Sperrschicht-FET mit vertikalem Kanal hat eine Eigeneingangs-Steuerelektrodenkapazität, die sich in Abhängigkeit von der Steuer-Source-Elektrodenspannung ändert. Diese Steuerelektrodenspannung wirkt mit der Ausgangsimpedanz des normalerweise für den FET verwendeten Ansteuerkreises zusammen und bewirkt eine Verzögerungszeit beim Ein- und Ausschalten des FETs. Diese Verzögerung ist für den Betrieb des FETs als Impulsverstärker nachteilig, insbesondere da diese Verzögerung zu verrundeten Vorder- und Rückflanken des verstärkten Impulses führt.

Es ist daher erwünscht, einen FET, der eine Eingangskapazität hat, mit einer Schaltung niedriger Ausgangsimpedanz anzusteuern. Dies dient dazu, die RC-Verzögerungszeit infolge der Eingangskapazität des FETs zu verringern. Da diese Eingangskapazität sich jedoch als Funktion der Steuer-Source-Elektrodenspannung ändert, neigt die Eingangskapazität dazu, erheblich zuzunehmen, wenn der Steuer-Source-Elektrodenkreis des FETs in Durchlaßrichtung vorgespannt ist. Z.B. schaltet bei einem N-Kanal-FET eine negative Steuer-Source-Elektrodenspannung den FET aus, und der FET wird eingeschaltet, wenn die negative Steuer-Source-Elektrodenspannung auf einen Pegel abnimmt, der den Steuer-Source-Elektrodenkreis in Durchlaßrichtung vorspannt. Wenn die Durchlaßvorspannung, die aut den Steuer-Source-Elektrodenkreis des N-Kanal-FET gegeben wird, positiv wird, nimmt die von der Spannung abhängige Eingangskapazität beträchtlich zu. Diese große Zunahme der Eingangskapazität bedeutet, daß eine erhöhte Leistung zur Ansteuerung des FETs benötigt wird. Außerdem ist der Drain-Source-Widerstand des Transistors, wenn die Steuer-Source-Elektrodenspannung positiv ist, viel größer, als wenn eine Durchlaßvorspannung gleich Null oder eine negative Durchlaßvorspannung mit niedrigem Pegel angelegt wird. Dieser hohe Source-Drain-Widerstand bedeutet, daß eine

«09841/0570

beträchtliche Eingangsleistung verloren geht.

Vorspannungen entgegengesetzter Polarität haben bei einem P-Kanal-FET gleiche Wirkung. Dies bedeutet« daß eine positive Spannung zum Ausschalten des P-Kanal-FETs verwendet wird, und der Durchlaßvorspannungsbereich erreicht wird, wenn die Steuer-Source-Elektrodenspannung auf einen niedrigen positiven Pegel verringert wird.

Als numerisches Beispiel sei angeführt, daß der FET in Durchlaßrichtung vorgespannt wird, wenn eine Steuer-Source-Elektrodenspannung von 0,7 V (negativ für einen N-Kanal-FET und positiv für einen P-Kanal-FET) angelegt wird. Wenn diese Steuer-Source-Elektrodenspannung verringert wird, nimmt die Eingangskapazität beträchtlich zu. Wenn die Steuer-Source-Elektrodenspannung Null ist, ist eine erhebliche Zunahme der Eingangsleistung erforderlich. Diese Bedingung wird noch erschwert, wenn die Durchlaßvorspannung für den N-Kanal-FET über Null erhöht und für den P-Kanal-FET unter Null verringert wird.

Es wurde bereits ein FET-Impulsverstärker vorgeschlagen, der einen Kreis hat, der verhindert, daß der FET in Durchlaßrichtung zu stark vorgespannt wird. Bei diesem Kreis ist eine einfache Diode zu dem Steuer-Source-Elektrodenkreis parallelgeschaltet. Diese begrenzt die Durchlaß-Steuer-Source-Elektrodenspannung auf z.B. 0,7V. Wie zuvor erwähnt wurde, führt diese positive Durchlaßvorspannung, die auf den Steuer-Source-Elektrodenkreis eines N-Kanal-FETs gegeben wird, zu einer großen Eingangskapazität, die eine beträchtliche Erhöhung der Leistung erfordert, um den FET und die mit ihm verbundene Last anzusteuern.

Der Erfindung liegt die Aufgabe zugrunde, einen Verstärker mit wenigstens einem FET zu schaffen, der diese

809841/0570

Probleme und die Nachteile der bekannten Schaltungen überwindet, dessen FET schnelle Ein- und Ausschalt-Ansprechzeiten hat, bei dem die verstärkten Impulse scharfe Vorder- und Rückflanken haben, dessen Eingangskapazität so begrenzt ist, daß die Notwendigkeit der Übersteuerung des FETs wegen einer großen Eingangskapazität vermieden wird, der nicht wie bisher eine große Leistung zur Ansteuerung benötigt, bei dem der Drain-Source-Widerstand des FETs auf einen relativ niedrigen Wert begrenzt ist, wenn der FET eingeschaltet ist, und dessen FET von einem Impedanzwandler mit einer relativ niedrigen Ausgangsimpedanz angesteuert wird.

Weiterhin soll ein Gegentaktverstärker mit FETs geschaffen werden, bei dem die spannungsabhängige Eingangskapazität jedes FETs durch Begrenzung der maximalen Steuer-Source-Elektrodenspannung, die auf jeden FET gegeben wird, auf einem relativ niedrigen Wert gehalten werden kann.

Die Erfindung schafft einen Verstärker, der einen FET aufweist, dessen Steuerelektrode von einem Eingangskreis ein Eingangssignal zugeführt wird. Der Eingangskreis ist über einen Impedanzwandler mit der Steuerelektrode des FETs verbunden. Der Impedanzwandler besteht aus η Impedanzwandlerstufen, von denen jede eine relativ niedrige Ausgangsimpedanz hat. Ein Spannungsbegrenzungskreis ist zwischen den Eingangskreis und die Steuerelektrode des FETs geschaltet, um die Durchlaüvorspannung des FETs zu begrenzen. Dieser Spannungsbegrenzungskreis hat m Spannungsbegrenzungselemente, wobei η und m ganze Zahlen sind und η gleich oder größer als m ist. Bei einer Ausführungsform ist der Verstärker aus zwei im Gegentakt geschalteten FETs gebildet, und jeweils ein Impedanzwandler ist zwischen den Eingangskreis und die Steuerelektrode jedes FETs geschaltet, während jeweils ein

809841/0570

Spannungsbegrenzungskreis zwischen den Eingangskreis und die Steuerelektrode jedes FETs geschaltet ist.

Die Erfindung wird nachstehend anhand der Figuren 1 bis 3 beispielsweise erläutert. Es zeigt:

Figur 1 ein Schaltbild einer Ausführungsform der Erfindung,

Figur 2 eine graphische Darstellung der Eingangskapazität und der Steuer-Source-Elektrodenspannung eines FETs, und

Figur 3 ein Schaltbild einer weiteren Ausführungsform der Erfindung.

Wie Fig. 1 zeigt, sind zwei FEts QIa und Q1b in Gegentakt geschaltet. Diese FETs sind als komplementäre Elemente gezeigt, jedoch können beide FETs entweder N-Kanal- oder P-Kanal-Elemente sein. Wie gezeigt ist, ist der FET Q1a ein P-Kanal-Element und der FET Qib ein N-Kanal-Elernent, deren jeweilige Drainelektroden gemeinsam mit einem Ausgang T2 verbunden sind. Die Sourceelektrode eines jeden FETs kann eine Versorgungsgleicnspannung erhalten, und jede Steuerelektrode ein zu verstärkendes Signal wie ein Impulssignal, so daß das verstärkte Impulssignal zur Ansteuerung einer Last (nicht gezeigt) verwendet werden kann, die mit dem Ausgang T2 verbunden sein kann.

Ein Eingangskreis 1 ist mit dem Eingang T1 verbunden, um ein Signal aufzunehmen, das den FETs zugeführt wird. Es sei angenommen, daß das empfangene Signal ein Impulssignal wie ein impulsbreitenmoduliertes Signal oder ein anderes Rechtecksignal ist. Der Eingangskreis 1 ist aus komplementären Transistoren gebildet, wobei der Transistor Q2a ein NPN-Transistör und der Transistor Q2b ein PNP-Transistor ist. Die Basen dieser Transistoren

809841/0570

sind gemeinsam mit dem Eingang T1 verbunden und deren Emitter sind über einen Emitterwiderstand R2 mit einem Bezugspotential wie Masse verbunden.

Wenn das auf den Eingang T1 gegebene Impulssignal zwischen positiven und negativen Pegeln wechselt, werden die Transistoren Q2a und Q2b abwechselnd leitend. Das am Kollektor des Transistors Q2a in Abhängigkeit von dem positiven Teil des Eingangsimpulssignals abgenommene Signal wird zur Ansteuerung des FETs Qia verwendet, und das am Kollektor des Transistors Q2b in Abhängigkeit von den negativen Teil des Eingangsimpulssignaies abgenommene Signal wird zur Ansteuerung des uETs Q1b verwendet. Ein Kondensator C ist zwischen die Kollektoren der Transistoren Q2a und Q2b zur Formung des Verlaufs der Signale an diesen Kollektoren geschaltet. Außerdem sind Kollektorwiderstände R1a und R1b mit den Kollektoren der Transistoren Q2a und Q2b verbunden, um diesen positive und negative Versorgungsgleichspannungen zuzuführen.

Ein Ansteuerkreis ist zwischen den Eingangskreis 1 und den FET Q1a sowie zwischen den Eingangskreis und den FKT Q1b geschaltet. Jeder Ansteuerkreis ist ein aus η Stufen bestehender Impedanzwandler. Bei dem gezeigten Beispiel besteht jeder Impedanzwandler aus zwei Stufen zwischen den Eingangskreis 1 und die Steuerelektrode des FETs Qia sind somit zwei Stufen 2Aa und 2Ba in Kaskade geschaltet. In gleicher Weise ist ein Impedanzwandler, der aus zwei Stufen 2Ab und 2Bb gebildet ist, die in Kaskade geschaltet sind, zwischen den Eingangskreis und die Steuerelektrode des FETs Qib geschaltet. Obwohl zwei Stufen für jeden Impedanzwandler gezeigt sind, kann η irgendeine ganze Zahl wie 1, 2, ... η sein. Die Impedanzwandler haben eine relativ niedrige Ausgangsimpedanz. Dies ist darauf zurückzuführen, daß die Aus-

809841/0570

gangsimpedanz jedes Impedanzwandlers mit der Eingangsimpedanz des jeweiligen FETs Q1a und QIb zusammenwirkt, und eine Zeitkonstantenverzögerung bei der Ladung und Entladung dieser Kapazität bewirkt. Die Verzögerung führt zu einer entsprechenden Verzögerung bein Kin- und Ausschalten des FETs. Durch Verringerung dieser Verzögerung wie durch die Schaffung einer niedrigen Ausgangsimpedanz für die Impedanzwandler sprechen daher die FETs Q1a und Qib auf zugeführte Impulssignale schnell an, und die dadurch erzeugten verstärkten Impulse haben scharfe Vorder- und Rückflanken.

Jede Stufe in jedem Impedanzwandler hat ebenfalls eine relativ niedrige Ausgangsimpedanz, und jede Stufe besteht aus zwei komplementären Transistoren, deren Basen miteinander und der Emitter miteinander verbunden sind. Die Stufe 2Aa besteht aus einem NPN-Transistor Q3a und einem PNP-Transistor Q4a, wobei die miteinander verbundenen Basen dieser Transistoren mit dem Kollektor des Transistors Q2a des Eingangskreises 1 verbunden sind. Die Stute 2Ba besteht aus einem NPN-Transistor Q5a und einem PNP-Transistor Q6a, deren miteinander verbundene Basen mit den miteinander verbundenen Emittern der Transistoren Q3a und Q4a der Stufe ^Aa verbunden sind. Die miteinander verbundenen Emitter der Transistoren Q5a und Q6a sind mit der Steuerelektrode des FETs Q1a verbunden. Die Stufen 2Ab und 2Bb haben gleicnen Aufbau und dienen dazu, am Kollektor des Transistors Q2b des Eingangskreises 1 erzeugte Impulssignale der Steuerelektrode des FETs Q1b zuzuführen.

Geeignete Versorgungsgleichspannungen werden den FETs, dem Eingangskreis 1 und jeder Stufe der Impedanzwandler zugeführt. Der FET Q1a, der Transistor Q2a und die Stufen 2Aa und 2Ba ernalten bezüglich der den FET Q1b, den

8098A1 /0570

Transistor Q2b und den Stufen 2Ab und 2Bb zugeführten Spannungen positive Gleichspannung. Eine maximale positive Gleichspannung wird von einer Gleichspannungsquelle B1a über den Kollektorwiderstand Ria dem Kollektor des Transistors Q2a und auch direkt dem Kollektor der Transistoren Q3a und Q5a zugeführt. Eine minimale Gleichspannung/ die sogar eine negative Polarität haben kann, wird von der Gleichspannungsquelle B2A den Kollektoren der Transistoren Q4a und Q6a direkt zugeführt. Eine mittlere Gleichspannung wird von einer Gleichspannungsquelle B3a der Sourceelektrode des FETs Q1a direkt zugeführt. Diese Gleichspannungsquellen können in der gezeigten Weise ausgebildet sein, wobei die maximale Gleichspannung von dem positiven Anschluß der Quelle B1a erhalten wird, deren negativer Anschluß mit dem positiven Anschluß der Quelle B3a verbunden ist und deren negativer Anschluß mit einem Bezugspotential wie Masse verbunden ist. Der positive Anschluß der Quelle B2a ist mit dem positiven Anschluß der Quelle B3a verbunden. Stattdessen kann auch eine einzige Gleichspannungsquelle mit geeigneten Abgriffen vorgesehen sein, um die jeweiligen Gleichspannungen entsprechend den Quellen Bia, B2a und B3a abzugreifen.

Der FET Q1b, der Transistor Q2b in dem Eingangskreis 1 und der zwischengeschaltete Impedanzwandler sind bezüglich des FETs Qia, des Transistors Q2a im Eingangskreis und dem zwischengeschalteten Impedanzwandler symmetrisch. Die Gleichspannungen, die diesen symmetrischen Kreisen zugeführt werden, sind daher mit Ausnahme aer Polarität im wesentlichen gleich. Daher wird eine maximale negative Gleichspannung von der Gleichspannungsquelle BIb den Kollektoren der PNP-Transistoren Q2b, Q4b und Q6b zugeführt. Eine minimale Gleichspannung, die eine positive Polarität haben kann, wird von der Gleichspannungsquelle B2b den Kollektoren der NPN-Transistoren Q3b und Q5b zugeführt. Eine Zwischengleichspannung

8098A1/0570

wird von der Gleichspannungsquelle Q3b der Sourceelektrode des FETs Q1b zugeführt. Die Gleichspannungsquellen B1b, B2b und B3b können einzelne Quellen sein, die in der gezeigten Weise geschaltet sind, oder können statt dessen aus einer einzigen Gleichspannungsqoelle mit entsprechenden Abgriffen sein, von denen die einzelnen Gleichspannungen abgenommen werden. Weiterhin ist es möglich*.: daß alle gezeigten Gleichspannungsquellen als eine einzige Quelle mit entsprechenden Abgriffen ausgebildet ist, an denen die entsprechenden Gleichspannungen abgenommen werden.

Ein Spannungsbegrenzungskreis ist zwischen den FET Qia und den Eingangskreis 1 geschaltet, und ein weiterer Spannungsbegrenzungskreis ist zwischen den FET Q1b und den Eingangskreis geschaltet. Der Zweck der Spannungsbegrenzungskreise besteht darin, die maximalen Gate-Source-Durchlaßvorspannungen zu begrenzen, die auf die jeweiligen FETs gegeben werden können. Da die Eingangskapazität des FETs eine spannungsabhängige Größe ist, insbesondere, wenn der FET in Durchlaßrichtung vorgespannt ist, kann diese Eingangskapazität auf einem relativ niedrigen, im wesentlichen konstanten Wert gehalten werden, wenn die Durchlaßvorspannung begrenzt wird, die auf den FET gegeben wird. Da die Amplitude der von dem Eingangskreis 1 zugeführten Impulssignale nicht begrenzt werden soll, werden die Spannungsbegrenzungskreise verwendet, um die Gate-Source-Durchlaßvorspannung zu begrenzen. Wie Fig. 1 zeigt, besteht jeder Spannungsbegrenzungskreis aus einer Diode. Demgemäß ist eine Diode Dia zwischen die Sourceelektrode des FETs Q1a und den Kollektor des Transistors Q2a geschaltet, und eine Diode Dib ist zwischen die Sourceelektrode des Transistors Qib und den Kollektor des Transistors Q2b geschaltet. Jede dieser Dioden ist so gepolt, daß sie leitet, wenn die Gate-Source-Spannung über dem Jeweiligen FET den Durchlaßvorspannungsbereich erreicht.

809841/0570

Wie später beschrieben wird, kann jeder Spannungsbegrenzungskreis aus mehreren in Kaskade geschalteten Dioden bestehen. Allgemein können m Dioden in jedem Spannungsbegrenzungskreis vorgesehen sein, wobei m eine ganze Zahl ist und η ^. m.

Es wird nun die Arbeitsweise der beschriebenen Schaltung erläutert. Es sei angenommen, daß ein impuisbreitenmoduliertes Signal dem Eingang T1 zugeführt wird, das positive und negative Perioden hat. Selbstverständlich kann jede andere Art Impulssignal oder ein Rechtecksignal dem Eingang T1 zugeführt werden. Der Transistor Q2a wird während der positiven Halbperioden des impulsbreitenmodulierten Signals und der Transistor Q2b wird während der negativen Halbperioden leitend. Ein Impulssignal, dessen Impulsbreite sich zwischen Null und einem positiven Pegel ändert, wird am Kollektor des Transistors Q2a erzeugt, und ein Impulssignal, dessen Amplitude sich zwischen Null und einem negativen Pegel ändert, wird am Kollektor des Transistors Q2b erzeugt.

Wenn das Signal am Kollektor von Q2a positiv ist, werden Q3a und Q5a in den Stufen 2Aa und 2Ba leitend und geben ein relativ positives Signal auf die Steuerelektrode des FETs Q1a ab. Somit wirken Q3a und Q5a als Ladekreis für die Eingangskapazität des FETs QIa, um diesen zu sperren bzw. auszuschalten. Da die Ausgangsimpedanzen von Q3a und Q5a relativ niedrig sind, ist die Ausschaltverzögerung aufgrund dieser Ausgangsimpedanz in Zusammenwirkung mit der Eingangskapazität des FETs Q1a kurz. Daher wird der FET sofort ausgeschaltet.

Wenn das Signal am Kollektor von Q2a etwa Null ist, werden Q3a und Q5a gesperrt, während Q4a und Q6a leitend sind. Daher wird ein Signal mit relativ niedrigem Pegel auf die Steuerelektrode des FETs Q1a gegeben. Dieses

809841/0570

Signal hat das Bestreben» den FET in Durchlaßrichtung vorzuspannen. Q4a und Q6a wirken somit als Entladeweg für die Eingangskapazität des FETs QIa, um diese Kapazität zu entladen und den FET einzuschalten. Da die Ausgangs-* impedanzen von Q4a und Q6a relativ niedrig sind, ist die Einschaltverzögerung des FETs Q1a infolge dieser Ausgangsimpedanzen in Zusammenwirkung mit der Eingangskapazität kurz. Der FET wird daher sofort eingeschaltet.

Es sei angenommen, daß die Basis-Emitter-Spannungen von Q4a und Q6a gleich sind und jeweils mit VBE bezeichnet werden. Weiterhin sei angenommen, daß der Durchlaßspannungsabfall über der Diode Dia ait VD bezeichnet wird. Folglich kann die Gate-Source-Spannung BGS des FETs Q1a wie folgt ausgedrückt werden:

^VGS ^{+ V}D " ^2VBE

Wenn die Diodenspannung VD gleich der Basis-Emitter-Spannung BVE ist, wie dies der Fall ist, wenn die gezeigte Schaltung in üblicher IC-Technik hergestellt wird, dann gilt:

^VGS ^VBE

Somit wird durcn eine einzige Diode D1a die Gate-Source-Durchlaßvorspannung des FETs Q1a auf +BVE begrenzt und kann typischerweise zum Beispiel etwa 0,7 V betragen.

Der gleiche Vorgang wird zum Ein- und Ausschalten des FETs Q1b erreicht. Q4b und Q6b wirken als Ladekreis zum Laden der Eingangskapazität des FETs QIb, um diesen auszuschalten. Q3b und Q5b wirken als Ladekreis, um die Eingangskapazität des FETs Q1b zu entladen und ihn einzuschalten. Die Diode DIb dient zur Begrenzung der

8098A1/0570

maximalen Gate-Source-Durchlaßvorspannung VGS des FETs Q1b auf -VBE. Die maximale Durchlaßvorspannung, die bei der gezeigten Schaltung auf den FET Q1b und bei Verwendung nur einer einzigen Diode Dib gegeben werden kann, beträgt -0,7 V.

Die Dioden Dia und Dib sind leitend, wenn die FETs Q1a und Q1b in Durchlaßrichtung vorgespannt sind, und sind gesperrt, wenn die jeweiligen FETs ausgeschaltet sind.

Fig. 2 ist ein Diagramm, das zeigt, wie sich die Eingangskapazität z.B. eines N-Kanal-FETs mit der Gate-Source-Spannung ändert. Wenn die Gate-Source-Spannung die Einschnürspannung -Vp überschreitet, ist die Eingangskapazität Ci relativ niedrig. Diese Kapazität nimmt zu, wenn die Gate-Source-Spannung auf die Einschnürspannung -Vp verringert wird und ist in dem Bereich von -Vp bis etwa -0,7 V im wesentlichen konstant. Wenn VuS etwa -0,7 V ist, wird der N-Kanal-FET in Durchlaßrichtung vorgespannt und eingeschaltet. Wenn die Durchlaßvorspannung durch Verringerung der Gate-Source-Spannung VGS auf Null zunimmt und dann diese Spannung in den positiven Bereich ansteigt, nimmt die Eingangskapazität Ci merklich zu. Jedoch wird die Durchlaßvorspannung, die auf den N-Kanal-FET Q1b gegeben wird, auf -0,7 V begrenzt, wie zuvor beschrieben wurde, so daß ein geeigneter niedriger Wert für die Eingangskapazität Ci aufrecht erhalten wird. Die Verzögerungszeit beim Ausschalten dieses FETs ist daher relativ kurz. Wegen dieses relativ niedrigen Kapawertes ist die zur Ansteuerung des FETs und der damit verbundenen Last benötigte Eingaxigsleistung nicht so groß wie bei einem hohen Kapazitätswert. Außerdem tritt wegen des relativ niedrigen EingangskapazitStswertes eine relativ niedrige wenn nicht überhaupt keine Verlustleistung auf.

809841 /0570

Fig. 2 zeigt die Beziehung zwischen der Eingangskapazität Ci und der Gate-Source-Spannung VGS eine N-Kanal-FETs, es ist jedoch ersichtlich, daß die gleiche Beziehung für einen P-Kanal-FET wie den FET Q1a gilt. Durch Anordnung einer Diode Dia in der Schaltung der Fig. 1 wird jedoch die maximale Durchlaßvorspannung des FETs Q1a auf +0,7 V begrenzt. Somit wird die Eingangskapazität Ci des P-Kanal-FETs Q1a ebenfalls auf einem relativ niedrigen Wert gehalten.

Fig. 3 zeigt eine weitere Ausführungsform, die im wesentlichen gleich der der Fig. 1 ist, mit der Ausnahme, daß der Spannungsbegrenzungskreis für den FET Q1a eine zusätzliche Diode D2a und der Spannungsbegrenzungskreis für den FET Q1b in gleicher Weise eine zusätzliche Diode D2b enthält. Mit der zusätzlichen Diode ergibt sich die Gate-Source-Spannung für jeden FET wie folgt:

^VGS	₊ 2V_D
^VGS	- ^2VBE
^VGS	= O

Durch die Verwendung der beiden Dioden in dem Spannungsbegrenzungskreis für jeden FET wird die maximale Durchlaß vor spannung jedes FETs auf Null Volt begrenzt. Dies ist eine Verbesserung gegenüber den bekannten Schaltungen, bei denen die Durchlaßvorspannung des FETs Null überschreiten kann. Dies bedeutet, daß sich bei den bekannten Schaltungen die Durchla»vorspannung eines N-Kanal-FETs bis auf 0,7 V und eines P-Kanal-FETs bis auf -0,7 V erstrecken kann. Wie Fig. 2 zeigt, führen diese bei den bekannten Schaltungen zugelassenen Durchlaßvorspannungen zu relativ hohen Eingangsimpedanzwerten, so daß eine höhere Eingangsleistung zur Ansteuerung des FETs notwendig ist, und sich dadurch ein höherer Leistungsverlust ergibt.

8098A1/0570

Bei den Ausführungsformen der Fig. 1 und 3 kann jeder Impedanzwandler η Stufen und jeder Spannungsbegrenzungskreis m Spannungsbegrenzungselemente wie Dioden haben. Bei der bevorzugten Ausführungsform ist η - m = 1. Bei einer anderen Ausführungsform ist η = m. Da ein N-Kanal-FET bei einer negativen Spannung in Durchlaßrichtung vorgespannt werden kann, die größer als 0,7 V ist, und ein P-Kanal-FET bei einer positiven Spannung in Durchlaßrichtung vorgespannt werden kann, die größer als +0,7 V ist, kann die Differenz zwischen der Anzahl der Stufen in jedem Impedanzwandler und der Anzahl der Elemente in jedem Spannungsbegrenzungskreis gleich 2 sein. Der allgemeine Ausdruck, der die Beziehung zwischen der Anzahl der Impedanzwandlerstufen und der Anzahl der Spannungsbegrenzungselemente beschreibt ist η ^- m.

In Abwandlung von den beschriebenen Ausführungsformen kann der Verstärker auch nicht als Gegentaktverstärker ausgebildet sein. Damit können der FET Q1b, der Transistor Q2b und der Impedanzwandler und der Spannungsbegrenzungskreis, die zwischengeschaltet sind, weggelassen werden. Es ist auch möglich, den FET Q1a, den Transistor Q2a und den Impedanzwandler und den zwischengeschalteten Spannungsbegrenzungskreis wegzulassen. Auch muß nicht jedes Spannungsbegrenzungselement eine Diode sein, sondern es kann jeder PN-Übergang zur Bildung eines Spannungsabfalls verwendet werden, der gleich dem Spannungsabfall über jeder Impedanzwandlerstufe ist. Die Spannungsbegrenzungsdiode kann daher durch den Basis-Emitter-Übergang eines bipolaren Transistors ersetzt werden. Wenn keine Stromverstärkung in den Ansteuerkreisen für die FETs benötigt wird, können die Transistoren in den Impedanzwandlerstufen durch gegensinnig gepoj-te parallele Dioden ersetzt werden. Bei

8098 A1 /0570

der Ausführungsfonn, bei der die FETs Q1a und Q1b in einem Leistungsverstärker zur Ansteuerung eines Lautsprechersystems verwendet werden, wird jedoch diese Verstärkung bevorzugt. Außerdem ist der Eingangskreis 1 nicht auf die gezeigte Anordnung begrenzt, sondern es können auch andere Eingangskreise wie Vorverstärker und dergleichen verwendet werden.

809841 /0570

-22 -Leerseite

Claims

Ansprüche

Verstärker, bestehend aus einem Feldeffekttransistor mit einer Eingangselektrode für ein Eingangssignal, einer ersten, mit einer Last verbundenen Ausgangselektrode und einer zweiten Ausgangselektrode, der eine Versorgungsgleichspannung zugeführt wird, einem Eingangskreis für das Eingangssignal und einem Impedanzwandler zur Verbindung des Eingangskreises mit der Eingangseleketrode des FETs, um diesem das Eingangssignal zuzuführen, wobei der Impedanzwandler aus η Impedanzwandlerstufen besteht, von denen jede eine relativ niedrige Ausgangsimpedanz hat, gekennzeichnet durch einen zwischen den Eingangskreis und die zweite Ausgangselektrode des FETs geschalteten Kreis zur Begrenzung der Durchlaßvorspannung des FETs, der m Spannungsbegrenzungselemente enthält, wobei η und m ganze Zahlen sind und 1 gleich oder größer als m ist.

«O«fU 1/0570
2. Verstärker nach Anspruch 1, dadurch gekennzeichnet , daß die Spannung über jeder Stufe des Impedanzwandlers im wesentlichen gleich der Spannung über jedem Spannungsbegrenzungselement ist.
3. Verstärker nach Anspruch 2, dadurch gekennzeichnet, daß der FET eine EingangskapazitHt hat und daß jede Stufe des Impedanzwandlers einen Kapazitätsladekreis niedriger Ausgangsimpedanz und einen Kapazitätsentladekreis niedriger Ausgangsimpedanz hat.
4. Verstärker nach Anspruch 3, dadurch gekennzeichnet, daß der Lade- und Entladekreis einen PN-Übergang und daß jedes Spannungsbegrenzungselement einen PN-Übergang enthält.
5. Verstärker nach Anspruch 4, dadurch gekennzeichnet , daß η - m = 1.
6. Verstärker nach Anspruch 4, dadurch g e k e η η ze i chnet , daß η = m.
7. Verstärkernach Anspruch 4, dadurch gekennzeichnet, daß jede Stufe des Impedanzwandlers aus einen NPN- und einem PNP-Transistor besteht, deren Basen miteinander und der Emitter miteinander verbunden sind, daß einer der Transistoren den Ladekreis und der andere den Er.tladekreis bildet, und daß jedes Spannungsbegrenzungselement eine Diode ist.
8. Verstärker nach Anspruch 7, dadurch gekennzeichnet , daß jede Diode so gepolt ist, daß sie leitet, wenn der FET in Durchlaßrichtung vorgespannt ist und leitet, wodurch die Eingangskapazität

809«Λ 1/0570

des FETs, die mit der Zunahme der Durchlaßvorspannung zunimmt,auf einen maximalen Wert begrenzt wird.
9. Verstärker nach Anspruch 1, gekennzeichnet durch einen zweiten FET, der mit dem ersten FET im Gegentakt geschaltet ist und eine Eingangselektrode für ein Eingangssignal, das von dem Eingangskreis zugeführt wird, und eine erste und eine zweite Ausgangselektrode aufweist, von denen die eine mit der ersten Ausgangselektrode des ersten FETs und die andere mit der Ausgangselektrode verbunden ist, der eine Versorgungsgleichspannung zugeführt wird, einen Impedanzwandler zur Verbindung des Eingangskreises mit der Eingangselektrode des zweiten rETs, um diesen ein Eingangssignal zuzuführen, wobei der Impedanzwandler aus η Impedanzwandlerstufen Desteht, von denen jede eine relativ niedrige Ausgangsimpedanz hat, und einen zweiten Kreis, der zwischen den Eingangskreis und die andere Ausgangselektrode des zweiten FETs geschaltet ist, um die Durchlaßvorspannung des zweiten FETs zu begrenzen, wobei der zweite Kreis m Spannungsbegrenzungselemente enthält.
10. Verstärker nach Anspruch 9, dadurch gekennzeichnet, daß der FET ein FET mit vertikalem Kanal ist, deren Drainelektroden miteinander verbunden sind und deren Sourceelektroden Versorgungsgleichspannungen erhalten.
11. Verstärker, bestehend aus einem ersten und einem zweiten FET, die im Gegentakt geschaltet sind, von denen jeder eine Gate-, Source- und Drainelektrode aufweist, wobei eine der Source- und Drainelektroden des ersten FETs gemeinsam mit einer der Source- und Drainelektroden des zweiten FETs und einem Ausgang verbunden ist, und die andere der Source- und Drainelektroden jedes FETs

909841/0570

eine Versorgungsgleichspannung erhält, einem Eingangskreis für die Zufuhr der Eingangssignale zu dem ersten und zweiten FET, und einem ersten und einem zweiten Impedanzwandler zur Verbindung des Eingangskreises mit dem ersten und zweiten FET, wobei jeder Impedanzwandler eine relativ niedrige Ausgangsimpedanz hat, dadurch gekennzeichnet , daß ein ersten und zweiter Spannungsbegrenzer zwischen den Eingangskreis und die Sourceelektroden des ersten und zweiten FETs geschaltet sind, um die Durchlaßvorspannung des ersten und zweiten FETs und dadurch deren Eingangskapazität zu begrenzen.
12. Verstärker nach Anspruch 11, dadurch gekennzeichnet, daß der Impedanzwandler aus η Impedanzwandlerstufen besteht, die in Kaskade geschaltet sind und von denen jede eine relativ niedrige Ausgangsimpedanz hat, und daß jeder Spannungsbegrenzer aus m Spannungsbegrenzungseiementen besteht, die in Kaskade geschaltet sind, wobei η und m ganze Zahlen (1, 2, ...) sind und η ^ m.
13. Verstärker nach Anspruch 12, dadurch gekennzeichnet , daß die Spannung über einer Impedanzwandlerstufe gleich der Spannung über einem Spannungsbegrenzungselernent ist, wenn das den jeweiligen FETs zugeführte Eingangssignal ausreicht, den FET leitend zu machen.
14. Verstärker nach Anspruch 12, dadurch g e k e η η ζ e i c h η et , daß jede Impedanzwandlerstufe aus einem Kapazitätsladekreis und einem Kapazitätsentladekreis besteht, über die die Eingangskapazität des jeweiligen FETs geladen wird, um in Abhängigkeit von einem Impulssignal den FET auszuschalten, und entladen

809841/0570

wird, um den FET einzuschalten.
15. Verstärker nach Anspruch 12, dadurch gekennzeichnet, daß jede Impedanzwandlerstufe aus komplementären Transistoren besteht, deren Basen miteinander verbunden sind, um ein Eingangssignal von dem Eingangskreis aufzunehmen und deren Emitter miteinander und mit der SteuereleKtrode des jeweiligen Transistors verbunden sind.
16. Verstärker nach Anspruch 15, dadurch gekennzeichnet, daß jedes Spannungsbegrenzungselement eine Diode ist, die so geschaltet ist, daß sie leitet, wenn der jeweilige FET in Durchlaßrichtung vorgespannt ist und leitet.
17. Verstärker nach Anspruch 16, dadurch gekennzeichnet, daß η - m « 1.
18. Verstärker nach Anspruch 16, dadurch gekennzeichnet , daß η = m.
19. Verstärker nach Anspruch 1, dadurch gekennzeichnet, daß der Eingangskreis aus komplementären Transistoren besteht, deren Basen zum Empfang des Eingangssignals miteinander und deren Emitter miteinander verbunden sind, wobei der Kollektor eines der kompelemtären Transistoren mit dem ersten Impedanzwandler und der Kollektor des anderen mit dem zweiten Impedanzwandler verbunden ist.
20. Verstärker nach Anspruch 19, dadurch gekennzeichnet, daß die miteinander verbundenen Emitter der komplementären Transistoren durch eine Impedanz mit einem Bezugspotential verbunden sind,

809841/0570

und daß ein Kapazitätselement zwischen die Kollektoren der komplementären Transistoren geschaltet ist.
21. Verstärker nach Anspruch 11, dadurch gekennzeichnet, daß der erste und zweite FET komplementäre FETs mit vertikalem Kanal sind.

809841/0570