DE2751669C2 - Impulsverstärker - Google Patents

Description

3 4

tentanmeldung 5 113/64 vom 21. April 1964), einen ge- und Entladezeit kann jedoch der Fall eintreten, daß die

sonderten Minoritätsträger-Endadungskreis vorzuse- FET gleichzeitig leitend sind

hen, der betätigt wird, wenn der bipolare Transistor Der Erfindung liegt die Aufgabe zugrunde, einen Imgesperrt werden solL Dieser Kreis besteht aus einer pulsverstärker entsprechend dem Oberbegriff des AnDiode, die mit der Basis des Transistors verbunden und 5 Spruches 1 so auszubilden, daß ein gleichzeitiges Leiso gepolt ist, daß dann, wenn die Diode in Durchlaßrieb.- tendsein beider FET ausgeschlossen ist
tung vorgespannt ist, die Minoritätsträger über sie ent- Diese Aufgabe wird erfindungsgemäß durch die laden werden können. Dieser Stand der Technik betrifft kennzeichnenden Merkmale des Anspruches 1 gelöst
jedoch nicht das Problem der Überlappung des Ein- Zweckmäßige Ausgestaltungen der Erfindung sind schaltzustandes von Transistoren, die in Gegentakt- io Gegenstand der Unteransprüche,
schaltung angeordnet sind. Dieser Stand der Technik Fig. 1 zeigt eine Ausführungsforrn eines Impulsverberücksichtigt auch nicht den Nachteil aufgrund des stäkers, der FET Q i und Q 2 enthält, die komplementär Leistungsverlustes, der durch eine solche Überlappung ausgebildet und im Gegentakt geschaltet sind Der FET des Einschaltzustandes in Gegentakttransistoren verur- Q1 ist ein P-Kanal-Element und der FET Q 2 ein N-Kasacht werden kann. Obwohl bei bipolaren Transistoren 15 nal-EIement Die Drainelekroden der FET Q1 und Q 2 eine Abschaltverzögerung (verursacht durch eine hohe sind mit einem gemeinsamen Ausgang verbunden: ihre Minoritätsträger-Stromdichte in der Basiszone) auftritt, Sourceelektroden erhalten eine Versorgungsgleichwenn der Transistor gesättigt ist, tritt keine vergleichba- spannung. Die Steuerelekrode jedes FET erhält ein Imre Einschaltverzögerung auf. pulssignal, z. B. ein impulsbreitenmoduliertes Signal. Im

Dies ist unterschiedlich gegenüber einem FET, bei 20 allgemeinen können die Impulssignale, die den Steuer-

dem die Eingangskapazität der Steuerelektroden eine elektroden der FET Q1 und Q 2 zugeführt werden, als

Ein- und eine Ausschaitzeitverzögerung verursacht Rechtecksignale angesehen werden, w« später näher

Obwohl die Existenz der Eingangskapazität des FET beschrieben wird

bekannt ist, war es bisher nicht möglich, das Problem Obwohl eine Gegentaktschaltung mit komplemen-

des zuvor erwähnten Leistungsverlustes zu vermeiden. 25 tären FET und gemeinsamer Sourceelektrode darge-

Im allgemeinen ist die Eingangskapazität des FET vom stellt ist, können auch andere Gegentaktkreise verwen-

Vorstrom im wesentlichen unabhängig und kann daher det werden, etwa ein Gegentaktkreis, der aus zwei N-

durch geeignete Wahl dieses Vorstroms nicht verringert Kanal-FET oder zwei P-Kanal-FET besteht, oder ein

werden. Es ist jedoch bekannt, daß die durch die Ein- Gegentaktkreis aus komplementären FET mit gemein-

gangskapazität und den Widerstand des Ansteuerkrei- 30 samer Drainelektrode.

ses gegebene Zeitkonstante die Abschaltzeit des FET An den mit beiden Drainelektroden der FET Q1 und

beeinflußt In »FET Applications Handbook« von Eim- Q 2 in F i g. 1 verbundenen Ausgang ist eine Last 3 ange-

binder, Tab Books (1970), wird festgestellt, daß, wenn schlossen. Wird der gezeigte Verstärker als NF-Lei-

einem FET ein Sperrsignal zugeführt wird die Streuka- stungsverstärker verwendet, kann die Last aus einem

pazität eine überschüssige Ladung erhält Diese Ladung 35 Tiefpaßfilter und einer Lautsprecheranordnung beste-

muß beseitigt und die Kapazität emeut geladen werden, hen.

um ein Potential aufzubauen, bevor der FET als ge- Mit der Sourceelektrode des FET Q1 ist eine Gleichsperrt angesehen werden kann. Die zur Beseitigung die- Spannungsquelle B1 verbunden, um diesem eine positi- I ser überschüssigen Ladung erforderliche Zeit ist die Ab- ve Versorgungsgleichspannung zuzuführen. Eine weile- I schaltverzögerung. Diese Veröffentlichung zeigt auch, 40 re Gleichspannungsquelle B 2 ist mit der Sourceelektrodaß eine Einscnaltverzögerung durch das Erfordernis de des FET Q 2 verbunden, um diesem eine negative verursacht wird, die Gate-Source-Kapazität zu entla- Versorgungsgleichspannung zuzuführen. Die Quellen den, bevor der FET eingeschaltet werden kann. Wie aus B1 und 52 sind in Reihe geschaltet; ihr Verbindungsder genannten Literaturstelle ferner hervorgeht, ist die punkt ist mit der Last 3 verbunden. In Abhängigkeit Einschaltzeit viel kürzer als die Ausschaltzeit Um die 45 davon, welcher FET Q1 und 2 eingeschaltet ist, fließt Ausschaltverzögerung zu berücksichtigen, wird mit der somit ein Strom von der Quelle B1 über Jen Souice-Steuerelektrode des FET eine Diode verbunden, die in Drain-Kreis des FET Q1 zur Last 3 oder von der Last 3 Sperrichlung vorgespannt wird, wenn der FET einge- durch den Drain-Source-Kreis des FET Q 2 zu der schaltet werden soll, während sie in Durchlaßrichtung Spannungsquelle B 2.

vorgespannt wird, wenn der FET ausgeschaltet werden 50 Die FET Q1 und Q 2 sind Sperrschicht-FET, vorzugs-

soll. Zu der Diode ist ein Kondensator parallelgeschal- weise mit vertikalem Kanal. Ein Beispiel eines verwend-

tet, um einen Entladestromweg für die Eingangskapazi- baren FET mit vertikalem Kanal und dynamischen Trio-

tät des FET zu schaffen. Während diese Ein- und Aus- deneigenschaften ist in der US-PS 40 21 748 beschrie-

schaltverzögerungen erkannt wurden, gi't dies nicht für ben.

das Problem des Leistungsverlustes. Tatsächlich wird in 55 Eine geeignete Schaltung ist vorgesehen, um den FET

der genannten Veröffentlichung festgestellt, daß bei Ql und Q 2 Impulssigcale zuzuführen. Diese Schaltung

Verwendung von zwei FET zur Ansteuerung einer ein- kann z. B. einen NF-Vorverstärker aufweisen. Um die

zigen Last eine gewisse Überlappung, in der beide FET Erläuterung der gezeigten Ausführungsform zu vereirt-

eingeschaltet sind, von Vorteil sei. fachen, ist der Impulssignal-Zuführkreis als Signalquel-

Ein Impulsverstärker entsprechend dem Oberbegriff 60 len Sl und S 2 gezeigt, die dem FET Q1 den positiven

des Anspruchs 1 ist durch Fig. 4 der DE-OS 25 39 624 Anteil eines Inipulssignals und dem FET Q 2 den negati-

bekannl. Hierbei sind die beiden Ansieuerkreise so aus- vcn Anteil eines Impulssignals zuführen. Sclbs^vcr-

gebildet, daß sowohl die Ladezeit als auch die Entlade- ständlich können übliche Impulssignal-Zuführelemente,

zeit der Streutorkapazitäten der beiden nachgeschalte- wie ein Eingangstransformator, ein Phasenspalter oder

ten FET sehr kurz gemacht werden können, um auf 65 dergleichen verwendet werden, um den FET Impulssi-

diese Weise eine Verzerrung der Wellenform durch den gnale zuzuführen. Wenn sich die Amplitude eines im-

Verstärker zu vermeiden. Trotz der bei dieser bekann- pulsbreitenmodulierten Signals von einem positiven zu

ten Ausführung vorgesehenen Verkürzung von Lade- einem negativen Pegel ändert, ist die Impulsquelle 51

die Ersatzschaltung, die nur den Teil des Impulssignals zwischen Null und dem positiven Pegel liefert, und die Impulsquelle 52 die Ersatzschaltung, die nur den Teil des Impulssignals zwischen Null und dem negativen Pegel liefert. Die Impulsquelle 51 ist mit dem Gate-Source-Elektroden-Kreis des FET Q\ durch einen Ansteuerkreis 4 und die Impulsquelle S2 ist mit dem Gate-Source-Elektroden-Kreis des FET Q 2 durch einen Ansteuerkreis 5 verbunden.

Jeder Ansteuerkreis 4 und 5 kann eine relativ hohe Impedanz haben, wenn ein Impuls zugeführt wird, um den FET einzuschalten, und eine relativ niedrige Impedanz, wenn der zugeführte Impuls endet, um den jeweiligen FET auszuschalten. Bei der gezeigten Ausführungsform sind diese Impedanzen Ohm'sche Impedanzen, die aus Widerständen 6a und 8a bestehen, die in dem Ansteuerkreis 4 in Reihe geschaltet sind, bzw. aus Widerständen 6b und 8ib, die in dem Ansteuerkreis 5 in Reihe geschaltet sind. Einer dieser Widerstände in jedem Ansteuerkreis ist parallel zu einer Diode geschaltet Somit ist in dem Ansteuerkreis 4 eine Diode 7a parallelel zu dem Widerstand Wa geschaltet und so gepolt daß sie in Durchlaßrichtung vorgespannt ist, wenn der FET Q1 ausgeschaltet ist In dem Ansteuerkreis 5 ist eine Diode Tb parallel zu dem Widerstand 8b geschaltet und so gepolt, daß sie in Durchlaßrichtung vorgespannt ist wenn der FET Q 2 ausgeschaltet ist Der Widerstandswert jedes Widerstandes 6a und 6i> wird mit Rs bezeichnet. Dieser Widerstandswert kann gleich der Quellenimpedanz der Impulsquellen 5 1 und 52 oder gleich einem diskreten Widerstand plus der Quellenimpedanz sein. Die Widerstände 8a und 8b haben gleiche, mit Rg bezeichnete Widerslandswerte. Bei der gezeigten Anordnung, bei der die Dioden 7a und Tb parallel zu den Widerständen 8a und 86 geschaltet sind, ist der Widerstandswert Rg sehr viel größer als der Widerstandswert RS(Rg > RsI

Die effektive Eiir.gangskapazität der FET Q1 und Q 2 hängt in erheblichem Umfang von der Gate-Source-Elektrodenkapazität ab. Wenn angenommen wird, daß die Eingangskapazität Ci ist dann können während der FET-Ein- und Auxschaltvorgänge die Impulsquellen 51, der Ansteuerkreis 4 und der FET Q1 in Form der Ersatzschaltung der F i g. 2 dargestellt werden. In dieser Ersatzschaltung entspricht der Kondensator 9a der Eingangskapazität des FET Q1 und hat eine Kapazität Ci. Eine gleiche, nicht gezeigte Ersatzschaltung kann dazu verwendet werdein, den FET Q 2 ein- und auszuschalten. Da der Betrieb der FET Q1 und Q 2 im wesentlichen gleich ist braucht nur einer beschrieben zu werden.

Es sei angenommen, daß der der Schaltung in F i g. 1 zugeführte Impuls rechteckig ist und ein Tastverhältnis von 50% hat wie der Verlauf in Fig.3A zeigt Wenn dieser Impuls positiv ist führt die Impulsquelle 51 dem FET Q1 einen positiven Impuls zu, dessen Pegel von Null bis zur Einschnürspannung Vp ansteigt Gleichzeitig führt die impulsquelle 52 dem FET Q 2 einen positiven Impuls zu, dessen Pegel von — Vp auf Null abnimmt Wenn dagegen der zugeführte Impuls negativ ist liefert die Impulsquelie S1 einen negativen Impuls, dessen Pegel sich von Vp auf Null ändert und die Impulsquelle 52 liefert einen negativen Impuls, dessen Pegel von Null auf — Vp ansteigt Jeder der FET wird eingeschaltet wenn seine Gateelektodenspannung Null ist und wird ausgeschaltet wenn seine Gateeiektrodenspannung gleich der Einschnürspannung ist Dies bedeutet daß der FET Q1 eingeschaltet ist wenn seine Gateelektrodenspannung Null ist und ausgeschaltet ist wenn sie + Vp ist. Der FET Q2 wird eingeschaltet, wenn seine Gateelektrodenspannung Null ist, und ausgeschaltet, wenn sie — Vp ist.

Es sei zunächst angenommen, daß der FET Q1 ein- und der FET Q 2 ausgeschaltet ist. Somit ist die Gateelektrodenspannung des FET Ql Null und die des FET <?2 -Vp. Da der von der Impulsquelle 51 erzeugte Impuls von Null auf Vp ansteigt wird die Diode 7a in Durchlaßrinchtung vorgespannt. Dadurch wird der Wi derstand 8a im wesentlichen kurzgeschlossen, so daß sich in dem Ansteuerkreis 4 eine relativ niedrige Ohm'sche Impedanz ergibt.

Diese niedrige Ohm'sche Impedanz, die im wesentlichen gleich dem Widerstandswert Äs des Widerstands 6a ist, wirkt mit der Kapazität Ci des Kondensators 9a (F i g. 2) zusammen, d. h. mit der Eingangskapazität des FET Q1, so daß eine relativ niedrige ÄC-Zeitkonstante Tl erzeugt wird. Die Eingangskapazität des FET Ql wird somit aufgrund dieser niedrigen Zeitkonstante re lativ schnell geladen, und der FET Q1 wird schnell ge sperrt Dies ist durch die vertikale Vorderflanke der Impulse in Fig.3B gezeigt. Die Eingangskapazität des FET Q1 kann als auf die Einschnürspannung Vp geladen angesehen werden.

Wenn der von der Impulsquelle 51 gelieferte Impuls endet wird der FET Q1 eingeschaltet Wie ersichtlich ist, wird die Diode 7a in Sperrichtung vorgespannt wenn der Von der Impulsquelle 51 gelieferte Impuls aufgrund der Einschnürspannung Vp endet die in der Eingangskapazität des FET Q1 gespeichert ist und auf die Kathode dieser Diode gegeben wird. Die Diode 7a leitet daher nicht und es ergibt sich ein Entladeweg für die Eingangskapazität d. h. für den Kondensator 9a in F i g. 2, über beide Widerstände 8a und 6a. Wenn der von der Impulsquelle 51 gelieferte Impuls endet, wird somit der Widerstand 8a wieder in den Ansteuerkreis 4 eingeschaltet Die Ohm'sche Impedanz dieses Ansteuerkreises ist nun sehr viel größer als während des Ausschaltens des FET. Folglich ergibt sich in dem Ansteuer- kreis 4 eine relativ große Zeitkonstante T2 = (Rs + Rg) Ci. Dies bedeutet daß eine erhebliche Verzögerung eintritt bis die Eingangskapazität d. h. der Kondensator 9a, ausreichend entladen ist so daß die Gateelekrodenspannung des FET Q1 niedrig genug ist um diesen Transistor einzuschalten. Die Verzögerung beim Einschalten des FET Q1 erkennt man in der negativen Steigung der Rückflanken der Impulse in F i g. 3B. Wenn der FET Q1 in der in F i g. 3B gezeigten Weise bei der Zuführung der in Fig.3A gezeigten Impulse

so aus- und eingeschaltet wird, arbeitet der FET Q 2 komplementär. Wenn der FET Q1 ausgeschaltet wird, vi'rd der FET Q 2 eingeschaltet; wenn der FET Q1 eingeschaltet wird, wird der FET Q 2 ausgeschaltet wie F i g. 3C zeigt Oben wurde angenommen, daß der FET Q 2 zunächst ausgeschaltet ist Dies bedeutet daß die Eingangskapazität des FET Q 2 auf die Einschnürspannung — Vp geladen ist Wenn die Impulsquelle 52 dem FET Q 2 einen positiven Impuls liefert, ist die Spannung an der Anode der Diode Tb negativer als die Spannung, die von der Impulsquelle 52 geliefert wird. Die Diode Tb wird daher in Sperrichtung vorgespannt und leitet nicht Der Ansteuerkreis 5 wird daher aus den in Reihe geschalteten Widerständen Sb und 8b gebildet und die Entladezeitkonstante für die Eingangskapazität des FET Q2 ist gleich (Rs+ Rg)Ci. Es muß daher eine erhebliche Entladeverzögerung verstreichen, bis die Eingangskapazität des FET Q 2 ausreichend entladen ist um diesen FET einzuschalten. Wenn der FET Q 2

7 8

ausgeschaltet wird, ist die Spannung, die von der Im- stante Tl und die Entladezeitkonstante Tl für die Einpulsquelle S2 auf die Kathode der Diode Tb gegeben gangskapazität des FET Q1, wenn der Ansteuerkreis in wird, negativer als die Entladespannung über der Ein- F i g. 4 verwendet wird, im wesentlichen gleich den gangskapazität des FET Q 2. Die Diode Tb wird daher in Zeitkonstanten T1 und 72 ist, wenn der Ansteuerkreis Durchlaßrichtung vorgespannt, so daß sie leitet und da- 5 in F i g. 1 verwendet wird. Die Verzögerung bei der Eindurch den Widerstand 8b kurzschließt. Dies bedeutet, schaltung des FET Q1 ist viel größer als die Verzögedaß die Ladezeitkonstante für die Eingangskapazität rung bei der Ausschaltung dieses FET. Das gleiche Erdes FET O 2 gleich RsCI ist. Diese Ladezeitkonstante ist gebnis wird erhalten, wenn die Ausführungsform der wesentlicn Heiner als die zuvor erwähnte Entladezeit- F i g. 4 als Ansteuerkreis 5 verwendet wird. Da der FET konstante. Folglich wird der FET Q2 schneller aus- als io Q1 schneller ausgeschaltet wird als der FET Q2 eingeeingeschaltet. schaltet wird, und da der FET Q 2 schneller ausgeschal-

Wenn man die Signalverläufe in den F i g. 3ß und 3C tet wird als der FET Q1 eingeschaltet wird, wird auch vergleicht, ist ersichtlich, daß wegen der längeren Ein- hier das Problem des Leistungsverlustes vermieden, da schaltzeitkonstante für jeden FET der FET Q1 ausrei- beide Transistoren nicht gleichzeitig eingeschaltet sind. chend vor der Einschaltung des FET Q 2 ausgeschaltet 15 Es ist zu beachten, daß, wenn die Ausführungsform in und der FET Q 2 ausreichend vor der Einschaltung des F i g. 4 als Ansteuerkreis 5 verwendet wird, der Transi-FET Q1 ausgeschaltet wird. Es tritt daher keine zeitli- stör 10 eingeschaltet ist, wenn der FET Q2 eingeschalche Überlappung ein, während der beide FET einge- tet werden soll, und der Transistor 11 eingeschaltet ist. schaltet sind. Da die FET Q1 und Q2 nicht gleichzeitig wenn der FET Q2 ausgeschaltes werden soll. Wenn die eingeschaltet sind, wird kein Strom von der Last 3 abge- 20 Äusrührungsiurm der F i g. 4 als Ansieuerkreis 5 verleitet und daher geht keine Leistung verloren. wendet wird, ist der Widerstandswert des Widerstands

Eine weitere Ausführungsform der Ansteuerkreise 4 12 gleich Rs + Rg, und der Widerstandswert des Wider- und 5 zeigt F i g. 4. Diese Ausführungsform kann statt stands 13 ist gleich Rs, so daß sich eine größere Zeitkondes Ansteuerkreises 4 gemäß Fig. 1 benutzt werden, stante ergibt, wenn der FET Q2 eingeschaltet werden und ein weiterer gleicher Kreis kann anstelle des An- 25 soll.

Steuerkreises gemäß F i g. 1 verwendet werden. Da die In Abwandlung von den beschriebenen Ausführungs-

Ansteuerkreise 4 und 5 gleichen Aufbau und gleiche formen können z. B. die Widerstände 6a und 6b in F i g. 1 Arbeitsweise haben, wird nur einer erläutert Bei der weggelassen werden, um eine sehr kurze Ladezeitkon-Ausführungsform in F i g. 1 wird die Diode Ta als Schal- stante für die Eingangskapazität der FET Q1 und Q 2 zu ter verwendet, um den Widerstand 8a ein- und auszu- 30 erzeugen. Weiterhin können geeignete Schaltelemene schalten Bei derAusführungsform der F i g. 4 sind Tran- anstelle der Dioden Ta und Tb verwendet werden, um sistoren 10 und 11 als Schaltelemente verwendet, um die Widerstände 8a und Sb wahlweise in die Ansteuer-Widerstände 12 und 13 wahlweise einzuschalten. Der kreise einzuschalten. In gleicher Weise können die Tran-Transistor 10, der ein bipolarer Transistor sein kann, ist sistoren 10 und 11 durch andere entsprechende Schaltmit seiner Basis mit der Impulsquelle 51 verbunden, 35 elemente ersetzt werden und diese Transistoren können sein Kollektor erhält eine Versorgungsgleichspannung in anderer Weise geschaltet sein, um die Widerstände 12 B und sein Emitter ist über einen Widerstand 12 mit dem bzw. 13 zwischen die Impulsquelle 51 bzw. 5 2 und die Anschluß 14 verbunden. Der Anschluß 14 ist mit der Gateelektrodc des FET<?1 bzw. Q 2 zu schalten.

Gateelektrode des FET Q1 verbunden. Der Transistor

10, der als NPN-Transistor gezeigt ist, kann ein Emitter- 40 Hierzu 2 Blatt Zeichnungen

folger sein und wird von einer positiven Gleichspannung versorgt' Der Transistor 11, der als PNP-Transistor gezeigt ist, kann ebenfalls ein Emitterfolger sein, dessen Emitter über einen Widerstand 13 mit dem Anschluß 14 und dessen Kollektor mit dem negativen An- 45 Schluß der Spannungsquelle B verbunden ist, so daß er eine negative Gleichspannung erhält Der Widerstandswert des Widerstands 12 ist gleich Rs und der Widerstandswert des Widerstands 13 ist gleich Rs + Rg.

Wenn im Betrieb die Quelle S1 einen positiven Im- 50 puls liefert, um den FET Q1 auszuschalten, schaltet dieser positive Impuls den Transistor 10 ein, um einen Ladeweg für die Eingangskapazität des FET Q1 über den Widerstand 12 zu schaffen. Die Ladezeitkonstante Tl für die Eingangskapazität des FET Q1 ist gleich RsCi. 55 Da die Eingangskapazität rasch auf die Einschnürspannung Vp geladen wird, wird dadurch der FET <?1 schnell ausgeschaltet

Wenn der von der Impulsquelle 51 gelieferte Impuls endet wird der Transistor 10 ausgeschaltet und der Wi- w derstand 12 wird aus dem Ladeweg der Eingangskapazität des FET Qi entfernt Wenn dieser Impuls endet wird der Transistor 11 eingeschaltet um den Widerstand 13 in den Entladeweg für die Eingangskapazität des FET Q1 einzuschalten. Die Eingangskapazität wird 65 daher über den Widerstand 13 entladen und die Zeitkonstante für diesen Entladekreis ist gleich (Rs + Re) Ci. Es ist ersichtlich, daß die Ladezeitkon-

Claims (4)

1 2 und die Gate-Drain-Kapazität eines FET, in vielen Fäl- Patentansprüche: len für den Gesamtbetrieb des FET-Gegentaktverstär- kers nachteilig sein.

1. Impulsverstärker, enthaltend Die zuvor erwähnte Zwischenelektrodenkapazität ist

5 insbesondere beträchtlich, wenn Impulssignale der

a) einen ersten und einen zweiten Feldeffekttran- Steuerelektrode des FET zugeführt werden. Diese Kasistor (Qu Q₂). die in Gegentaktschaltung ange- pazität kann als die Eingangskapazität des FET angeseordnet sind, hen werden, die an seiner Steuerelektrode vorhanden

b) eine Impulssignalquelle (Si, S₂), ist. Die Eingangskapazität wirkt mit dem Widerstand

c) einen zwischen die ImpulssignalqueUe (Su S2) io des mit der Steuerelektrode des FET verbundenen An- und die Eingangselekroden des ersten und zwei- Steuerkreises zusammen und bildet mit diesem einen ten Feldeffekttransistors (Q₁, Q₂) geschalteten KC-Verzögerungskreis. Dies bedeutet, daß das verersten und zweiten Ansteuerkreis (4,5), stärkte Impulssignal, das von dem FET erzeugt wird,

schräg verlaufende bzw. verrundete Flanken hat Die

gekennzeichnetdurch folgende Merkmale: 15 Zeiikonstante des ÄC-Verzögerungskreises bewirkt somit eine beträchtliche Verzögerung des der FET-Steu-

d) die beiden Ansteuerkreise (4, 5) enthalten je- erelektrode zugeführten Impulssignals, so daß die Anweils zwei Widerstände (6a, 8a, 6b, 8b bzw. 12, stiegszeit und die Abfallzeit des verstärkten Impulses 13) und wenigstens ein Schaltelement (7a, Tb vergrößert werden. Diese Verzerrung ist unerwünscht bzw. 10, f <), durch das der Widerstandswert 20 Wenn ein FET mit Verarmungszone, wie ein Sperrzwischen äce ImpulssignalqueUe (Si, S₂) und der schicht-FET und insbesondere ein Sperrschicht-FET mit Eingangselektrode des zugehörigen Feldeffekt- vertikalem Kanal, als Schalter in dem zuvor genannten transistors (Qu Q₂) veränderbar ist; Gegentaktimpulsverstärker verwendet wird, ist dieser

e) die Schaltelemente (7a, Tb bzw. 10,11) sind der- FET stärker leitend, wenn seine Gate-Source-Spannung art angeordnet, daß bei einem den zugehörigen 25 Vcs Null ist Wenn diese Gate-Source-Spannung Null Feldeffekttransistor (Qu Q₂) ausschaltenden Im- ist, kann der FET als leitend angesehen werden, und puls ein kleinerer Widerstandowert (R_s) im La- seine Drain-Source-Spannung Vds ist im wesentlichen de- bzw. Entladekreis der Eigenkapazität dieses NuIL Der FET wird nicht reitend, wenn seine Gate-Sour-Feldeffekttransistors liegt als bei einem diesen ce-Spannung bis zur Einschnürspannung ansteigt Wenn Feldeffekttransistor einschaltenden Impuls, so 30 der FET gesperrt ist, hat seine Drain-Source-Spannung daß die Ausschaltung der Feldeffekttransisto- einen maximalen Wert; ist der FET so geschaltet, daß ren mit kleinerer Zeitkonstante als die Einschal- sein Drain-Cource-Kreis in Reihe zu einer Versortung erfolgt gungsgleichspannung liegt, so ist diese Drain-Source-Spannung im wesentlichen gleich der Versorgungs-

2. Impulsverstärker nach Anspruch 1, dadurch ge- 35 gleichspannung. Wegen der zuvor erwähnten ÄC-Zeitkennzeichnet daß die beiden Ansteuerkreise (4,5) je konstante, die auf der Eingangskapazität des FET und ein vorzugsweise als Diode (7a, Tb) ausgebildetes dem Widerstand des damit verbundenen Ansteuerkrei-Schaltelement, einen in Reihe mit diesem Schaltele- ses beruht, wird der FET, wenn sich die an seine Steuerment angeordneten Widerstand (6a, 6b) und einen elektrode angelegte Spannung abropt von Null auf die parallel zu diesem Schaltelement angeordneten Wi- 40 Einschnürspannung ändert, nicht sofort, sondern erst derstand (8a, 8b) enthalten. nach einer Verzögerungszeit gesperrt In gleicher Weise

3. Impulsverstärker nach Anspruch 1, dadurch ge- wird der FET erst nach einer Verzögerungszeit geöfffkennzeichnet, daß die beiden Ansteuerkreise (4, 5) net, wenn sich die an die Steuerelektrode angelegte zwei unterschiedlich große Widerstände (12,13) so- Spannung abrupt von der Einschnürspannung auf den wie zwei Schaltelemente (10, 11) aufweisen, durch 45 Pegel Null ändert Es wird somit die ideale lineare Bedie wahlweise der eine oder andere Widerstand (12, ziehung zwischen der Drain-Source-Spannung V_Ds und 13) zwischen die ImpulssignalqueUe (Si, S₂) und die der Gate-Source-Spannung Vcs nicht erzielt Stattdes-Eingangselektrode des ersten bzw. zweiten Feldef- sen wird eine Änderung von Vcs gegenüber einer Ändefekttransistors (Qu Q₂) eingeschaltet wird. rung von V_Ds verzögert, so daß sich eine nicht lineare

4. Impulsverstärker nach Anspruch 3, dadurch ge- 50 Bsziehung ergibt. Wenn daher diese FET in einem Gekennzeichnet, daß die beiden Schaltelemente durch gentaktimpulsverstärker verwendet werden, so ergibt komplementär ausgebildete bipolare Transistoren sich durch die Verzögerung, die beim Sperren des einen (10,11) gebildet werden. FET auftritt, während der andere schon leitend ist, daß

eine bestimme zeitliche Überlappung auftritt, während

55 der die beiden FET leitend sind. Daher wird ein Teil des

Stroms, der sonst zu der von den FET versorgten Last fließen würde, so abgeleitet, daß er durch den FET fließt,

Die Erfindung bezieht sich auf einen Impulsverstär- der gerade abgeschaltet wird. Ein Teil der Leistung geht ker entsprechend dem Oberbegriff des Anspruchs 1. daher verloren.

Gegenstaktverstärker sind darin von Vorteil, daß hö- 60 Das Problem der Ein- und Ausschaltverzögerung tritt here Leistungspegel bei minimaler Verzerrung erhalten auch bei bipolaren Transistoren auf. Ist ein bipolarer werden können. Gegentaktleistungsverstärker werden Transistor in der Sättigung, so ist die Dichte der in der daher häufig in NF-Geräten verwendet. Vielfach wer- Basiszone gespeicherten Minoritätsträger relativ hoch, den Feldeffekttransistoren (im folgenden als FET be- Damit der Transistor gesperrt werden kann, muß zuerst zeichnet) als Verstärkungselemente verwendet, da FET 65 diese anormale Trägerdichte beseitigt werden. Daher im allgemeinen bessere Schalteigenschaften als bipolare kann eine relativ lange Verzögerung eintreten, bevor Transistoren haben. Jedoch kann die Zwischenelcktro- der bipolare Transistor auf ein zugeführtes Sperrsignal denkaDazität. insbesondere die Gate-Source-Kapazität anspricht. Es ist bekannt (veröffentlichte Japanische Pa-