DE2545450A1 - Bootstrapschaltung mit feldeffekttransistoren - Google Patents
Bootstrapschaltung mit feldeffekttransistorenInfo
- Publication number
- DE2545450A1 DE2545450A1 DE19752545450 DE2545450A DE2545450A1 DE 2545450 A1 DE2545450 A1 DE 2545450A1 DE 19752545450 DE19752545450 DE 19752545450 DE 2545450 A DE2545450 A DE 2545450A DE 2545450 A1 DE2545450 A1 DE 2545450A1
- Authority
- DE
- Germany
- Prior art keywords
- node
- circuit
- field effect
- fet
- circuit node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/01855—Interface arrangements synchronous, i.e. using clock signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/096—Synchronous circuits, i.e. using clock signals
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Description
Aktenzeichen der Anmelderin: KI 974 016
Die Erfindung betrifft eine Schaltung der im Oberbegriff des
!,Patentanspruchs 1 bezeichneten Art. Sie liegt allgemein auf
J dem Gebiet der digitalen Verstärker- bzw. Treiberschaltungen j insbesondere mit Feldeffekttransistoren r die ein Ausgangssignal
liefern können, das in seiner Höhe im wesentlichen die Höhe der Betriebsspannung erreicht. Schaltungen dieser Art werden
benutzt, wenn eine oder mehrere aus Feldeffekttransistoren aufgebaute Tor- bzw. logische Verknüpfungsschaltungen mit anderen
derartigen Schaltkreisen zu komplexeren Netzwerken miteinander verbunden werden bzw. wenn solche Schaltkreise nennenswert kapa*·
zitiv belastet sind, beispielsweise wenn die verteilte Kapazität einer Signalleitung im Vergleich zur Kapazität einer Bezugsleitung
einen relativ hohen Wert aufweist.
Zur Erläuterung des auf diesem Gebiet der Technik bestehenden Standes der Technik wird zunächst auf Fig. 1 Bezug genommen. Dort
ist ein einfacher FET-Inverter gezeigt. Dabei ist ein Last-FET 11 vorgesehen, der als Last-Widerstand zur Bereitstellung des
oberen binären Spannungspegels dient. Ferner ist ein im Trioden-Bereich betriebener FET 13 vorgesehen, der beim Anlegen eines
positiven Signals A an seinem Gate den binären Nullpegel am Ausgang bewirkt, weil seine Leitfähigkeit erheblich größer ist
als die des FET 11. Die größere Leitfähigkeit wird dadurch er-
2545A5Q
ί reicht, daß der Kanalbereich des FET 13 fünfmal breiter als lang
ist. Dieses die Leitfähigkeit bzw. den Durchlaßwiderstand bestimmende Verhältnis der Kanalbreite W zur Kanallänge L wird im folgenden
kurz als W/L-Verhältnis bezeichnet. Wählt man für die Feldeffekttransistoren 11 und 13 solche vom P-Typ, die mit einer
negativen Gate-Spannung sowie einer negativen Versorgungsspannung
betrieben werden, würde der genannte obere binäre Spannungspegel durch eine negative Spannung repräsentiert. Da der FET 11 im
nichtlinearen Bereich arbeitet, werden durch den FET 11 nur vernachlässigbare
Ströme fließen, bis die Spannung zwischen Source und Gate die Schwellenspannung V_ überschreitet. Dann steigt das
I Ausgangssignal S von nahezu Massepotential auf einen oberen Bi-I
närpegel von +8V abzüglich dem Wert einer Schwellenspannung V„.
Um am Ausgang eine Spannung von +8V zu erhalten, muß der FET 11
; mit einer Gate-Spannung beaufschlagt werden, die wesentlich höher
\ als +8V ist. Eine solche höhere Gate-Spannung wird nach dem be-■
kannten Stand der Technik entweder durch eine separate Spannungsj quelle oder durch eine z. B. in Fig. 2 gezeigte Bootstrapschaltung
mit einem selbst-aufladenden Kondensator bewirkt.
i Ein mit der in Fig. 2 gezeigten Schaltung verbundenes Problem
;besteht darin, daß der Schaltungsknoten 29 außer über Leckströme
ikeinen Entladepfad aufweist. Bei jedem Einschalten des FET 23
i muß dieser deshalb Strom vom FET 21 sowie einen die Lastkapazität
entladenden Strom ziehen. Darüber hinaus ist der Widerstand I des FET 21 viel geringer als der des FET 11 von Fig. 1, weil am
!fet 21 eine viel höhere Gate-Spannung anliegt. Der Drain-Strom durch einen Feldeffekttransistor ist proportional dem Quadrat
der Differenz aus Gate-Spannung und Schwellenspannung. Durch den j derart erhöhten Strom kann die Ausgangsspannung am Knoten 31
j viel schneller ansteigen. Da der FET 23 beide genannten Ströme ! leiten muß, wird die Spannung am Ausgangsknoten 31 nur langsam
; absinken, wenn der FET 23 eingeschaltet ist, außer es ist der FET 23 relativ groß und damit niederohmig ausgebildet. In dem
KI 974 0,6 &&9826/ »M
in Fig. 2 gezeigten Beispiel sind die Bootstrap-Lastelemente 21 und 25 mit einem W/L-Verhältnis von 1/1 dargestellt. Mit anderen
Worten sind bei diesen Feldeffekttransistoren die Kanalbreiten und Längen etwa gleich groß. Auf der anderen Seite beträgt die
Kanalbreite für den FET 23 nur den fünffachen Wert der Länge, um den normalerweise niedrigeren Widerstand dieses FET zu bewirken,
wenn ein Gate-Eingangssignal A anliegt, um die Abfallzeit
des Ausgangssignales weiter zu verringern, wäre ein höheres W/L-Verhältnis als 5/1 erforderlich.
Wenn zur Entladung des Bootstrap-Knotens ein entsprechendes Bauelement, z. B. der zwischen Massepotential und den Knoten
29 eingefügte FET 33 in Fig. 2 vorgesehen wird, können beide Seiten des Bootstrap-Kondensators 27 gleichzeitig entladen werjden,
so daß ohne Erhöhund des W/L-Verhältnisses des FET 23 eine
kürzere Abfallzeit des Ausgangssignals möglich ist. Der Einsatz
j eines Entlade-FET 33 in Verbindung mit einem normalen Bootstrap-.Schaltkreis
der in Fig. 2 gezeigten Art, führt jedoch bei solchen Anwendungen nicht zum Ziel, bei denen es erforderlich ist, selek- j
tiv den Schalttransistor 23 einzuschalten, ohne daß gleichzei- j tig damit und zu keinen anderen Zeitpunkten auch der Entlade- i
[ FET 33 eingeschaltet wird. Infolge des Spannungsteilereffektes j
i zwischen der Ausgangskapazität und dem Bootstrapkondensator 27
; wird bei einer Entladung des Knotens 29 durch den leitenden
FET 33 auch die Ausgangskapazität am Knoten 31 zum Teil ent- ; laden. Diese Teilentladung hat am Ausgangsknoten 31 eine ge-
genüber dem minimalen oberen Binärpegel verringerte Spannung zur Folge, und zwar ohne daß der Schalt-FET 23 durch ein entsprechendes
Eingangssignal A eingeschaltet worden wäre.
Eine weitere Schwierigkeit mit derartigen Schaltkreisen des in Fig. 2 gezeigten Typs ist darin zu sehen, daß zwei solcher Schaltkreise
nicht in Reihe geschaltet werden können, um eine höhere Gäte-Spannung an einen Schalt-FET zu liefern als eine einzelne
i Bootstrap-Schaltung allein das könnte. Höhere Gate-Spannungen
KI 974 016
sind jedoch erwünscht, um auch bei relativ schmalen FET-Strukturen
j einen höheren Strom leiten zu können. In Fig. 3 ist dargestellt, j wie zwei derartige konventionelle selbstladende Bootstrap-Kondensator-Schaltkreise
in Reihe geschaltet sind. Zur Verringerung der !Verlustleistung benutzt die in Fig. 3 dargestellte Schaltung Taktjsignale
zur Steuerung der Feldeffekttransistoren, wie das bei-I spielsweise in den US-Patentschriften 3 601 627 und 3 638 036
jangegeben ist. Die FET 45 und 43 stellen einen seriellen Stromweg
zur Aufladung des Bootstrap-Kondensators 47 bzw. des damit 'verbundenen Schaltungsknotens 49 auf +8V abzüglich einer Schwellenspannung
V bereit. Nachdem der Bootstrap-Kondensator aufgeladen
ist, fällt der mit Φ1 bezeichnte Taktimpuls wieder auf Massepotential ab und schaltet damit die FET 43 und 45 aus.
Theoretisch wird beim Ausschalten des FET 43 das Potential am Knoten 51 ansteigen können, so daß durch den seriellen Stromweg
durch die FET 41 und 59 der Kondensator 57 auf eine Spannung von im wesentlichen +8V aufgeladen werden kann. Wird jedoch der FET
59 ausgeschaltet, steigt das Potential am Ausgangsknoten 61 nicht auf diesen Wert auf +8V an, sondern bleibt um den Wert einer
vollen Sphwellenspannung V„ darunter, weil der Knoten 51 über
den FET 41 mit einer hohen Gate-Spannung (Knoten 49) fest auf 8V gehalten ist.
Wird an den Eingang B des Entlade-FET 53 als Eingangssignal z.B.
der <£3-Impuls angelegt, wird dadurch der Knoten 49 entladen,
wobei zur selben Zeit die Ausgangsleitung 61 potentialmäßig ansteigen kann, so daß dabei der FET 41 ausgeschaltet wird. Wegen
des Spannungsteilereffektes der Kondensatoren 47 und 57 wird der Knoten 51 zum Teil entladen, so daß wiederum (nur) eine reduzierte
Ausgangsspannung erzeugt wird.
Es ist die Aufgabe der Erfindung, eine Bootstrap-Inverterschaltung
anzugeben, die im Sinne einer geringeren Verlustleistungsaufnahme verbessert ist. Dabei sollen die Vorteile einer dynamischen
Logik mit den Vorteilen eines derartigen selbst-ladenden
609826/0 886
KI 974 016
Bootstrap-Inverterschaltkreises verbunden werden. In speziellerer
Hinsicht soll es durch die Erfindung ermöglicht werden, vom Gate
I eines Last-FET die Bootstrap-Vorspannung abzubauen, ohne damit
die vom Last-FET bestimmte Ausgangsspannung auf oder sogar unter j den minimalen oberen Binärpegel abzusenken. Schließlich hat sich
i die Erfindung zum Ziel gesetzt, für solche Last-FET eine wesent-I lieh erhöhte Vorspannung bereitzustellen, indem mehrere solcher
Bootstrap-Schaltkreise in Reihe geschaltet werden können.
Zur Lösung dieser Aufgaben sieht die Erfindung die im Patentanspruch
1 gekennzeichneten Maßnahmen vor. Vorteilhafte Weiterbildungen und Ausgestaltungen der Erfindung sind in den Unteransprüchen
gekennzeichnet.
Die zur Erläuterung der Erfindung beigefügten Zeichnungen zeigen:
Fig. 1 bis 3 konventionelle Inverter-Schaltkreise in Form
eines einfachen Inverters (Fig. 1), einer Bootstrap-Version (Fig. 2) sowie in Form einer Zusammenfassung
aus zwei derartigen Bootstrap-Schaltkreisen;
Fig. 4 einen Inverter-Schaltkreis nach der Erfindung;
Fig. 5 zwei in Reihe zueinander geschaltete Boot-
strap-Schaltkreise gemäß der Erfindung und
Fig. 6 ein zugehöriges erläuterndes Zeitdiagramm.
In Fig. 4 ist ein bevorzugtes Ausführungsbeispiel des erfindungsgemäßen
Inverters dargestellt. Ein Bootstrap-Kondensator 107
ist in Reihe zu den FET 103, 117 und 105 unter Einschluß der Schaltungsknoten 111, 121 und 109 so geschaltet, daß dadurch
ein Stromaufladepfad immer dann bereitgestellt wird, wenn ein
609826/0 8 86
KI 974 O16
dynamisches ΦΙ-Taktsignal zum Einschalten der FET 103 und 105
vorliegt. Der FET 117 wird unter diesen Umständen ebenfalls leitend sein, da an seinem Gate eine positive Spannung vom Knoten
109 relativ zum Potential am Knoten 121 anliegt.
Zusätzlich dazu ist zwischen der Versorgungsspannung und dem Schaltungsknoten 111 der als Last-FET wirkende FET 101 eingeschaltet,
dessen Gate von der Bootstrap-Spannung am Knoten 109 gesteuert wird, die ihrerseits wesentlich über der Betriebsspannung
von +8V liegt und über welchen Transistor 101 am Knoten und damit am Ausgang der obere binäre Spannungspegel geliefert
wird. Der FET 119 zwischen dem Knoten 111 und Massepotential soll
einen Strom-Entladepfad vom Knoten 111 nach Masse bereitstellen, wodurch am Knoten 111 bei eingeschaltetem FET 119 der binäre
Null-Pegel als Aus gangs signal erscheint. Der FET 119 wird dann
leitend, wenn der minimale Spannungswert für den oberen Binärpegel des Signals A von mindestens +4V an seinem Gate anliegt.
Zur Entladung des Knotens 109 ist ein Entlade-FET 113 vorgesehen, dessen Kanal in Reihe zwischen den Knoten 109 und Massepotential
geschaltet ist. Dieser Entlade-FET 113 wird durch den oberen Binärpegel, d. h. durch ein Signal B von mindestens 4V eingeschaltet.
Um zu verhindern, daß der Knoten 121 beim Entladen des Knotens
109 einen negativen Spannungswert annimmt, ist der FET 115 zwischen
den Knoten 121 und Massepotential eingefügt. Der Gate-Anschluß des FET 115 liegt ebenfalls auf Massepotential, so daß
der FET 115 immer dann leitend wird, wenn am Knoten 121 eine
negative Spannung erscheint. Bei Vorliegen einer positiven Spannung am Knoten 121 wird der FET 115 nicht leitend sein.
609826/0886
KI 974 016
Um eine Vorspannung bereitzustellen, die wesentlich über dem Wert der Versorgungsspannung von +8V liegt, muß der Bootstrap-Kondensator
107 zunächst aufgeladen werden, woraufhin anschließend die Spannung am Knoten 121 angehoben werden muß. Während der Taktzeit
für den Φ1-Impuls wird durch die FET 1Ο5, 117 und 103 ein Aufladestromweg
gebildet. Wenn der FET 105 zu leiten beginnt, wird das Potential des Knotens 109 auf einen positiveren Wert angehoben,
wodurch über die Gate-Verbindung des FET 117 dieser leitend wird.
j Nachdem der Kondensator 107 aufgeladen ist und der Φ1-Taktimpuls
wieder auf Massepotential zurückgegangen ist, kann der Ausgangs-Knoten 111 auf ein positiveres Potential ansteigen, wenn der
! Schalt-FET 119 nicht leitend ist. Da das Potential des Knotens
109 relativ zu dem des Knotens 111 positiver ist, bleibt j der Isolations-FET 117 leitend, wodurch der Knoten 109 durch eine
\ Bootstrapwirkung auf eine Spannung wesentlich über der +8V Betriebsspannung
angehoben wird. Um eine schnelle Entladung des '; Ausgangsknotens 111 zu einem späteren Zeitpunkt vorzubereiten,
;wird der Entlade-FET 113 durch ein positives Binärsignal B von
imindestens 4V leitend gemacht, um den Knoten 1Ο9 zu entladen.
j Beim Entladen des Knotens 109 wird die Gate-Spannung des Isolations-FET
unter die Spannung des Knotens 111 abgesenkt, wodurch jder Isolations-FET relativ weniger leitend wird. Nach dem Entladen
des Knotens 109 wird demnach kein Strom vom Knoten 111 gezogen, der damit weiterhin auf einem oberen binären Spannungspe-.
gel bleibt, bis er beim Anliegen eines positiven Binärpegels A
am Gate des FET 119 über diesen FET 119 auf den binären Nullpe-
! gel entladen wird.
609826/0888
KI 974 016
In Fig. 5 sind nun mehrere derartige isolierte Bootstrap-Schaltkreise
in Reihe geschaltet, um eine gegenüber einer einfachen Bootstrap-Schaltung erhöhte Vorspannung bereitzustellen. Ein
erster Bootstrap-Kondensator 247 liegt in Serie zwischen den
Knoten 249 und 251 mit den FET 245, 243 sowie dem Isolations-FET 263, wodurch ein während der Taktphase Φ1 wirksamer AufIadestrompfad
für den Kondensator 247 gebildet wird. Ein zweiter Bootstrap-Kondensator 257 wird durch den Stromaufladepfad über
die Knoten 251 und 261 durch die FET 241, 267 und 259 während !der Taktphase Φ2 dargestellt.
!Dieses Ausführungsbeispiel enthält demnach zusätzlich den Last-IFET
241, der in Reihe zwischen die Betriebsspannungsquelle von ■+8V und dem Knoten 251 eingefügt und dessen Gate mit dem Knoten
249 verbunden ist. Ferner ist ein Entlade-FET 253 in Reihe zwischen
dem Knoten 249 und Massepotential vorgesehen. Dessen Gate-
Anschluß ist mit dem Eingang für das $3-Signal verbunden, durch
das der FET 253 eingeschaltet wird, nachdem der zweite Bootstrap-Kondensator 257 aufgeladen worden ist. Ein zweiter Last-FET 255
1 liegt zwischen der Betriebsspannungsquelle von +8V und dem Ausigangsknoten
261. Sein Gate ist mit dem Knoten 251 verbunden, wodurch ein relativ hoher Stromfluß durch den FET 255 als Reaktion
auf die wesentlich höhere Spannung am Knoten 251 hervorgerufen
wird. Dadurch wird der Ausgangsknoten 261 in sehr kurzer [Zeit auf den oberen (positiven) Binärpegel angehoben.
!Der Schalt-FET 259 liegt zwischen dem Ausgangsknoten 261 und
I Massepotential; sein Gate ist über den FET 269 mit dem wahlweise 1 schaltbaren Eingangsanschluß für das zu invertierende Signal
verbunden. Wenn zur dritten Taktzeit Φ3 das Eingangssignal den ;oberen Binärpegel aufweist, wird durch das dadurch bedingte und
i in Fig. 5 mit A bezeichnete Signal der FET 249 leitend und senkt
die Spannung am Knoten 261 auf den binären Nullpegel ab. Ist idagegen das Eingangssignal zur Taktzeit Φ3 auf dem binären
I Nullpegel, wird bzw. bleibt der FET 259 gesperrt, so daß das
\ 609828/0886
KI 974 016
j Potential am Ausgangsknoten 261 ansteigen kann.
j . . ■;
Um zu verhindern, daß der Knoten 271 während der zur Taktzeit
Φ 1 herrschenden Einschaltphase des FET 243 potentialmäßig in den im wesentlichen negativen Spannungsbereich übergehen kann,
ist der Halte-FET 265 zwischen dem Knoten 271 und Massepotential
vorgesehen. Der Gate-Anschluß des FET 265 ist ebenfalls mit Mas-
I sepotential verbunden, so daß dieser FET nur dann leitet, wenn ! die Spannung am Knoten 271 negativ wird.
j Die Betriebsweise der in Fig. 5 gezeigten Schaltung wird unter ; Bezugnahme auf das in Fig. 6 dargestellte Zeitdiagramm näher er-
: läutert. Der in Fig. 6 zum Zeitpunkt 0,5 us dargestellt 8V binäre
: Φ 1- Impuls wird den Gate-Elektroden der FET 243 und 245 zugeführt und macht diese leitend. Sobald der FET 245 zu leiten beginnt,
wird das Potential des Knotens 249 relativ zu dem des Knotens 251 positiver, wodurch der FET 263 ebenfalls leitfähig wird. Der
Aufladestrom durch den Bootstrap-Kondensator 247 hat zur Folge, daß die Spannung am Knoten 249 ansteigt, wie das aus dem im unteren
Teil von Fig. 6 mit 249 gekennzeichneten Spannungsverlauf
ersichtlich ist.
Zur Zeit 1 ps geht der Φ1-Impuls wieder auf den Nullpegel zurück
und der Φ2-Ιιαρηΐ3 steigt auf +8V an. Befindet sich der Knoten
261 auf dem binären Null-Pegel, wird auf dem eine Kapazität repräsentierenden Knoten A der obere Binärpegel gespeichert sein,
und der FET 259 wird in diesem Fall noch leitend sein. Ist dagegen der Knoten 261 auf dem oberen Binärpegel und damit der FET
259 gesperrt, besteht keine Notwendigkeit zum Aufladen des Kondensators 257. Ein Stromaufladepfad wird deshalb über den FET
259 während der Taktphase Φ2 zur Aufladung des zweiten Bootstrap-Kondensators
257 gebildet, wenn der Knoten 261 sich auf dem binären Null-Pegel befindet. Der FET 241 wird leitend sein, da nach
Fig. 6 die Spannung am Knoten 249 etwa um VT größer ist als die
609826/0 886 j
KI 974 016
Spannung am Knoten 251. Da die Spannung am Knoten 249 höher bleibt
als die am Knoten 251, bleibt der FET 263 leitend, und gestattet so, daß über den Bootstrap-Kondensator 247 die dermaßen erhöhte
Vorspannung für den FET 241 bereitgestellt wird. Der Knoten steigt dabei potentialmäßig erheblich über 8V an, nämlich auf
12 Volt, da der Bootstrap-Kondensator 257 durch den Stromfluß über den FET 241 aufgeladen ist.
Zum Zeitpunkt 1,5 ps ist der Knoten 251 auf den maximalen Wert
von +8V aufgeladen und kann nicht mehr weiter von der +8V Spannungsquelle aufgeladen werden. Zu diesem Zeitpunkt steigt der
erste $3-Impuls auf +8V an. Bei dem Beispiel nach Fig. 6 wird das Signal A ein binärer Null-Pegel, der den FET 259 sperrt und
damit den Ausgangsknoten 261 ansteigen läßt, was in Fig. 6 aus der mit 261 sowie mit A bezeichneten Kurvenform zu ersehen ist.
Gleichzeitig mit dem Ansteigen der Spannung des Knotens 261 entlädt der <i3-Impuls am Eingang des FET 253 den knoten 249,
wodurch beide FET 263 und 241 gesperrt werden, so daß die Spannung am Knoten 251 auf einen Wert über +8V ansteigen kann. Aus
Fig. 6 ist zu erkennen, daß die Spannung am Knoten 251 infolge der Bootstrap-Wirkung auf über 12V angehoben wird, während der
FET 255 an den Ausgangsknoten 261 den die Ausgangskapazxtät aufladenden Strom liefert. Dabei ist zu beachten, daß trotz des
gleichen W/L-Verhältnisses der FET 255 und 241 und damit gleichen!
Platzverbrauches in der integrierten Schaltung die Spannung am j Knoten 261 während der Taktzeit φ3 erheblich schneller ansteigt ;
als während der Taktzeit $2 die Spannung am Knoten 251- und das j bei gleicher Spannungsversorgung dieser Transistoren. Dieser j
Leitungsunterschied rührt daher, daß der FET 255 mit einer durch den Bootstrap-Effekt von 8V auf über 12V erhöhten Spannung betrieben
wird, während der FET 241 von 8V abzüglich einer Schwellenspannung
auf nur 12V in seiner Steuerspannung angehobenewurde. Zur vierten Taktzeit (2 με) ist der Ausgang Ä am Knoten 261 vollständig
auf den maximalen oberen Binärpegel von 8V angestiegen.
6 0 9 8 2 6/0886
KI 974 016
Während der nächsten Φ2-Τβ^ζβ^ zum Zeitpunkt 3 ps, wird der
Knoten 251 erneut auf +8V aufgeladen. Aus dem Spannungsdiagramm ist dabei festzustellen, daß der Spannungsverlauf am Knoten
sowie am Knoten 249 während der Zeit zwischen 3 und 3,5 us etwas gegenüber dem entsprechenden Spannungsverlauf in der Zeit zwischen
1 und 1,5 με abweicht. Der unterschied ist darin begründet,
daß in der Zeit zwischen 1 und 1,5 με der Kondensator 257 von
einem durch den FET 259 fließenden Strom aufgeladen wird. Auf der anderen Seite ist im Zeitintervall zwischen 3 und 3,5 us
das Signal A auf dem binären Nullpegel und der FET 259 demnach nichtleitend, so daß kein Ladestrom durch den Bootstrap-Kondensator
257 fließt. Daher steigt das Potential am Knoten 251 viel schneller an, da der einzige vom FET 241 gelieferte Ladestrom
nur die schaltkreisinternen Kapazitäten aufladen muß.
Während des zweiten Auftretens der ersten Taktphase (Zeitabschnitt'
von 2,5 bis 3 με) wird der Bootstrap-Kondensator 247 wieder auf- I
geladen, was die Absenkung der Spannung am Knoten 251 auf O Volt erfordert, damit ein Aufladepfad über den Kondensator 247 gebilden
wird. Diese Spannungsabsenkung am Knoten 251 beeinfluß jedoch nicht nennenswert die Ausgangsspannung am Knoten 261, da beim
Absinken der Spannung am Knoten 251 unter den Wert von 8V der Isolations-FET 267 nichtleitend wird und so eine Ladungskopplung
vom Knoten 261 über den Bootstrap-Kondensator 257 infolge der Spannungsteilerwirkung zwischen dem Bootstrapkondensator 257 und
der (verteilten) Lastkapazität am Ausgangsknoten 261 verhindert. Da der FET 267 während der kurzen Zeitperiode, in der die Spannung
am Knoten 251 unter 8V absinkt, etwas leitfähig bleibt, kann ein kleiner Spannungseinbruch am Knoten 261 im Zeitbereich
von 2,5 bis 3 us in Fig. 6 beobachtet werden. Diese geringfügige
Spannungsabsenkung zieht die Ausgangsspannung jedoch nicht unter jden minimalen Spannungspegel von 4V, so daß am Ausgangsknoten
261 ein zuverlässiges Α-Signal verbleibt.
: 609826/0886
KI 974 016'
j Beim nächsten Auftreten des <£3-Impulses zum Zeitpunkt 3,5 μβ
steigt jedoch das Signal A auf den oberen Binärpegel an, macht
j dabei wieder den FET 259 leitend, und erzwingt so ein Absinken
des Ausgangssignals Ä am Knoten 261 auf den binären Nullpegel, welcher Spannungspegel während der dritten und vierten Taktphase
bestehen bleibt. Wie aus Fig. 6 ersichtlich ist, wiederholen sich die Kurvenformen für die Signale an den Knoten 249, 251
und 261 im Zeitbereich zwischen 4,5 und 7,5 us. Beim nächsten Auftreten des <i>3-Impulses zum Zeitpunkt 7,5 ps sinkt die Spannung
am Knoten 261 nicht wie zum Zeitpunkt 3,5 us ab, da das Α-Signal nicht auf den oberen Pegel ansteigt und deshalb der
FET 259 nicht leitend wird.
Zum besseren Verständnis der Betriebsweise des in Fig, 5 darge-
;stellten alternativen Ausführungsbeispiels der Erfindung sind in Fig. 6 die mit 49, 51 und 61 bezeichneten Spannungsverlaufe
für die entsprechenden Schaltungsknotenpunkte von Fig. 3 eingezeichnet. Jeder mittels eines Bootstrap-Kondensators vorgespante
Schaltkreis in Fig. 3 stellt eine normale Bootstrap-Schaltung
der in Fig. 2 gezeigten Art dar. Es ist festzustellen, daß die Spannung am Knoten 51 beim Auftreten des Φ3-Ιηιρ^3β3 zum Zeitpunkt
1,5 ps abgesenkt wird, wenn der Knoten 49 entladen wird. (Wie bereites erwähnt wurde, muß der Knoten 49 entladen werden,
|um ein Ausschalten des FET 41 zu ermöglichen, damit die Spanjnung am Knoten 51 über den Wert von +8V ansteigen kann. Im Vergleich
dazu steigt die Spannung am Knoten 251 infolge der Bootjstrap-Wirkung auf einen Wert wesentlich oberhalb 12V während
!derselben <&3-Taktzeit an. Da die Spannung am Knoten 51 nicht
ansteigt, sondern vielmehr auf den minimalen Pegel von 4V für !den oberen Binärzustand entladen wird, steigt die Spannung am
'Knoten 61 tatsächlich nur sehr langsam an, jedenfalls langsamer ;als das bei der Vorsehung nur einer einzelnen Bootstrap-Stufe
jder Fall gewesen wäre. Damit ist gezeigt, daß eine Hintereinjanderschaltung
zweiter Bootstrap-Schaltkreise zur Verschnellerung der Schaltung auf dem konventionellen Wege nicht zu dem
609826/08 86
KI 974 016
I - 13 -
gewünschten Ergebnis führen kann, sofern nicht Isolationseleittente
!in der erfindungsgemäßen Weise in die Bootstrap-Schaltkreise einige
fügt werden.
jEs soll schließlich darauf hingewiesen werden, daß die Erfindung
[nicht auf die Verwendung von N-Kanal Feldeffekttransistoren beschränkt ist, die zur Erläuterung der beschriebenen Ausiführungsbeispiele
gewählt wurden. Bei entsprechender umkehr der
i ■·■..,
!Betriebs- und Steuerspannungen können gleichermaßen komplementäre
i ■ ··.
!Bauelemente, eingesetzt werden.
609826/0886
KI 974 016
Claims (1)
- PATENTANSPRÜCHEBootstrapschaltung mit einer ausgangsseitigen Reihenschaltung mindestens eines Schalttransistors und eines Last-Transistors nach Art einer Gegentakttreiberschaltung für kapazitive Belastung, bei der zwischen dem Ausgangsknoten und der Steuerelektrode des Last-Transistors ein über einen weiteren Auflade-Transistor aufladbarer sog. Bootstrap-Kondensator vorgesehen ist, gekennzeichnet durch einen zwischen den Bootstrap-Kondensator (107) und den Ausgangsknoten (111) eingefügten und hinsichtlich seines Steueranschlusses mit dem Last-Transistor (101) verbundenen Trenn-Transistor (117) zur zeitlich steuerbaren Unterbrechung der Kopplung zwischen dem Bootstrap-Kondensator (107) und der mit dem Ausgangsknoten (111) verbundenen Kapazität.2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß Feldeffekttransistoren verwendet sind.3. Schaltungsanordnung nach den Ansprüchen 1 und 2, gekennzeichnet durch einen Lade-Feldeffekttransistor (105), der mit einem ersten Schaltungsknoten (1O9) zur Aufladung eines Kondensators (107) verbunden ist, dessen eine Elektrode an diesen ersten Schaltungsknoten (109) angeschlossen ist,durch einen Last-Feldeffekttransistor (101), der mit einem zweiten Schaltungsknoten (111) zur Aufladung einer damit verbundenen Kapazität gekoppelt ist und dessen Gate-Anschluß an den ersten Schaltungsknoten (109) angeschlossen ist,einen Trenn- bzw. Isolationsfeldeffekttransistor (117), der zwischen die andere Elektrode des Kondensators (107) und den zweiten Schaltungsknoten (111) eingefügt ist6098 26/0886 jΚί 974 016und dessen Gate zur Verhinderung einer Entladung des zweiten Schaltungsknotens (111) beim Entladen des ersten Schaltungsknotens (109) mit dem ersten Schaltungsknoten (109) verbunden ist,sowie durch einen Schalt-Feldeffekttransistor (103), der zur steuerbaren Entladung der mit dem zweiten Schaltungsknoten (111) verbundenen Kapazität sowie zur Schließung des Aufladestromkreises für den Bootstrap-Kondensator (107) mit dem zweiten Schaltungsknoten (111) verbunden ist.Schaltungsanordnung nach einem der vorhergehenden Ansprüche, gekennzeichnet durch einen zur Entladung des Bootstrap-Kondensators (107) mit dem ersten Schaltungsknoten (109) verbundenen Entlade-Feldeffekttransistor (113).Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die mit dem zweiten Schaltungsknoten (251 in Fig. 5) verbundene Kapazität ein zweiter Bootstrap-Kondensator (257) ist, dessen eine Elektrode an den zweiten Schaltungsknoten (251) angeschlossen ist, welche Schaltung ferner einen zweiten Last-Feldeffekttransistor (255) umfasst, der an einen dritten Schaltungsknoten (261) zur Aufladung der mit dem dritten Schaltungsknoten verbundenen Ausgangskapazität angeschlossen ist, ferner einen zweiten zwischen die andere Elektrode des zweiten Bootstrap-Kondensators (257) und den dritten Schaltungsknoten (261) geschalteten Trenn- bzw. Isolationsfeldeffekttransistor (267), dessen Gate-Anschluß mit dem zweiten Schaltungsknoten (251) verbunden ist, um ein Entladen des dritten Schaltungsknotens (261) während des Entladens des Zweiten Schaltungsknotens (251) über den Schalt-Feldeffekttransistor (243) zu verhindern, sowie einen zweiten Schalt-609 8 2 6/0886KI 974 016Feldeffekttransistor (259) , der mit dem dritten Schaltungsknoten (261) zum Entladen der damit verbundenen ι Kapazität sowie zur Bildung eines Auflade-Stromkreises ί für den zweiten Boqtstrap-Kondensator (257) verbunden ist. !6. Schaltungsanordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß mindestens zwei derartig ausgestattete Bootstrap-Schaltkreise zusammengeschaltet \ sind.7. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, gekennzeichnet durch einen mit dem Bootstrap-Kondensator verbundenen Halte-Feldeffekttransistor zur Verhinderung einer Potentialumkehr auf der dem Entladevorgang des Bootstrap-Kondensators abgewandten Kondensatorelektrode .8. Schaltungsanordnung nach einem der vorhergehenden Ansprüche/ dadurch gekennzeichnet, daß dynamische, über Taktimpulse gesteuerte Auflade-, Entlade-Bootstrap- und Treiberzyklen vorgesehen sind.609826/08 8 6KI 974 016
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US05/535,394 US3988617A (en) | 1974-12-23 | 1974-12-23 | Field effect transistor bias circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2545450A1 true DE2545450A1 (de) | 1976-06-24 |
Family
ID=24133994
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19752545450 Pending DE2545450A1 (de) | 1974-12-23 | 1975-10-10 | Bootstrapschaltung mit feldeffekttransistoren |
Country Status (3)
Country | Link |
---|---|
US (1) | US3988617A (de) |
JP (1) | JPS5178681A (de) |
DE (1) | DE2545450A1 (de) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2828017A1 (de) * | 1977-06-27 | 1979-02-01 | Centre Electron Horloger | Steuervorrichtung in integrierter schaltungstechnik |
EP0011975A1 (de) * | 1978-11-27 | 1980-06-11 | Fujitsu Limited | Halbleiter-Bauelement in einer Bootstrap-Schaltung eines EPROMS |
DE3405600A1 (de) * | 1983-02-16 | 1984-08-16 | Mitsubishi Denki K.K., Tokio/Tokyo | Halbleitereinrichtung |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CH609200B (fr) * | 1975-08-08 | Ebauches Sa | Dispositif pour maintenir dans un etat determine le potentiel electrique d'un point d'un circuit electronique. | |
DE2541662A1 (de) * | 1975-09-18 | 1977-03-24 | Siemens Ag | Regenerierschaltung fuer ladungsverschiebeanordnungen |
IT1073440B (it) * | 1975-09-22 | 1985-04-17 | Seiko Instr & Electronics | Circuito elevatore di tensione realizzato in mos-fet |
US4048632A (en) * | 1976-03-05 | 1977-09-13 | Rockwell International Corporation | Drive circuit for a display |
JPS52119160A (en) * | 1976-03-31 | 1977-10-06 | Nec Corp | Semiconductor circuit with insulating gate type field dffect transisto r |
US4042838A (en) * | 1976-07-28 | 1977-08-16 | Rockwell International Corporation | MOS inverting power driver circuit |
US4049979A (en) * | 1976-08-24 | 1977-09-20 | National Semiconductor Corporation | Multi-bootstrap driver circuit |
US4081699A (en) * | 1976-09-14 | 1978-03-28 | Mos Technology, Inc. | Depletion mode coupling device for a memory line driving circuit |
US4071783A (en) * | 1976-11-29 | 1978-01-31 | International Business Machines Corporation | Enhancement/depletion mode field effect transistor driver |
US4176289A (en) * | 1978-06-23 | 1979-11-27 | Electronic Memories & Magnetics Corporation | Driving circuit for integrated circuit semiconductor memory |
US4250414A (en) * | 1978-07-31 | 1981-02-10 | Bell Telephone Laboratories, Incorporated | Voltage generator circuitry |
US4354123A (en) * | 1979-08-13 | 1982-10-12 | Mostek Corporation | High voltage clock generator |
JPS5693422A (en) * | 1979-12-05 | 1981-07-29 | Fujitsu Ltd | Level-up circuit |
JPS57140029A (en) * | 1981-02-24 | 1982-08-30 | Nec Corp | Output circuit |
US4408136A (en) * | 1981-12-07 | 1983-10-04 | Mostek Corporation | MOS Bootstrapped buffer for voltage level conversion with fast output rise time |
US4451748A (en) * | 1982-01-15 | 1984-05-29 | Intel Corporation | MOS High voltage switching circuit |
DE3217264A1 (de) * | 1982-05-07 | 1983-11-10 | Siemens AG, 1000 Berlin und 8000 München | Integrierter impulsformer |
JPS5958920A (ja) * | 1982-09-28 | 1984-04-04 | Fujitsu Ltd | バツフア回路 |
EP0126788B1 (de) * | 1983-05-27 | 1987-06-03 | Deutsche ITT Industries GmbH | MOS-Bootstrap-Gegentaktstufe |
US4542310A (en) * | 1983-06-29 | 1985-09-17 | International Business Machines Corporation | CMOS bootstrapped pull up circuit |
US4692639A (en) * | 1985-12-23 | 1987-09-08 | General Datacomm., Inc. | Regenerative strobe circuit for CMOS programmable logic array |
US9106071B2 (en) * | 2013-10-09 | 2015-08-11 | Active-Semi, Inc. | Apparatus and methods of bootstrap and over voltage combination clamp for wireless power receiver |
US9484906B2 (en) | 2013-10-09 | 2016-11-01 | Active-Semi, Inc. | Apparatus and methods of N-type load switch using bootstrap gate drive for wireless power receiver |
US9680309B2 (en) | 2013-11-21 | 2017-06-13 | Active-Semi, Inc. | Auto load switch detection for wireless power receiver |
CN112953503B (zh) * | 2021-02-01 | 2022-05-13 | 电子科技大学 | 一种高线性度的栅压自举开关电路 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3735277A (en) * | 1971-05-27 | 1973-05-22 | North American Rockwell | Multiple phase clock generator circuit |
US3774055A (en) * | 1972-01-24 | 1973-11-20 | Nat Semiconductor Corp | Clocked bootstrap inverter circuit |
US3825771A (en) * | 1972-12-04 | 1974-07-23 | Bell Telephone Labor Inc | Igfet inverter circuit |
US3808468A (en) * | 1972-12-29 | 1974-04-30 | Ibm | Bootstrap fet driven with on-chip power supply |
-
1974
- 1974-12-23 US US05/535,394 patent/US3988617A/en not_active Expired - Lifetime
-
1975
- 1975-10-10 DE DE19752545450 patent/DE2545450A1/de active Pending
- 1975-10-24 JP JP50127541A patent/JPS5178681A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2828017A1 (de) * | 1977-06-27 | 1979-02-01 | Centre Electron Horloger | Steuervorrichtung in integrierter schaltungstechnik |
EP0011975A1 (de) * | 1978-11-27 | 1980-06-11 | Fujitsu Limited | Halbleiter-Bauelement in einer Bootstrap-Schaltung eines EPROMS |
DE3405600A1 (de) * | 1983-02-16 | 1984-08-16 | Mitsubishi Denki K.K., Tokio/Tokyo | Halbleitereinrichtung |
Also Published As
Publication number | Publication date |
---|---|
US3988617A (en) | 1976-10-26 |
JPS5178681A (en) | 1976-07-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2545450A1 (de) | Bootstrapschaltung mit feldeffekttransistoren | |
DE2553517C3 (de) | Verzögerungsschaltung mit Feldeffekttransistoren | |
DE2752473A1 (de) | Gegentakt-treiberschaltung | |
DE2359151A1 (de) | Steuerschaltung fuer feldeffekttransistoren | |
DE2525225A1 (de) | Schaltungsanordnung zur anzeige der verschiebung elektrischer ladung | |
DE2816980C3 (de) | FET-Treiberschaltung mit kurzen Schaltzeiten | |
DE2356974A1 (de) | Aus feldeffekttransistoren aufgebaute gegentakt-treiberschaltung fuer digitale anwendungen | |
DE2708702A1 (de) | Selektionstreiberschaltung | |
DE2802595C2 (de) | Schaltungsanordnung mit Feldeffekttransistoren zur Spannungspegelumsetzung | |
EP0022931B1 (de) | Schaltungsanordnung zur Spannungspegelumsetzung und zugehöriges Verfahren | |
DE2835692B2 (de) | Binäres logisches ODER-Glied für programmierte logische Anordnungen | |
DE4117882C2 (de) | ||
DE3343700C2 (de) | ||
DE2623219B2 (de) | Verfahren zum Betreiben einer Leseverstärkerschaltung für einen dynamischen MOS-Speicher und Anordnung zur Durchführung dieses Verfahrens | |
DE2314015C3 (de) | Signalverstärker | |
DE3031197C2 (de) | Treiberschaltung mit Feldeffekttransistoren | |
DE2301855C3 (de) | Schaltungsanordnung mit Feldeffekttransistoren zur Pegelanpassung | |
DE3203913C2 (de) | Impulsgenerator | |
DE3050163C2 (de) | Cmos-oszillator | |
DE2825275C2 (de) | ||
DE2824727A1 (de) | Schaltung zum nachladen der ausgangsknoten von feldeffekt-transistorschaltungen | |
DE3323284C2 (de) | Verzögerungsschaltung | |
DE2450882A1 (de) | Komplementaere mos-logische schaltung | |
DE3037132C2 (de) | Vorladeschaltung | |
DE1807105B2 (de) | Treiberschaltung für Flip-Flops |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OHJ | Non-payment of the annual fee |