DE2541662A1 - Regenerierschaltung fuer ladungsverschiebeanordnungen - Google Patents

Regenerierschaltung fuer ladungsverschiebeanordnungen

Info

Publication number
DE2541662A1
DE2541662A1 DE19752541662 DE2541662A DE2541662A1 DE 2541662 A1 DE2541662 A1 DE 2541662A1 DE 19752541662 DE19752541662 DE 19752541662 DE 2541662 A DE2541662 A DE 2541662A DE 2541662 A1 DE2541662 A1 DE 2541662A1
Authority
DE
Germany
Prior art keywords
hand
diffusion region
transistor
control line
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19752541662
Other languages
English (en)
Inventor
Kurt Hoffmann
Gottfried Wotruba
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19752541662 priority Critical patent/DE2541662A1/de
Priority to JP51103522A priority patent/JPS5236947A/ja
Priority to NL7609631A priority patent/NL7609631A/xx
Priority to IT26694/76A priority patent/IT1067942B/it
Priority to US05/720,050 priority patent/US4121117A/en
Priority to FR7626622A priority patent/FR2325153A1/fr
Priority to GB37802/76A priority patent/GB1566292A/en
Priority to BE170730A priority patent/BE846334A/xx
Publication of DE2541662A1 publication Critical patent/DE2541662A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/02—Shaping pulses by amplifying
    • H03K5/023—Shaping pulses by amplifying using field effect transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/24—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G11C19/282—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements with charge storage in a depletion layer, i.e. charge coupled devices [CCD]
    • G11C19/285—Peripheral circuits, e.g. for writing into the first stage; for reading-out of the last stage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/762—Charge transfer devices
    • H01L29/765—Charge-coupled devices
    • H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
    • H01L29/76825—Structures for regeneration, refreshing, leakage compensation or the like

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Logic Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

SIEMENS AKTIENGESELLSCHAFT München, den 9.9.1975
Berlin und München 2 O 4 1 D 6 Z Witteisbacherplatz
VPA 75 P 7153 BRD
Regenerierschaltung für Ladungsverschiebeanordnungen
Die Erfindung bezieht sich auf eine Regenerierschaltung für Ladungsverschiebeanordnungen nach dem CCD-Prinzip nach dem · Oberbegriff des Patentanspruches 1.
Es sind mehrere Arten von Regenerierschaltungen für Ladungsverschiebeanordnungen bekannt. Wie in der Literaturstelle W.F. Kosonocky, J.E. Carnes, "Charge coupled digital circuits", IEEE Journal of Solid-state Circuits, Vol. SC-6, Nr. 5, Oktober 1971» S. 314 - 322 beschrieben, wird bei der einen Art von Regenerierschaltungen neben der die Information darstellenden Ladung auch die sogenannte Grundladung eingegeben. Bei der digitalen Anwendung entspricht dabei z.B. der binären "1" eine Ladung Q^ und der binären "0" eine Ladung QQ. Bei dieser Betriebsart können, infolge verringerter Übertragungsverluste lange Regenerierintervalle erreicht werden.
Ein Nachteil besteht allerdings darin, daß ein erheblicher Schaltungsaufwand zur Bemessung der beiden unterschiedlichen Ladungsmengen Qq und GL, die beide ungleich 0 sind, in den Regenerierschaltungen erforderlich ist. Es kann daher mit diesem Verfahren ein nur vergleichsweise grobes CCD-Entwurfsraster erreicht werden.
Eine andere Art von bekannten Regenerierschaltungen eignet sich besonders für den digitalen Betrieb. Es wird dabei nur bei einem der beiden binären Signale Ladung in die nachfolgende CCD-Stufe eingegeben, so daß z.B. einer binären "1" die eingegebene Ladung Q1 und einer binären "0" die Ladung QQ = 0 entspricht.
VPA 75 E 7122-vP 17 Htr
709812/0572
Mit diesem Prinzip sind zwar infolge der höheren Übertragungsverluste nur kurze Regenerierintervalle erreichbar, wegen des geringeren Schaltungsaufwandes kann aber eine wesentlich höhere Packungsdichte der Ge samt schaltung erreicht werden.
Ein Nachteil dieser Schaltungen liegt jedoch darin, daß die Bauteilstreuung am Halbleiterchip auf die Funktion jeweils stark eingeht.
Die Aufgabe der vorliegenden Erfindung besteht demgemäß darin, eine wie oben zuletzt angegebene Regenerierschaltung für kurze RegenerierIntervalle anzugeben, bei der nurmehr die Bauteilstreuung der auf dem Halbleiterchip in einer Regenerierschaltung unmittelbar benachbarten Bauteile auf die Funktion eingeht.
Diese Aufgabe wird durch eine wie eingangs bereits erwähnte Regenerierschaltung für LadungsverSchiebeanordnungen nach dem Charge-Coupled-Device-Prinzip gelöst, die durch die in dem Kennzeichendes Patentanspruches 1 aufgeführten Merkmale gekennzeichnet ist.
Ein wesentlicher Vorteil der Erfindung besteht darin, daß die für die Funktion wesentlichen Referenzpotentiale jeweils von der Regenerierschaltung selbst erzeugt werden.
Im folgenden wird die Erfindung anhand der Beschreibung und der Figuren näher erläutert.
Die Figur 1 zeigt in schematischer Darstellung eine bekannte
Regenerierschaltung, bei der neben der die In-, formation darstellenden Ladung auch die sogenannte Grundladung eingegeben wird.
Die Figur 2 zeigt in sGhematischer Darstellung eine erfindungsgemäße Regenerierschaltung.
Die Figur 3 zeigt das Taktprogramm für die Schaltung nach der Figur 2.
709812/0-672
Die Figur 4 zeigt die Schaltung nach der Figur 2 und das dazugehörige Potentialtopfmodell.
Die Figur 5 zeigt eine Weiterbildung der erfindungsgemäßen Regenerierschaltung.
Die Figur 6 zeigt das Taktprogramm zu der Schaltung nach der Figur 5.
Die Figur 7 zeigt eine Weiterbildung der erfindungsgemäßen Regenerierschaltung mit zwei Taktzuleitungen.
Die Figur 8 zeigt eine Weiterbildung der erfindungsgemäßen Regenerierschaltung mit vier Ansteuerleitungen.
Die Figur 9 zeigt eine andere Weiterbildung der erfindungsgemäßen Regenerierschaltung.
Die Figur 10 zeigt das Taktprogramm zu der Schaltung nach der Figur 9.
Die Figur 11 zeigt ebenfalls eine andere Weiterbildung der erfindungsgemäßen Regenerierschaltung.
Die Figuren 12 bis 17 zeigen jeweils eine Zusammenschaltung mehrerer erfindungsgemäßer Regenerierschaltungen.
In der Figur 1 ist die CCD-Ausgangsstufe mit 1 und die CCD-Eingangsstufe mit 3 bezeichnet. Zwischen beiden Stufen ist der bekannte Regenerierverstärker 2 angeordnet. Bei dieser Anordnung ist das Ausgangsdiffusionsgebiet 11 der Ausgangsstufe 1 über die Leitung 21 mit der Gateelektrode 31 der Eingangsstufe 3 verbunden. Die Elektrode 31 stellt die Gateelektrode des Eingangstransistors T£ der Eingangsstufe 3 dar.Dabei besteht dieser Eingangstransistor T™ aus dem als Source wirkenden Diffusionsgebiet 11 und der Gateelektrode 31. Als Drain des
VPA 75 E 7122
709812/0-572
Transistors T^ wirkt die Potentialsenke unter der ersten CCD-Verschiebeelektrode 35, wobei die Elektroden 31 und 35 den fiir eine CCD-Anordnung charakteristischen Abstand aufweisen. Mit ist die gesamte Kapazität des Ausgangsdiffusionsgebietes 11 der Ausgangsstufe 1, der Leitung 21 und der Gateelektrode 31 bezeichnet. Mit 33 ist die Kapazität des Diffusionsgebietes 32 bezeichnet. Vor der Informationsübertragung von der Ausgangs-CCD- Anordnung 1 zu der Eingangs-CCD-Anordnung 3 wird der Kondensator 12 auf ein Referenzpotential U1^ = U,. und das Eingang sdiffusionsgebiet 32 der Eingangsstufe 3 mit der Kapazität 33 auf das Referenzpotential Ug = U2 vorgeladen. Zu diesem Zweck wird der Transistor 22 über das Potential 0 22 an seinem Gateanschluß 222 leitend geschaltet, so daß das an seinem Anschluß 221 anliegende Potential U1 an das Diffusionsgebiet 11 gelangt. Außerdem wird der Transistor 23 durch das Potential 0 23, das an seinem Gateanschluß 232 anliegt, leitend geschaltet, so daß das an seinem Anschluß 231 anliegende Potential Up an das Diffusionsgebiet 32 gelangt. Die Potentiale U1 und Up gehorchen dabei der Gleichung:
U1 - U2 = UA - UE = UTE + /υ. Dabei bedeutet UTE die Einsatzspannung des Eingangstransistors T« der Eingangsstufe 3. <J U wird dabei vorteilhaft so bemessen, daß es gleich der halben SignalamplitudevduA/2 ist, die bei der Übertragung einer Ladung GL zum Ausgangsdiffusionsgebiet 11 entsteht, wobei h - 2 ifU (1)
ist. Dabei wird beim Eintreffen der Ladung Q1 am Ausgagsdiffusionsgebiet 11 der Eingangstransistor T„ der Eingangsstufe 3 nicht leitend geschaltet, so daß in der Eingangs-CCD-Schaltung 3 keine Ladung GU eingegeben wird. Beim Nichteintreffen einer Ladung Q1 am Ausgangsdiffusionsgebiet 11 der Ausgangsanordnung 1 bleibt dagegen der Eingangstransistor TE der Eingangsstufe 3 leitend geschaltet, so daß in der CCD-Eingangsstufe 3 die Ladung Q, eingegeben wird. Die Schaltung arbeitet also invertierend.
Der wesentliche Nachteil dieser Schaltung ligt darin, daß die
VPA 75 E 7122
709812/0572
Potentiale IL und U? für die auf einem Halbleiterchip befindliche Vielzahl von Regenerierschaltungen nur einmal vorgegeben werden. Infolge der Bauteilstreuung auf dem Halbleiterchip, die z.B.-eine EinsatzspannungsSchwankung ^t-W beinhaltet, die durchaus die Größe der Spannungsdifferenz <fu erreichen kann, ist die Gleichung (1) am Ort verschiedener Regenerierschaltungen am Halbleiterchip nicht erfüllt, was in der Regel einen Ausfall der Gesamtschaltung bedeutet.
In der Figur 2 ist eine erfindungsgemäße Regenerierschaltung dargestellt. Dabei tragen Einzelheiten der Figur, die bereits im Zusammenhang mit der bekannten Schaltung nach der Figur 1 beschrieben wurden, die entsprechenden Bezugszeichen. Die erfindungsgemäße Regenerierschaltung ist mit 4 bezeichnet. Bei dieser Schaltung werden die Referenzpotentiale IL und Up nach der Gleichung (1) jeweils direkt am Ort der Regenerierschaltung 4 erzeugt. Es entsteht dabei der Vorteil, daß auf die Funktion nunmehr die Bauteilstreuung der in der Regenerierschaltung unmittelbar benachbarten Transistoren eingeht. Bei der Schaltung nach der Figur 2 werden die Referenzspannungen IL und U2 mit Hilfe der Transistoren 42 bis 45 erzeugt. Dabei ist der Transistor 45 in der aus der Figur ersichtlichen Weise einerseits mit dem Diffusionsgebiet 32 der Eingangsstufe 3 und andererseits mit der Leitung 451, die vorzugsweise an Masse liegt, verbunden. Der Gateanschluß 452 des Transistors 45 ist mit der Leitung 453, an die das Potential 0 R anlegbar ist, verbunden. Der Transistor 42 ist einerseits mit dem Diffusionsgebiet 11 der Ausgangsstufe 1 und andererseits mit einer Leitung 421 verbunden. An diese Leitung ist das Referenzpotential 0R anlegbar. Ebenfalls mit dieser Leitung 421 ist der Gateanschluß 422 des Transistors verbunden. Dies bewirkt, daß dieser Transistor als Lastelement wirkt. In ähnlicher Weise ist der Transistor 43 einerseits gleichzeitig mit seinem Gateanschluß 431 mit der Leitung 421 und andererseits mit dem Transistor 44, der ebenfalls als Lastelement geschaltet ist, verbunden. Dieser Transistor 44 ist einerseits zusammen mit seinem Gateanschluß 441 mit dem Transistor
VPA 75 E 7122
7 0 9 812/0-572
43 und andererseits mit dem Eingangsdiffusionsgebiet 32 der Eingangsstufe 3 verbunden. Das Ausgangsdiffusionsgebiet 11 ist über die Verbindungsleitung 41 mit dem Eingangsdiffusionsgebiet 32 verbunden.
Zwischen der Leitung 421 und dem Diffustonsgebiet 32 ist die Koppelkapazität 46, deren Dimensionierung später noch im einzelnen angegeben wird, angeordnet.
Im folgenden soll nun im Zusammenhang mit dem Taktprogramm nach der Figur 3 und dem Potentialtopfmodell der Figur 4 die Funktion der erfindungsgemäßen Regenerierschaltung nach der Figur 2 erläutert werden. Dabei sind in dem Potentialtopfmodell nach der Figur 4 für die einzelnen Zeiten die Potentiale 0„ für die verschiedenen Orte der Eingangs- und der Ausgangsstufe angegeben.
Im Zeitintervall zwischen to und ti wird durch Einschalten des Taktes 0 13» der an die Elektrode 13 der Ausgangsstufe anlegbar ist, und durch Abschalten des Taktes 0 14, der an der Elektrode 14 der Ausgangsstufe 1 anliegt, Ladung von der Elektrode 14 zur Elektrode 13 verschoben. Zum Zeitpunkt ti ist die Ladung 0^ in dem unter der Elektrode 14 befindlichen Potentialtopf lokalisiert (Zeitpunkt ti in der Figur 4).
Zu den Zeitpunkten ti und t2 wird der Takt 0K eingeschaltet und anschließend wieder ausgeschaltet. Dies bewirkt, daß der Kondensator 33 über den Transistor 45 mit Masse verbunden wird und somit entladen wi rd.
Zu den nachfolgenden Zeitpunkten t3 und t4 wird der Takt 0R mit der Amplitude UR ein- und wieder ausgeschaltet. Dies bewirkt, daß am Kondensator 12 nach dem Zeitpunkt t4 eine Spannung
UA = U1 = UR - UT41 (3)
abfällt, wobei UT41 die Einsatzspannung des Transistors 41 ist. Gleichzeitig wird am Kondensator 33 über die Transistoren 43 und
44 die Spannung
UE = U2 = UR- UT43 - UT44- /u (4)
VPA 75 E 7122
7 0 9 812/0572
erzeugt, wobei ü™^ die Einsatzspannung des Transistors 43 und UT44 die EinsatzsPannunS des Transistors 44 ist. Die Spannungsänderung 6 U wird beim Abschalten des Taktes 0R kapazitiv zum Zeitpunkt t4 über den Kondensator 46 eingekoppelt, wobei die Größe der Koppelkapazität des Kondensators 46 nach der Gleichung
C46 - /" · ,fo - (5)
bemessen werden kann. In dieser Gleichung (5) bedeutet dabei U„ die Amplitude des Taktes 0R. Die Einsatzspannungen der in der Schaltung unmittelbar benachbarten Transistoren 42, 43, 44 und sind in erster Näherung gleich, so daß sich aus den Gleichungen (3) und .(4) ergibt:
U2 - UR - UT43 - UT44 -^U-U1 - UTE - /u. (6)
Die Schaltung arbeitet demnach unabhängig von der Größe der Amplitude UR und damit auch unabhängig von Versorgungsspannungs-Schwankungen.
Zum Zeitpunkt t4 ist die Schaltung im Referenzzustand und der Eingangstransistor TE der Eingangsstufe 3 ist leitend.
Wenn anschließend zum Zeitpunkt t5 der Takt 0 13 abgeschaltet wird, gelangt die Ladung GL an das Ausgangsdiffusionsgebiet 11 und verursacht eine negative Spannungsänderung /,4U^/, so daß der Eingangstransistor TE der Eingangsstufe 3 sperrt. Der unter der Elektrode 34 durch das Einschalten des Taktes 0 34 zum Zeitpunkt t6 gebildete Potentialtopf bleibt leer, auch wenn der Takt 0 35 an die Elektrode 35 angelegt wird. Wenn andererseits zum Zeitpunkt t5 keine Ladung Q^ an das Ausgangsdiffusbnsgebiet 11 gelangt, bleibt die Spannung U12 an* Kondensator 12 unverändert und der Transistor TE der Eingangsstufe 3 bleibt leitend. Dies hat zur Folge, daß zum Zeitpunkt t7 Ladung in den unter der Elektrode 34 befindlichen Potentialtopf fließt. In der Figur 4 ist dies für einen Zeitpunkt t7 schematisch dargestellt.
Zu den nachfolgenden Zeiten t8 und t9 erfolgt einerseits der VPA 75 E 7122
709812/05 72
Weitertransport der Ladung zur Elektrode 36, andererseits wird der nächste Referenzzustand vorbereitet, wobei in der Figur 3. die Zeiten tO1 , ti ', t2' u.s.w. mit den Zeiten tO, ti, t2 u.s.w. korrespondieren.
Bei der in der Figur 5 dargestellten Weiterbildung der erfindungsgemäßen Regenerierschaltung wird ein Transistor weniger benötigt als bei der erfindungsgemäßen Regenerier schaltung nach der Figur 2. Einzelheiten der Schaltung nach der Figur 5, die bereits im Zusammenhang mit den anderen Figuren erwähnt wurden, tragen die entsprechenden Bezugszeichen. In der Figur 5 ist die Regenerierschaltung mit 5 bezeichnet und bietet im Gegensatz zu der Regenerierschaltung 4 den Vorteil eines geringeren Platzbedarfes.
Der Transistor 52 ist einerseits mit dem Ausgangsdiffusionsgebiet 11 und andererseits mit der Leitung 521 verbunden. Die Gateelektrode 522 ist über die Leitung 523 ansteuerbar. Der Transistor 53 ist einerseits zusammen mit seinem Gateanschluß 531 mit der Leitung 521 und andererseits mit dem Eingangsdiffusionsgebiet 32 verbunden. Der Transistor 55 ist einerseits mit dem Eingangsdiffusionsgebiet 32 und andererseits mit der Leitung 521 verbunden. Der Gateanschluß 551 ist über die Leitung 552 ansteuerbar. Zwischen der Leitung 521 und dem Eingangsdiffusionsgebiet 32 ist die Koppelkapazität 56 angeordnet. Das Diffusionsgebiet 11 und die Elektrode 31 sind über die Leitung 51 miteinander verbunden.
Im folgenden wird die Funktion der erfindungsgemäßen Regenerierschaltung 5 anhand der Figuren 5 und 6 erläutert. Zur Einstellung des Referenzzustandes wird in Analogie zu der oben bereits im Zusammenhang mit den Figuren 2, 3 und 4 erläuterten Schaltung zuerst zum Zeitpunkt ti der Kondensator 33 über den Transistor 55 entladen. Zu diesem Zweck wird dieser durch den Takt 0K an der Leitung 552 leitend geschaltet und zum Zeitpunkt t2 wieder nichtleitend geschaltet.
Im Zeitintervall von t3 bis t6 werden die Referenzpotentiale U^
VPA 75 E 7122
•70 98 12/0-572
und U2 eingestellt, wobei U1 = UR2 (6) und U2 = UR2 - UT55 - iu (7) ist. In der Gleichung (6) bedeutet UR2 die Amplitude des Taktes 0R2, der an der Leitung 521 anliegt. Bei der Ansteuerung muß sichergestellt sein, daß die Amplitude UR1 des Taktes 0R1 an der Leitung 523 die Beziehung UR1^ UR2 + U152 (8) erfüllt, damit die Gleichung (6) erfüllt ist.
In der Figur 7 ist eine Weiterbildung 6 der Erfindung dargestellt. Einzelheiten der Figur 7, die bereits im Zusammenhang mit den anderen Figuren beschrieben wurden, tragen die entsprechenden Bezugszeichen. Bei der Regenerierschaltung 6 nach der Figur 7 braucht vorteilhafterweise auf die Beziehung (8) keine Rücksicht genommen zu werden. Es sind nur die beiden Ansteuerleitungen 651 und 652 vorgesehen. Die Transistoren 62, 63 und 64 sind wie die bereits im Zusammenhang mit der Figur 2 beschriebenen Transistoren 42, 43 und 44 angeordnet. Der Kondensator 66 ist einerseits mit der Leitung 651 und andererseits mit dem Diffusionsgebiet 32 verbunden. Der Transistor 65 ist einerseits mit der Leitung 651 und andererseits mit dem Diffusionsgebiet 32 verbunden. Er ist über die Leitung 652, die mit seiner Gateelektrode 653 verbunden ist, ansteuerbar. Das Diffusionsgebiet 11 ist über die Leitung 61 mit der Elektrode 31 verbunden. Die Funktion dieser Schaltung entspricht dem in der Figur 3 dargestellten Taktprogramra, wobei zuerst jeweils der Referenzzustand entsprechend der Gleichung (6) eingestellt wird.
In der Figur 8 ist eine Weiterbildung 7 mit vier Ansteuerleitungen dargestellt. Einzelheiten der Figur 8, die bereits im Zusammenhang mit den anderen Figuren beschrieben wurden, tragen die entsprechenden Bezugszeichen. Die Transistoren 72, 73 und entsprechen wieder der Anordnung der Transistoren 42, 43 und nach der Figur 2. Der Kondensator 76 ist einerseits mit dem Diffusionsgebiet 32 und andererseits mit einer Ansteuerleitung 761 verbunden. Das Diffusionsgebiet 11 ist über die Leitung 71 mit der Elektrode 31 verbunden. Der Transistor 75 ist einerseits mit dem Diffusionsgebiet 32 und andererseits mit der Ansteuerleitung 751 verbunden, an der vorzugsweise Masse anliegt. Sein
VPA 75 E 7122
7098 12/057 2
Gate 752 ist über die Leitung 753 ansteuerbar. Das Referenzpotential 0o ist über eine eigene Leitung 721 anlegbar. Die Funktion erfolgt ebenfalls analog des bereits in der Figur 3 dargestellten Taktprogrammes, wobei zuerst jeweils der Referenzzustand entsprechend der Gleichung (6) eingestellt wird.
Der Takt 0„ wird über die Leitung 761 an den Kondensator 76 gelegt, ohne daß diese Leitung an einen weiteren Punkt der Schaltung führt. Damit kann die Koppelspannung cfu (Gleichungen 1, 2, 4, 5, 6 und 7) individuell angepaßt werden, wie das z.B. für Versuchszv/ecke von Bedeutung ist.
Anhand der Schaltungsvarianten 4 und 5 (Figuren 2 und 5)» 6 (Figur 7) und 7 (Figur 8) wurde gezeigt, daß die erfindungsgemäßen Regenerierschaltungen wahlweise mit drei, zwei oder auch vier diskreten Ansteuerleitungen betrieben werden können.
In derFigur 9 ist eine Weiterbildung 8 der erfindungsgemäßen Regenerierschaltung dargestellt. Einzelheiten der Figur 9» die bereits im Zusammenhang mit den anderen Figuren beschrieben wurden, tragen die entsprechenden Bezugszeichen. Der Transistor 82 ist über eine eigene Leitung 821, mit der auch sein Gateanschluß 822 verbunden ist, durch den Takt 0L<. ansteuerbar. Die Transistoren 83 und 84 sind wie die Transistoren 43 und 44 der Figur 2 geschaltet und über die Leitung 831 durch den Takt 0L„ ansteuerbar. Der Transistor 85 ist einerseits mit dem Diffusionsgebiet 32 und andererseits mit einer Leitung 851, an der vorzugsweise Masse anliegt, verbunden. Das Gate 852 dieses Transistors ist über die Leitung 853 durch den Takt 0„ steuerbar. Die Amplituden U,^ und Ujo der Takte 0,.«. und 0-rp werden nach der Gleichung
UL2 = ÜL1 -/U . ÜL1 - ^A (9)
bemessen. Anstelle der kapazitiven Einkoppelung der Spannung 6 U, die für das Einstellen des Referenzzustandes von entscheidender Bedeutung ist, wird bei dieser Weiterbildung 8 die Spannung SU nach der Gleichung (9) durch den Unterschied zwischen den
VPA 75 E 7122
709812/0-6 72
Amplituden U, - und U-,2 eingestellt. Vorteilhafterweise entfällt daher bei der Weiterbildung 8 die Diinensionierung der Koppelkapazität 46, 56 bzw. 66 der Schaltungen nach den Figuren 2, 5 bzw. 7. Dafür wird der beispielsweise am Halbleiterchip integrierte Taktgenerator, der für alle Regenerierschaltungen die Takte φ-,+ und 0,p liefert, nach der Gleichung (9) dimensioniert.
In der Figur 10 ist das Taktprogramm zu der Schaltung 8 nach der Figur 9 dargestellt. Die Funktion erfolgt im Detail in der V/eise, daß im Zeitintervall zwischen ti und t6 durch Ein- und Ausschalten der Takte 0K, 0^ und 0L2 der Referenzzustand eingestellt wird. Die Masseleitung 851 kann analog zu der Schaltung nach der Figur 3 eingespart werden, wenn das Gate 852 des Transistors 85 an die Taktleitung 821 oder 831 angeschaltet wird.
In Analogie zu der Schaltung nach der Figur 5 besteht die Möglichkeit der Einsparung des Transistors 84. Dies führt zu der Schaltungsvariante 9 nach der Figur 11. Einzelheiten dieser Figur, die bereits im Zusammenhang mit den anderen Figuren erläutert wurden, tragen die entsprechenden Bezugszeichen.
Der Transistor 92 ist einerseits mit dem Diffusionsgebiet 11 und andererseits mit der Ansteuerleitung 922 (Potential 0τρ) ver~ bunden. Sein Gateanschluß 923 ist mit der Leitung 921 (Potential 0L,) verbunden. Der Transistor 93 ist einerseits zusammen mit seinem Gateanschluß 931 mit der Leitung 932 (Potential 0t-i) und andererseits mit dem Diffusionsgebiet 32 verbunden. Der Transistor 95 ist auf der einen Seite mit der Leitung 951, an der vorzugsweise Massepotential anliegt, und auf der anderen Seite mit dem Diffusionsgebiet 32 verbunden. Der Gateanschluß 952 des Transistors 952 ist mit der Leitung 953 (Potential 0K) verbunden. Das Diffusionsgebiet 11 steht über die Leitung 91 mit der Elektrode 31 in Verbindung.
Bei der Ansteuerung muß zur einwandfreien Funktion der Schaltung die wesentliche Beziehung U,, =^ U^ + IL,,. berücksichtigt werden.
VPA 75 E 7122
7098 12/0572
Dabei bedeutet IL1 die Amplitude des Taktes 0^ an der Leitung 921 und UT ^ die Amplitude des Taktes 0T, an der Leitung 922. ·
UJ XjJ
Bei den beschriebenen Ausführungsbeispielen ist bei den als Lastelemente geschalteten Feldeffekttransistoren jeweils die Gateelektrode mit der Drainelektrode verbunden. Dabei handelt es sich bei den Feldeffekttransistoren um Transistoren vom Anreichungstyp. Ein Vorteil einer solchen Schaltung besteht in dem Wegfall einer Leitung zur Ansteuerung.
Die Gateelektroden der als Lastelemente dienenden Feldeffekttransistoren könnten auch getaktet werden. Eine solche Ansteuerung bietet den Vorteil einer geringeren Verlustleistung und einer geringeren Ansteuerenergie.
Schließlich können als Lastelemente auch Feldeffekttransistoren vom Verarmungstyp Anwendung finden. In diesem Fall ist die Gateelektrode mit der Sourceelektrode verbunden. Eine solche Schaltung bringt den Vorteil schneller Schaltzeiten.
Vorteilhafterweise ist es für den Zweck der Platzersparnis möglich , die Transistoren 93 und 95 jeweils für eine Anzahl für z.B. N = 5, 10, 20 u.s.w. CCD-Schaltungen nur einmal vorzusehen, wie das schematisch in der Figur 12 dargestellt ist. Voraussetzung hierfür ist, daß dies die am Chip vorhandenen Parameterstreuungen zulassen. In der Figur 12 ist dies für die erfindungsgeraäße Schaltung nach der Figur 11 dargestellt. Einzelheiten der Figur 12, die bereits im Zusammenhang mit den anderen Figuren beschrieben wurden, tragen die entsprechenden Bezugszeichen. Auf der Ausgangsseite sind die mit ungeraden Ziffern bezeichneten CCD-Anordnungen CCD 1, CCD 3 ...- bis CCD 9 angeordnet. Auf der Eingangsseite sind die mit geraden Ziffern bezeichneten CCD-Schaltungen CCD 2, CCD 4 .... CCD 10 angeordnet. Die Diffusionsgebiete 11 der Ausgangs-CCD-Anordnungen mit den ungeraden Ziffern sind jeweils in aus der Figur ersichtlichen Weise über einen Transistor 92 mit den Leitungen 921 und 922 verbunden. Zur Platz-
VPA 75 E 7122
709812/0-5 72
ersparnis sind die Transistoren 93 und 95 nur einmal vorgesehen und über eine Leitung 954 mit den DiffusionsgeMeten 32 der Eingangs-CCD-Anordnungen mit den geraden Ziffern verbunden.
Die für die Schaltung 9 nach der Figur 11 dargestellte Zentralisierung ist ebenso für die anderen erfindungsgemäßen Regenerierschaltungen möglich und sinnvoll.
In den Figuren 13 bis 17 sind die Zentralisierungen der Regenerierschaltungen 4 bis 8 nach den Figuren 2, 5» 7, 8 und 9 dargestellt. Dabei sind in diesen Figuren die CCD-Anordnungen der Einfachheit halber nicht dargestellt. Einzelheiten der Figuren 13 bis 17» die bereits im Zusammenhang mit jeweils einer der Figuren 2, 5» 7» 8 und 9 erläutert wurden, sind jeweils entsprechend bezeichnet.
Alle Schaltungsvarianten der neuen erfindungsgemäßen Regenerierschaltung können sowohl für Zwei-, Drei- und Vierphasen-CCD-Anordnungen verwendet werden, wobei die in der Figur 3 dargestellte Ansteuerung sinngemäß erhalten bleibt.
Vorzugsweise werden die erfindungsgemäßen Regenerierschaltungen zusammen mit den CCD-Anordnungen in einer Silicon-Gate-Technik aufgebaut.
13 Patentansprüche
17 Figuren
VPA 75 E 7122
7098 12/0572

Claims (1)

  1. Patentansprüche
    1. Regenerierschaltung für Ladungsverschiebeanordnungen nach dem Charge-Coupled-Device-Prinzip, wobei jeweils eine Regenerierschaltung zwischen einer Ausgangs-CCD-Anordnung und einer Eingangs-CCD-Anordnung angeordnet ist, dadurch g e k e η η zeichnet , daß die Regenerierschaltung (4 bis 9) mit einem Ausgangsdiffusionsgebiet (11) der Ausgangs-CCD-Anordnung (1), mit einem Eingangsdiffusionsgebiet (32) der Eingangs-CCD-Anordnung (3) und mit der Gateelektrode (31) des Eingangs-
    ' transistors (TE) der Eingangs-CCD-Anordnung (3) verbunden ist, daß die Regenerierschaltung (4 bis 9) so aufgebaut ist, daß die für die Funktion der Regenerierschaltung wesentlichen Referenzpotentiale direkt am Ort der Regenerierschaltung erzeugbar sind.
    2. Regenerierschaltung nach Anspruch 1, dadurch g e k e η η zeichnet , daß das Ausgangsdiffusionsgebiet (11) über eine Verbindungsleitung (41) mit der Gateelektrode (31) des Eingangstransistors (Tg) der Eingangsstufe (3) verbunden ist, daß ein erstes Lastelement (42) vorgesehen ist, das einerseits mit dem Ausgangsdiffusionsgebiet (11) und andererseits mit einer ersten Steuerleitung (421), an die ein Potential (0R) mit einer Amplitude (UR) anlegbar ist, verbunden ist, daß ein zweites Lastelement (43) vorgesehen ist, das einerseits mit der ersten Steuerleitung (421) und andererseits mit einem dritten Lastelement (44) verbunden ist, daß das dritte Lastelement (44) einerseits mit dem zweiten Lastelan ent (43) und andererseits mit dem Eingangsdiffusionsgebiet (32) verbunden ist, daß eine Koppelkapazität (46) zwischen die erste Steuerleitung (421) und das Diffusionsgebiet (32) geschaltet ist, daß ein Transistor (45) einerseits mit dem Eingangsdiffusionsgebiet (32) und andererseits mit einer zweiten Steuerleitung (451), an die vorzugsweise Massepotential anlegbar' ist, verbunden ist, und daß der Gateanschluß (452) des Transistors (45) mit einer dritten Steuerleitung (453), an die das Potential (0K) anlegbar ist, verbunden ist, wobei die Koppelkapazität (C46) nach der Formel C46 = ^U ' ^33 -^A . C33 bemessen ist (Fi
    Ur~ uR
    VPA 75 1E 7122
    70981270572
    Regenerier schaltung nach Anspruch 1, dadurch g e k e η η zeichnet , daß das Ausgangsdiffusionsgebiet (11) über eine Verbindungsleitung (51) mit der Gateelektrode (31) des Eingangstransistors (T„) der Eingangsstufe (3) verbunden ist, daß ein erster Transistor (52) mit einer ersten Ansteuerleitung (521), an die das Potential (0R?) mi^ einer Amplitude (Upp) anlegbar ist, verbunden ist, daß der Gateanschluß (522) des ersten Transistors (52) mit einer zweiten Steuerleitung (523), an die das Potential (0D1) anlegbar ist, verbunden ist, daß ein Lasteleraent (53) vorgesehen ist, das einerseits mit der ersten Steuerleitung (521) und andererseits mit dem Eingangsdiffusionsgebiet (32) verbunden ist, daß zwischen der ersten Steuerleitung (521) und zwischen dem Eingangsdiffusionsgebiet (32) eine Koppelkapazität (56) vorgesehen ist, daß ein zweiter Transistor (55) vorgesehen ist, der einerseits mit dem Eingangsdiffusionsgebiet (32) und andererseits mit der ersten Steuerleitung (521) verbunden ist, daß der Gateanschluß (511) des zweiten Transistors (55) mit einer dritten Steuerleitung (552), an die das Potential (0K) anlegbar ist, verbunden ist, und daß die Koppelkapazität des Kondensators (56) nach der Formel
    · C33 ^A . C33
    - Λ U = 2 bemessen ist (Fig. 5).
    %2 - Wa —
    Regenerierschaltung nach Anspruch 1, dadurch g e k e η η zeichnet , daß das Ausgangsdiffusionsgebiet (11) über eine Verbindungsleitung (61) mit der Gateelektrode (31) des Eingangstransistors (Tg) der Eingangsstufe (3) verbunden ist, daß ein erstes Lastelement (62) einerseits mit dem Ausgangsdiffusionsgebiet (11) und andererseits mit einer ersten Steuerleitung (651), an die das Potential (0R) mit einer Amplitude (UR) anlegbar ist, verbunden ist, daß ein zweites Lastelement (63) einerseits mit der ersten Steuerleitung (651) und andererseits mit einem dritten Lastelement (64) verbunden ist, daß das dritte Lastelement (64) einerseits mit dem zweiten Lastelement (63) und andererseits mit dem Diffusionsgebiet (32) verbunden ist, daß zwischen der ersten Steuerleitung (651) und dem Diffusionsgebiet (32) eine Koppelkapazität (66) vorgesehen ist, daß ein Transistor (65) vorge-VPA 75 E 7122
    709812/0672-
    sehen ist, der einerseits mit der ersten Steuerleitung (651) und andererseits mit dem Diffusionsgebiet (32) verbunden ist, und daß der Gateanschluß (653) des Transistors (65) mit einer zweiten Steuerleitung (652), an die ein Potential (0K) anlegbar ist, verbunden ist und daß die Koppelkapazität (66) nach der Formel
    <fu . c« u. . c„
    _53 _A 33
    = UD - d"U = 2 bemessen ist (Fig. 7).
    Regenerierschaltung nach Anspruch 1, dadurch g e k e η η ze i c h η e t , daß das Ausgangsdiffusionsgebiet (11) über eine Verbindungsleitung (71) mit der Gateelektrode (31) des Eingangstransistors (Tg) der Eingangsstufe (3) verbunden ist, daß ein erstes Lastelement (72) einerseits mit dem Diffusionsgebiet (11) und andererseits mit einer ersten Steuerleitung (721), an die das Potential (0Λ anlegbar ist, verbunden ist, daß ein zweites Lastelement (73) einerseits mit der ersten Steuerleitung (721) und andererseits mit einem dritten Lastelement (74) verbunden ist, daß das dritte Lastelement (74) einerseits mit dem zweiten Last element (73) und andererseits mit dem Diffusionsgebiet (32) verbunden ist, daß ein Transistor (75) vorgesehen ist, der einerseits mit einer zweiten Ansteuerleitung (751), an die vorzugsweise Massepotential anlegbar ist, und andererseits mit dem Diffusionsgebiet (32) verbunden ist, daß der Gateanschluß (752) des Transistors (75) einerseits mit einer dritten Steuerleitung (753)» an die das Potential (0K) anlegbar ist, verbunden ist, daß zwischen einer vierten Steuerleitung (761) und dem Diffusionsgebiet (32) eine Koppelkapazität (76) angeordnet ist, und daß diese Koppelkapazität (76) nach der Gleichung
    C53 UA . C33
    53 33 Un ^fB = ?~" bemessen ist, wobei
    C ÜM
    . üc a
    U„ die Amplitude des Taktes (0C) ist, der an die Leitung (761) anlegbar ist (Fig. 8).
    VPA 75 E 7122
    709812/0 5 72
    Regeneri er schaltung nach Anspruch 1, dadurch g e k e η η zeichnet , daß das Diffusionsgebiet (11) über eine ■Verbindungsleitung (81) mit der Gateelektrode (31) des Eingangstransistors (Te) der Eingangsstufe (3) verbunden ist, daß ein erstes Lastelement (82) einerseits mit dem Diffusionsgebiet (11) und andererseits mit einer ersten Steuerleitung (821), an die das Potential (0τ·ι) anlegbar ist, verbunden ist, daß ein zweites Lastelement (83) einerseits mit einer zweiten Steuerleitung (831), an die das Potential (0τ?) anlegbar ist, und andererseits mit einem dritten Lastelement (84) verbunden ist, daß das dritte Lastelement (84) einerseits mit dem zweiten Lastelement (83) und andererseits mit dem Diffusionsgebiet (32) verbunden ist, daß ein Transistor (85) vorgesehen ist, der einerseits mit einer dritten Steuerleitung (851)» an die vorzugsweise Massepotential anlegbar ist, und andererseits mit dem Diffusionsgebiet (32) verbunden ist, und daß der Gateanschluß (852) des Transistors (85) mit einer vierten Ansteuerleitung (853)» an die vorzugsweise das Potential (0K) anlegbar ist, verbunden ist (Fig. 9).
    Regenerierschaltung nach Anspruch 1, dadurch g e k e η η zeichnet , daß das Diffusionsgebiet (11) über eine Verbindungsleitung (91) mit der Gateelektrode (31) des Eingangstransistors (Te) der Eingangsstufe (3) verbunden ist, daß ein erster Transistor (92) einerseits mit dem Diffusionsgebiet (11) und andererseits mit einer ersten Ansteuerleitung (922),. an die ein Potential (0το) anlegbar ist, verbunden ist, daß der Gateanschluß (923) des ersten Transistors mit einer zweiten Ansteuerleitung (921), an die das Potential (0t·*) anlegbar ist, verbunden ist, daß ein Lastelement (93) einerseits mit einer dritten Ansteuerleitung (932), an die das Potential (0T-,) anlegbar ist, und andererseits mit dem Diffusionsgebiet (32) verbunden ist, daß ein zweiter Transistor (95) einerseits mit dem Diffusionsgebiet (32) und andererseits mit einer vierten Ansteuerleitung (951), an die vorzugsweise Massepotential anlegbar ist, verbunden ,ist, und daß der Gateanschluß des zweiten
    VPA 75 E 7122
    709812/0 5 72
    Transistors (95) mit einer fünften Ansteuerleitring (953), an die das Potential (0K) anlegbar ist, verbunden ist (Fig. 11).
    8. Regenerierschaltung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet , daß die Lastelemente Feldeffekttransistoren vom Anreichungstyp sind, wobei jeweils die Gateelektrode eines Feldeffekttransistors mit der Drainelektrode verbunden ist.
    9. Regenerierschaltung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet , daß die Lastelemente Feldeffekttransistoren vom Verarmungstyp sind, wobei jeweils die Gateelektrode eines Feldeffekttransistors mit der Sourceelektrode verbunden ist.
    10. Regenerierschaltung nach einem der Ansprüche 1 bis 7» dadurch gekennzeichnet , daß die Lastelement getaktete Feldeffekttransistoren sind, wobei die Gateelektrode eines Feldeffekttransistors jeweils separat ansteuerbar ist.
    11. Regenerierschaltung nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet , daß sowohl die Regenerierschaltung als auch die zugehörigen CCD-Anordnungen in einer Silicon-Gate-Feldejfekt-Technologie aufgebaut sind.
    12. Regenerierschaltung nach Anspruch 11, dadurch g e k e η η zeichnet , daß die Schaltung in einer Massiv-Silizium-Technik oder in einer SOS-Technik aufgebaut ist.
    13. Regenerierschaltung nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet , daß für mehrere Eingangsstufen (CCD 2, CCD 4 CCD 10) eine zentralisierte Regenerierschaltung (4, 5, 6, 7, 8, 9) vorgesehen ist, wobei die Diffusionsgebiete (32) der Eingangsstufen (3) miteinander elektrisch verbunden sind und über eine Ansteuerleitung (454, 554, 654, 754, 854, 954) mit der zentralisierten Regenerierschaltung (4, 5, 6, 7, 9) verbunden sind und wobei jeweils Ansteuerleitungen (421, 523»
    VPA 75 E 7122
    709812/0572
    521, 651, 721, 821, 921, 922) der zentralisierten Regenerierschaltung (4, 5, 6, 7, 8, 9) über Lasteleraente (42, 62, 72, 8i>) oder über Transistoren (52, 92) mit den Ausgangsdiffusionsgebieten (11) von mehreren Ausgangsstufen (CCD 1, CCD 3 ... CCD 9) verbunden sind.
    709812/0572
DE19752541662 1975-09-18 1975-09-18 Regenerierschaltung fuer ladungsverschiebeanordnungen Withdrawn DE2541662A1 (de)

Priority Applications (8)

Application Number Priority Date Filing Date Title
DE19752541662 DE2541662A1 (de) 1975-09-18 1975-09-18 Regenerierschaltung fuer ladungsverschiebeanordnungen
JP51103522A JPS5236947A (en) 1975-09-18 1976-08-30 Regenerative circuit for charge transfer device
NL7609631A NL7609631A (nl) 1975-09-18 1976-08-30 Regeneratieschakeling voor ladingsverschuivings- inrichtingen.
IT26694/76A IT1067942B (it) 1975-09-18 1976-08-31 Circuito di rigenerazione per dispositivi di spostamento delle cariche
US05/720,050 US4121117A (en) 1975-09-18 1976-09-02 Regenerator circuit for CCD arrangements
FR7626622A FR2325153A1 (fr) 1975-09-18 1976-09-03 Circuit de regeneration pour des dispositifs a transfert de charge
GB37802/76A GB1566292A (en) 1975-09-18 1976-09-13 Charge coupled device arrangements
BE170730A BE846334A (fr) 1975-09-18 1976-09-17 Circuit de regeneration pour des dispositifs a transfert de charge

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19752541662 DE2541662A1 (de) 1975-09-18 1975-09-18 Regenerierschaltung fuer ladungsverschiebeanordnungen

Publications (1)

Publication Number Publication Date
DE2541662A1 true DE2541662A1 (de) 1977-03-24

Family

ID=5956815

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19752541662 Withdrawn DE2541662A1 (de) 1975-09-18 1975-09-18 Regenerierschaltung fuer ladungsverschiebeanordnungen

Country Status (8)

Country Link
US (1) US4121117A (de)
JP (1) JPS5236947A (de)
BE (1) BE846334A (de)
DE (1) DE2541662A1 (de)
FR (1) FR2325153A1 (de)
GB (1) GB1566292A (de)
IT (1) IT1067942B (de)
NL (1) NL7609631A (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2392392A1 (fr) * 1977-05-27 1978-12-22 Commissariat Energie Atomique Circuit de mesure de charge stockee dans un d.t.c.
US4812668A (en) * 1986-04-17 1989-03-14 Honeywell Inc. Multiplexer elements for photovoltaic detectors

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3623132A (en) * 1970-12-14 1971-11-23 North American Rockwell Charge sensing circuit
AU461729B2 (en) * 1971-01-14 1975-06-05 Rca Corporation Charge coupled circuits
JPS5214944B1 (de) * 1971-06-04 1977-04-25
US3775693A (en) * 1971-11-29 1973-11-27 Moskek Co Mosfet logic inverter for integrated circuits
US3831041A (en) * 1973-05-03 1974-08-20 Bell Telephone Labor Inc Compensating circuit for semiconductive apparatus
US3911464A (en) * 1973-05-29 1975-10-07 Ibm Nonvolatile semiconductor memory
US3876989A (en) * 1973-06-18 1975-04-08 Ibm Ccd optical sensor storage device having continuous light exposure compensation
US3889245A (en) * 1973-07-02 1975-06-10 Texas Instruments Inc Metal-insulator-semiconductor compatible charge transfer device memory system
US3937985A (en) * 1974-06-05 1976-02-10 Bell Telephone Laboratories, Incorporated Apparatus and method for regenerating charge
US3891977A (en) * 1974-07-15 1975-06-24 Fairchild Camera Instr Co Charge coupled memory device
US3955101A (en) * 1974-07-29 1976-05-04 Fairchild Camera And Instrument Coporation Dynamic reference voltage generator
US3944990A (en) * 1974-12-06 1976-03-16 Intel Corporation Semiconductor memory employing charge-coupled shift registers with multiplexed refresh amplifiers
US3988617A (en) * 1974-12-23 1976-10-26 International Business Machines Corporation Field effect transistor bias circuit
US3986059A (en) * 1975-04-18 1976-10-12 Bell Telephone Laboratories, Incorporated Electrically pulsed charge regenerator for semiconductor charge coupled devices

Also Published As

Publication number Publication date
IT1067942B (it) 1985-03-21
US4121117A (en) 1978-10-17
BE846334A (fr) 1977-01-17
FR2325153B1 (de) 1978-11-03
FR2325153A1 (fr) 1977-04-15
JPS5236947A (en) 1977-03-22
GB1566292A (en) 1980-04-30
NL7609631A (nl) 1977-03-22

Similar Documents

Publication Publication Date Title
DE69321040T2 (de) Zusatzspannungsgeneratorschaltung
DE68912979T2 (de) CMOS-Spannungsmultiplikator.
DE2544974C3 (de) Schaltkreis zur Realisierung logischer Funktionen
DE2923746C2 (de) Schaltung zur Erzeugung zeitlich aufeinanderfolgender Tastimpulse
DE69310308T2 (de) Negative Hochleistungsladungspumpe
DE3779789T2 (de) Gleichspannungsvervielfacher, der in eine halbleiterschicht integriert werden kann.
DE2359646A1 (de) Integrierte treiberschaltung mit feldeffekttransistoren
DE2222521B2 (de) N-stufiger Ringzähler
DE2558549C3 (de) Anordnung zur Regelung des Potentials in einem MOS-CCD-Speicher
EP0010137A1 (de) Substratvorspannungs-Generatorschaltung
DE2639555A1 (de) Elektrische integrierte schaltung in einem halbleiterchip
DE2528316A1 (de) Von einer ladungsuebertragungsvorrichtung gebildete signalverarbeitungsanordnung
DE2802595C2 (de) Schaltungsanordnung mit Feldeffekttransistoren zur Spannungspegelumsetzung
DE4236072A1 (de) Treiberschaltung zur erzeugung digitaler ausgangssignale
DE2248423B2 (de) Ladungsübertragungssy stern
DE2629329A1 (de) Ccd-schieberegister
DE3332443C2 (de) Signalumsetzschaltung
DE1947937A1 (de) Inverter mit Isolierschicht-Feldeffekttransistoren
DE2543615A1 (de) Regenerierstufe fuer ladungsverschiebeanordnungen
DE2539967C2 (de) Logikgrundschaltung
DE2025857A1 (de) Datenspeicherschaltung in der Form einer zweiphasigen Schieberegisterzelle sehr hoher Arbeitsgeschwindigkeit und geringer Leistungsaufnahme
DE2541662A1 (de) Regenerierschaltung fuer ladungsverschiebeanordnungen
DE2539205A1 (de) Regenerierverstaerker fuer ladungsverschiebeanordnungen
DE3323799C2 (de)
DE2705429A1 (de) Festkoerper-abtastschaltung

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee