DE3332443C2 - Signalumsetzschaltung - Google Patents
SignalumsetzschaltungInfo
- Publication number
- DE3332443C2 DE3332443C2 DE3332443A DE3332443A DE3332443C2 DE 3332443 C2 DE3332443 C2 DE 3332443C2 DE 3332443 A DE3332443 A DE 3332443A DE 3332443 A DE3332443 A DE 3332443A DE 3332443 C2 DE3332443 C2 DE 3332443C2
- Authority
- DE
- Germany
- Prior art keywords
- transistor
- source
- electrode
- gate electrode
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
- H03K5/15013—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs
- H03K5/1506—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with parallel driven output stages; with synchronously driven series connected output stages
- H03K5/15093—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with parallel driven output stages; with synchronously driven series connected output stages using devices arranged in a shift register
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
- G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
- G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Power Engineering (AREA)
- Shift Register Type Memory (AREA)
- Logic Circuits (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
Eine Signal-Umsetzungsschaltung, in der ein Eingangssignal einem Sourcefolger-Transistor zugeführt wird, mit einer kapazitiven Bootstrap-Komponente, die zwischen der Gate-Elektrode und der Source-Elektrode des Sourcefolger-Transistors vorgesehen ist. Das Signal aus dem Sourcefolger-Transistor (M21) wird über ein erstes Übertragungs-Tor (M41) an eine nächste Stufe geliefert und außerdem an eine Ausgangsleitung geführt. Die Schaltungsanordnung, die aus dem Sourcefolger-Transistor (M21) und dem ersten Übertragungs-Tor (M41) gebildet ist, wiederholt sich mit entsprechenden Transistoren. Der Sourcefolger-Transistor und das erste Übertragungs-Tor werden abwechselnd mit Taktsignalen (ø1, ø2) unterschiedlicher Phasenlagen getrieben, wodurch das Eingangssignal sequentiell bei jeder Stufe übertragen wird. Des weiteren ist ein zweites Übertragungs-Tor (M31) zwischen den Ausgang (2) des Sourcefolger-Transistors (M21) und Erde geschaltet, wobei nachdem das Ausgangssignal an der Ausgangsleitung einmal angestiegen und abgefallen ist, das zweite Übertragungs-Tor durch ein Signal, welches sich auf das Ausgangssignal von den Stufen, die der nachgeordneten Stufe folgen, bezieht, eingeschaltet wird, um dadurch den Pegel des Signals stabil zu machen, wenn das Ausgangssignal an der Ausgangsleitung absinkt. Auf diese Weise entsteht keine Potentialschwankung auf der Ausgangsleitung.
Description
Die Erfindung bezieht sich auf eine Signalumsetzschaltung, wie sie im Oberbegnff des Anspruchs 1 angegeben
ist.
Es ist bereits eine Schaltung zur Erzeugung zeitlich aufeinanderfolgender Tastimpulse mit einer Anzahl
von in Serie liegenden Grundschaltungsstufen bekannt (DE-PS 29 23 746), deren jede einen ersten, einen zweiten
und einen dritten Isolierschicht-Feldeffekttransistor mit jeweils einem ersten und einem zweiten Anschluß,
der entweder Source- oder Drain-Anschluß ist, und einem Gate-Anschluß aufweist. Bei dieser bekannten
Schaltung ist der erste Anschluß des ersten Feldeffekttransistors mit einer Taktimpulsquelle verbunden, und
ferner dient der Gate-Anschluß des ersten Feldeffekttransistors als Eingangsanschluß der Grundschaltungsstufe.
Der zweite Anschluß des ersten Feldeffekttransistors sowie der erste Anschluß und der Gate-Anschluß
des zweiten Feldeffekttransistors sind miteinander zn
einer den Tastimpuls liefernden Klemme angeschlossen. Der zweite Anschluß des zweiten Feldeffekttransistors
und der erste Anschluß des dritten Feldeffekttransistors sind miteinander verbunden; sie bilden den Ausgangsanschluß
der Grundschaltungsstufe. Der zweite Anschluß des dritten Feldeffekttransistors liegt auf
einem Bezugspotential. Der Gate-Anschluß des dritten Feldeffekttransistors bildet einen Rückkopplungseingangsanschluß.
Durch diesen Schaltungsaufbau soll erreicht werden, daß bei relativ geringer Anzahl von
Bauelementen pro Grundschaltungsstufe ein geringer Energiebedarf benötigt wird, um gleichmäßige Tastimpulse
mit relativ hoher Folgefrequenz zu erzeugen. Die betreffenden SchultungsmaUnahmcn genügen
jedoch nicht, um Tastimpulsc ohne unerwünschte Potentialschwankungen abgeben zu können.
Ό'λ Erfindung liegt demgemäß die Aufgabe zugrunde, eine Signalumsetzschaltung der im Oberbegriff des Anspruchs 1 angegebenen Art so auszubilden, daß auf relativ einfache Weise unerwünschte Potentialschwankungen in den jeweils abgegebenen Impulsen
Ό'λ Erfindung liegt demgemäß die Aufgabe zugrunde, eine Signalumsetzschaltung der im Oberbegriff des Anspruchs 1 angegebenen Art so auszubilden, daß auf relativ einfache Weise unerwünschte Potentialschwankungen in den jeweils abgegebenen Impulsen
ίο beseitigt sind, also eine Stabilisierung des Pegels der
jeweils abgegebenen Ausgangssignale bzw. Ausgangsimpulse erreicht ist
Gelöst wird die vorstehend aufgezeigte Aufgabe durch die im Anspruch 1 angegebenen Merkmale.
Die Erfindung bringt den Vorteil mit sich, daß mit einem insgesamt besonders geringen Aufwand ausgekommen
werden kann, um die jeweils abgegebenen Ausgangssignale bzw. Ausgangsimpule in ihrem Pegel
zu stabilisieren, und zwar gerade auf einem niedrigen
Pegel, der durch Masse bzw. Erde festgelegt ist. Überdies läßt sich die Signalumsetzschaltung gemäß der
Erfindung auf relativ einfache Weise als integrierter Schaltkreis bei niedrigen Herstellungskosten ausbilden.
Zweckmäßige Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
Anhand von Zeichnungen wird die vorliegende Erfindung nachstehend beispielsweise näher erläutert.
Fig. 1 zeigt das Prinzipschaltbild einer bekannten
Signalumsetzschaltung.
Fig. 2 A bis 2J zeigen Impulsdiagramme, die zur Erläuterung
der Schaltungsanordnung gemäß Fig. 1 dienen.
Fig. 3 zeigt ein Prinzipschaltbild, welches ein Ausfuhrungsbeispiel
einer Signalumsetzschaltung gemäß der vorliegenden Erfindung veranschaulicht.
Fig. 4 zeigt eine Schnittansicht eines Beispiels für
einen Metalloxid-Halbleiter-Transistor, der in der Signalumsetzschaltung gemäß Fig. 3 verwendet ist.
Fig. 5A bis 5Q zeigen Impulsdiagramme zur Erläuterung der Arbeitsweise der Signalumsetzschaltung gemäß Fig. 3.
Fig. 5A bis 5Q zeigen Impulsdiagramme zur Erläuterung der Arbeitsweise der Signalumsetzschaltung gemäß Fig. 3.
Fig. 6 bis 8 zeigen in Prinzipschaltbildern weitere Ausführungsbeispiele der Signalumsetzschaltung gemäß
der Erfindung.
Bevor auf die einzelnen Ausführungsformen der Signalumsetzschaltung gemäß der Erfindung eingegangen
wird, sei zunächst unter Bezugnahme auf F i g. 1 und 2 eine bekannte Signalumsetzschaltung betrachtet.
In Fig. 1 ist eine Eingangsklemme 1 mit der Gateso Elektrode eines MOS (Metalloxid~Halbleiter)-Transistors
7] des Anreicherungstyps verbunden. Die Source-Elektrode des Transistors T1 ist mit einer Erdleitung 2
verbunden, und die Drain-Elektrode dieses Transistors ist mit der Source-Elektrode und der Gate-Elektrode
eines MOS-Transistors T2 des Verarmungstyps verbunden.
Die Drain-Elektrode des Transistors T1 ist mit einer
Stromversorgungsleitung 3 verbunden.
Der Verbindungspunkt zwischen der Drain-Elektrode des Transistors 7] und der Source Elektrode des Transistors
T2 ist über die Source-Drain-Strecke eines weiteren
MOS-Transistors 7]] des Anreicherungstyps verbunden,
der ein Übertragungs-Tor für Transistoren 7Ji u. 7Ji
bild?*, die miteinander in gleicher Weise wie die Transistoren T] u. T2 verbunden sind. Der Verbindungspunkt
zwischen den Transistoren T41 u. 7^1 ist über die Source-Drain-Strecke
eines weiteren MOS-Transistors 7Ji des
Anreicherungstyps verbunden, der ein Übertragungs-Tor für Transistoren Tn u. Ti, bildet die in Rleicher
Die Schaltung, die aus den Transistoren Γ31... 781 gebildet ist, wiederholt sich im folgenden. In der Figur ist
der obere Teil der Bezugszeichen, nämlich der Buchstabe »71«, gemeinsam verwendet, und der untere Teil
davon wird fortlaufend verändert.
Taktanschlüsse 4 u. 5, an die Taktsignale Φ, u. Φ2.
welche in ihrer Phase unterschiedlich sind, angelegt werden, sind jeweils mit den Gate-Elektroden der Transistoren 7Ji, TJ2 ... und T6i, T62... verbunden.
In dieser Schaltung werden ciie Taktsignale Φ( u. Φ2,
wie in Fig. 2A u. Fig. 2B gezeigt, jeweils an die Taktanschlüsse 4 bzw. 5 gelegt, während ein Signal Φ,Ν, beispielsweise eines, wie es in Fig. 2C gezeigt ist, an die
Eihgangsklemme 1 gelegt wird,
Auf diese Weise tritt eine invertierte Spannung Fj, wie
in Fig. 2D gezeigt, an dem Verbindungspunkt (D zwischen den Transistoren 7]"u. T1 auf.
Das invertierte Signal F, wird dann mit Auftreten des Taktsignals Φ\ abgetastet und unter der Gate-Elektrode
® des Transistors 7Ji gehalten, so daß dort eine Spannung V2, wie sie in Fig. 2E gezeigt ist, auftritt. Auf diese
Weise tritt eine invertierte Spannung V3, wie in Fig. 2F
gezeigt, an dem Verbindungspunkt ® zwischen den Transistoren 7Ji u. 7J5 auf. Diese invertierte Spannung 2s
V3 treibt beispielsweise eine erste horizontale Abtastleitung. _.n ■
1 Des weiteren wird die invertierte Spannung V3 mit
Auftreten des Taktsignals Φ2 abgetastet und dann unter
der! Gate-Elektrode ® des Transistors Tn gehalten, was
dortCzu einer Spannung V4, wie sie in Fig, 2G gezeigt ist,
fiihftiAuf diese Weise treten Spannungen V5, V6 a. V7,
witeito Fi«. 2H, FIg. 21 urFig .23 gezeigt, j eweüs andern
Verbindungspuhkt ® zwischen den Transistoren Tn u.
7J1, der Gate-Elektrode ® des Transistors T42 bzw. dem
Verbindungspunkt φ zwischen den Transistoren Tn u.
7J2 auf. Die Spannung V1, die auf diese Weise erzeugt ist,
treibt beispielsweise eine zweite horizontale Abtastleitung.
Die oben erläuterte Arbeitsweise wird wie im folgenden beschrieben erreicht:
Es sei angenommen, daß der jeweilige Schwellwert der Transistoren T3h 7J1 ..., die jeweils ein Übertragungs-Tor bilden, V,h ist. Dann wird, wenn die Bedingung
Außerdem sind in der oben beschriebenen Schaltung dann, wenn eine kapazitive Last an deren Ausgangsseite
liegt, die Impulsformen der Ausgangssignale V3 u. V1,
die in Fi g. 2F u. Fi g. 2J gezeigt sind, verrundet, wie dies durch gestrichelte Linien angedeutet ist. In diesem Fall
wird eine Überlappung zwischen den betreffenden benachbarten Ausgangssignalen verursacht. Auf diese
Weise wird, wenn die oben beschriebene Schaltung beispielsweise für einen Bildsensor verwendet wird, dessen
Auflösung verschlechtert, und die Bildqualität wird durch die sich vermischenden Farben verschlechtert.
Des weiteren fließt, da sich in der oben beschriebenen
Schaltung die Transistoren T2, T5U Ttl... stets im eingeschalteten Zustand befinden, ein Querstrom in dem
Zustand, in dem die Transistoren 7], 'TJ1, /71 ... eingeschaltet sind, was einen verhältnismäßig hohen
Stromverbrauch bedeutet.
Darüber hinaus wird, da jeder Transistor im Sättigungsbereich betrieben wird, ein großer Strom verbraucht, insbesondere dann, wenn die Schaltung bei
einer hohen Geschwindigkeit betrieben wird.
Des weiteren sind, da die Transistorelemente unterschiedlicher Typen, nämlich Anreicherungstypen und
Verarmungstypen, sind, viele Herstellungsprozesse erforderlich, wenn die Signal-Umsetzungsschaltung
beispielsweise als integrierte Schaltung ausgeführt wirdl-i ■■ =. · :.v :! ·'
Zusätzlich sind in der oben beschriebenen Schaltung die niedrigen Pegel der Impulse an den Ausgangspunkten (D, ©r... durch das Verhältnis der Durchgangswiderstände zwischen den Transistoren TJi, J^1 u. 7J2,-7J2; a
bestimmt, wobei eine RestspannurigV, die mit .
r\+r2
VDD+Vth
(wobei VDD die Spannung der Stromversorgungsleitung 3 repräsentiert) erfüllt ist, ein Signal durch das so
Übertragungs-Tor übertragen.
Auf diese Weise wird das Eingangssignal φ1Ν der
Reihe nach übertragen, um jede der horizontalen Abtastleitungen in der Folge zu treiben.
Die oben beschriebene Schaltung benötigt indessen sechs Transistoren zum Bilden einer Stufe, durch die
das Signal übertragen und das nachfolgende Signal erzeugt wird. Aus diesem Grunde ist die Schaltung in
ihren Abmessungen groß, und insbesondere dann, wenn die Schaltung ais eine integrierte Schaltung IC
ausgebildet ist, ist die Chip-Fläche zu groß, was zu dem Problem führt, daß sich erhöhte Fertigungskosten usw.
für die integrierte Scha Itung ergeben. Im einzelnen müssen,
da in der oben beschriebenen Schaltung die Signale jeweils durch die Transistoren 7Ji, 7Jt u. 7},, 7J, invcrticrt werden. Transistoren in doppelter Anzahl zum
jeweiligen Erzeugen eines Signals gleicher Phase vorgesehen werden.
bestimmt ist, auftritt, wobei r, den Durchgangswiderstandswert der Transistoren 7J|, T42..., r2 denjenigen der
Transistoren 7J,, T52..., u. K55die Spannung an der Erdleitung 2 repräsentieren. In diesem Fall ist es, um die
Restspannung V zu verringern, ausreichend, das Verhältnis zwischen den Durchgangswiderstandswerten r,
u. T2 zu erhöhen. Dies bedeutet, daß die Chip-Fläche der
Transistoren TJ1, T42... größer als diejenige der Transistoren 7Ji, 7J2... gemacht werden muß, welcher Umstand nicht wünschenswert ist. Andererseits sind, wenn
der MOS-Transistor durch das Ausgangssignal getrieben wird, falls eine Restspannung V, wie beschrieben,
besteht zahlreiche Einschränkungen durch den Schwellwert usw. gegeben. Des weiteren besteht ein
Mangel dahingehend, daß der Dynamikbereich des
Signals um den Betrag der Restspannung V usw. verringert ist.
Fig. 3 zeigt, wie bereits erläutert, ein erstes Ausführungsbeispiel gemäß der vorliegenden Erfindung, bei
dem eine Eingangsklemme 1 über einen MOS-Transistor M1 des Anreicherungstyps, der ein Übertragungs-Tor für die Gate-Elektrode eines weiteren MOS-Transistors M21 des Anreicherungstyps, der als Sourcefolger-Transistor ausgebildet ist, verbunden ist.
Es wird nun zunächst der Aufbau des MOS-Transistors, der bei der vorliegenden Erfindung benutzt wird,
anhand von Fig. 4 beschrieben. In Fig. 4 sind jeweils eip P-Typ-Substrat II, ein N*-Souf ce-Bereich 12 und ein
©rajn-Bereich 13 ausgebildet^ Auf der Oberfläche des
Bereiches zwischen dem Source-Bereich 12 und dem Drain-Bereich 13 ist eine SiO2-Schicht 14 ausgebildet,
auf der eine Gate-Elektrode 15 angeordnet ist.
Daher wird in dem MOS-Transistor, der auf diese Weise aufgebaut ist, ein Kondensator in einem Bereich
16 gebildet, in dem sich die Gate-Elektrode 15 und der Source-Bereich 12 einander mit der sich ergebenden
Kapazität gegenüberstehen. Wenn nun das Gate-Potential erhöht wird, wird ein Kanalbereich 17 zwischen dem
Source-Bereich 12 und dem Drain-Bereich 13 ausgebildet. Zu dieser Zeit wird ebenfalls ein Kondensator zwischen der Gate-Elektrode 15 und dem Kanalbereich 17
ausgebildet.
Der obengenannte Kondensator ergibt eine kapazitive Bootstrap-Komponente, die zwischen der Gate-
Elektrode und der Source-EIektrode des Transistors AZ2]
in der Signal-Umsetzungsschaltung gemäß Fig. 3 ausgebildet ist.
In der Schaltungsanordnung gemäß Fig. 3 ist die Drain-Elektrode des Transistors AZ21 mit der Gate-Elektrode eines MOS-Transistors AZ4) des Anreicherungstyps, der ein Übertragungs-Tor bildet, verbunden. Die
Source-EIektrode des Transistors AZ21 ist über die Drain-Source-Strecke des Transistors AZ41 mit der Gate-Elektrode eines weiteren MOS-Transistors AZ51 des Anrei-
cherungstyps verbunden. Außerdem ist eine kapazitive Bootstrap-Komponente zwischen der Gate-Elektrode
und der Source-EIektrode des Transistors AZ51 ausgebildet. Die Drain-Elektrode des Transistors AZ51 ist mit der
Gate-Elektrode eines MOS-Transistors ΛΖ7! des Anreicherungstyps, der ein weiteres Übertragungs-Tor bildet,
verbunden. Die Source-EIektrode des Transistors AZ5I
ist über die brain-Source-Strecke des Transistors AZ71
mit der Schaltung der folgenden Stufe verbunden.
Des weiteren sind MOS-Transistoren AZ31 u. AZ61 des
Anreicherungstyps, die jweils ein Übertragungs-Tor bilden, zwischen die Source-Elektroden der Transistoren
M2x u. AZ51 und die Erdleitung 2 geschaltet. Die Source-Elektroden der folgenden Transistoren M51 u. AZ22 sind
jeweils über MOS-Transistoren AZ8) u. AZp1 des Anreicherungstyps verbunden, wobei jeder dieser Transistoren
als Diode geschaltet ist und jeweils mit der Gate-Elektrode des Transistors AZ31 bzw. AZ6| verbunden ist. Die
Eingangsseiten der vorhergehenden Transistoren AZ1 u. AZ4| (die mit den Source-Elektroden der vorhergehenden Transistoren AZ2i, AZ5, ... nach dem Transistor AZ41
gekoppelt sind) sind jeweils mit den Gate-Anschlüssen von MOS-Transistoren Ms \ u. AZ4 t des Anreicherungstyps verbunden. Diese Transistoren AZ0 ] u. AZ41 sind
jeweils zwischen die Gate-Elektroden der Transistoren AZ31 u. Mn und die Erdleitung 2 geschaltet.
Die Schaltung, die durch die Transistoren AZ21... AZ4 ]
gebildet ist, wiederholt sich in gleicher Weise.
Des weiteren ist der Taktanschluß 4 mit der Gate-Elektrode des Transistors AZi und den Drain-Elektroden
der Transistoren M$u M52 ■ ■ ■ verbunden, während der
Taktanschluß 5 mit den Drain-Elektroden der Transistoren AZ21, AZ22... verbunden ist.
In dieser Schaltungsanordnung werden Signale Φλ, Φ2
u. ΦΙΝ, die in Fig. 5A, Fig. 5B u. Fig. 5C gezeigt sind
(jede der Fi g. 5 A... 5Q ist aus Darstellungsgründen für die Zeichnung jeweils hälftig in Fig. 5A-1, Fig. 5A-2 ...
Fig. 5Q-1, Fig. 5Q-2 unterteilt), jeweils an die Taktanschlüsse 4 u. 5 bzw. die Eingangsklemme 1 geliefert
In diesem Fall wird der hohe Pegel der Signale Φ,, Φ2 u.
Φ/λ, durch VH repräsentiert, während der niedrige Pegel
davon durch VL repräsentiert wird. Darüber hinaus werden die Impulse der Signale Φ] u. Φ2 durch [11], [12]...
u. [21], [22] ... repräsentiert. Die Schwellwerte der MOS-Transistoren werden durch Vlh repräsentiert.
Auf diese Weise wird das Signal ΦΙΝ über den Transistor AZ| durch den Impuls [12] des Signals Φ, übertragen, so daß eine Spannung Pj (in F i g. 5D gezeigt) an der
Gate-Elektrode Q) des Transistors AZ2, zu
-Vn- V,„
Dann wird in Anbetracht einer Spannung V2 (in Fig.
5E gezeigt) an der Source-EIektrode © des Transistors AZ21, wenn zunächst die Bedingung
V1 - V2 = V1,- VL
> V111
(2)
hergestellt wird, der Transistor AZ21 eingeschaltet, was zu
der Bedingung
V2 = VL
(3)
führt.
Wenn der Impuls [22] des Signals Φ2 eintrifft, wird die
Spannung K1 durch den Bootstrap-Effekt aufgrund der kapazitiven Komponente des Transistors AZ21 angehoben und wird zu
Vh,
wobei Cg die Bootstrap-Kapazität und Q die Streukapazität an der Gate-Elektrode des Transistors AZ21 repräsentieren. Zu diesem Zeitpunkt wird, wenn die Bedingung
Vi - V,h S VH
erfüllt ist, die Bedingung
hergestellt, so daß der Impuls [22] an der Source-EIektrode © des Transistors M2\ gewonnen wird.
Des weiteren wird der Transistor AZ41 in Synchronismus mit dem Taktsignal Φ2 eingeschaltet, so daß die
Spannung V2 an der Gate-Elektrode ® des Transistors
AZ5] akkumuliert wird, und wenn eine Spannung V3 (in
Fig. 5F gezeigt) an dieser Gate-Elektrode ® die Bedingung, die mit
= V„ - V1,
ausgedrückt wird, erfüllt, wird der Transistor AZ5, eingeschaltet, um dadurch den Impuls [13] an seiner Source-EIektrode © in der gleichen Weise wie der Transistor M2 \
(wie in Fig. 5G gezeigt) zu gewinnen.
Zu diesem Zeitpunkt wird der Impuls [13], der an der Source-EIektrode ©des Transistors AZ51 gewonnen wird,
über den Transistor AZ8] an die Gate-Elektrode © des
Transistors AZji geliefert, und so wird eine Ladung, .die
auf diesem Impuls [13] basiert, unter der Gate-Elektrode © des Transistors Mn akkumuliert, auf welche
Weise der Transistor AZ31 in seinem eingeschalteten Zustand gehalten wird. Des weiteren wird, wenn die Operation der ersten Periode abgeschlossen ist und das
Signal Φ,Ν am Beginn der Operation der zweiten
Periode an die Eingangsklemme 1 geliefert wird, der Transistor AZ0 j eingeschaltet ist, die Ladung unter der
fi;
Gate-Elektrode ® des Transistors Af3! wird rückgebildet,
'- und es wird dann der Transistor Af31 ausgeschaltet.
φ.
Auf ähnliche Weise werden Impulse [23], [14]... des
'h
Signals Φι und des Signals Φ2 an die Ausgangspunkte ®,
©... der Transistoren Af22, Af52.. .(wie in Fig. 5J, Fig.
Ir.
5M ... gezeigt) geliefert.
!; ■ Daher wird in dieser Schaltungsanordnung das Ein-
j>? gangssignal ΦΙΝ sequentiell übertragen, und es werden
<&
aufeinanderfolgend Impulse an den Source-Elektroden
der Transistoren Af2], Af51, Af22, Af52 ... erzeugt. Auf
diese Weise können beispielsweise horizontale Abtastzeilen nacheinander durch diese Impulse getrieben
oder angesteuert werden.
In Fig, S wird die angehobene Spannung VA der Spannungen K1, V3, V6... durch den Bootstrap-EfFekt auf-
grund der kapazitiven Komponenten der Transistoren Af21, Af51 ... herbeigeführt und durch den Ausdruck
Λ —7Γ-Γ7Γ KVh-Vu
(O)
t-e + cs
dargestellt.
Gemäß dieser Schaltungsanordnung werden die Transistoren Af31, Af6i ... durch den Ausgangsimpuls der
jeweils nachfolgenden Stufe eingeschaltet und durch das Signal der jeweils vorhergehenden Stufe während
der nächsten Periode ausgeschaltet. In anderen Worten ausgedrückt heißt dies, daß da die Transistoren Af31, Af61
nur während der betreffenden Periode - nicht jedoch während der vorhergehenden und folgenden Perioden -, während welcher der Ausgangsimpuls erzeugt
wird, eingeschaltet werden, die Ausgangsleitung während dieser Periode mit der Erdleitung 2 verbunden ist,
und demzufolge wird der niedrige Potentialpegel des Ausgangssignals auf Erdpotential gehalten.
Wie zuvor beschrieben, wird die Übertragung des Eingangssignals Φ,Ν durch die Signal-Umsetzungsschaltung gemäß der vorliegenden Erfindung durchgeführt, in welcher die zuvor genannten Mängel, die der
bekannten Schaltungsanordnung anhaften, beseitigt werden konnten.
Im einzelnen besteht in der oben beschriebenen Schaltungsanordnung gemäß der vorliegenden Erfindung eine Stufe, die das Signal überträgt und das folgende Signal erzeugt, aus nur fünf Elementen, beispielsweise den Transistoren Af21, Af31, AZ41, AZn u. AZ1 j, was zu
einer in ihren Abmessungen kleinen Schaltung und demzufolge zu einer kleinen Chip-Fläche führt, wenn
die Schaltung als integrierte Schaltung ausgebildet wird.
Außerdem kann, da das Ausgangssignal durch Extrahieren der Impulse aus den Taktsignalen gebildet wird,
der überlappende Bereich zwischen den Ausgangssignalen auf einfache Weise durch Verringern der Impulsbreite der Impulse der Taktsignale (P1 u. Φ2, wie zuvor
ausgeführt, beseitigt werden.
Des weiteren kann, da die Signal-Umsetzungsschaltung gemäß der vorliegenden Erfindung keinen Quer-
strom im Gegensatz zu der Schaltung gemäß dem Stand der Technik aufweist, der Leistungsverbrauch wesentlich verringert werden.
Da jeder Transistor in seinem linearen Bereich betrieben wird, können die Transistoren leicht bei hoher Geschwindigkeit betrieben werden. In diesem Fall wird
dadurch der Leistungsverbrauch nicht erhöht.
Ferner kann, da das Ausgangssignal durch die jewciligen Tuktsignulc Φ, und Φ>
erzeugt wird, die Frequenz, der Taktsignale auf die Hälfte derjenigen der
Schaltungsanordnung gemäß dem Stand der Technik
verringert werden, um dadurch ebenfalls den Leistungsverbrauch zu verringern.
Darüber hinaus kann die Signal-Umsetzungsschaltung gemäß der votliegenden Erfindung mit Transistoren beispielsweise nur des Anreicherungs'.yps ausgebildet werden, so daß dann, wenn die Schaltungsanordnung als integrierte Schaltungsanordnung ausgebildet
wird, die Anzahl der Herstellungsschritte verringert werden kann und die Schaltungsanordnung leicht und
mit geringen Herstellungskosten realisiert werden kann.
Des weiteren kann, da die Transistoren Λ/31, Af6t vorgesehen sind, der niedrige Potentialpegel des Ausgangssignals auf Erdpotentiai gWidlten werden, auf welche
Weise eine unerwünschte Potentialschwankung an der Ausgangsleitung vermieden wird. Wenn die Transistoren Af31, Af61 nicht vorgesehen wären, würde sich die
Signalleitung von jedem Ausgangsanschluß zu der CCD- oder Flüssigkristall-Anzeigeeinrichtung, die anzusteuern ist, bei NichtVorhandensein eines Ausgangsimpulses in einem schwebenden Zustand befinden.
Auf diese Weise würde die oben erläuterte Signalleitung leicht durch externe Störungen oder dergl. beeinflußt werden, und es würden Potentialschwankungen
darauf verursacht werden, was dazu iühren würde, daß die CCD- oder Flüssigkristallanzeigeeinrichtung FcH
funktionen ausführt.
Fig. 6 zeigt ein weiteres Ausführungsbeispiel für die
Signal-Umsetzungsschaltung gemäß der vorliegenden Erfindung. In diesem in Fig. 6 gezeigten Ausführungsbeispiel sind MOS-Transistoren Mc 1 und Md (des Anreicherungstyps vorgesehen, wovon jeder ein Übertragungs-Tor bildet und wobei die Gate-Elektroden jeweils
mit den Gate-Elektroden von Transistoren Af2) bzw. Af51
verbunden sind. Diese Transistoren Mci und Md\ sind
mit den Source-Elektroden der Transistoren Af21 und
Afsl, durch welche die Ausgangssignale herausgeführt werden, verbunden. Des weiteren sind MOS-Transistoren Af,) und Afn des Anreicherungstyps vorgesehen,
wovon jeder ein Ubertragungs-Tor bildet und wobei die Gate-Elektroden jeweils mit den Gate-Elektroden von
Transistoren Af31 bzw. Af61 verbunden sind. Die Source-Drain-Strecken der Transistoren Af, 1 und Mf\ sind
jeweils zwischen die Verbindungspunkte der Transistoren Af21, Afcl und Af5I, ΜΛ\ und die Erdleitung2geschaltet.
Entsprechend dieser Schaltung werden, da die Transistoren Mc\,Mi\... nur während der Periode des Ausgangsimpulses eingeschaltet sind, die Taktsignale $(
und Φι daran gehindert, über die kapazitiven Komponenten der Transistoren Af4,, Af71... an die Ausgangsleitung abzufließen. Darüber hinaus wird, da die Transistoren Af,,, Af/]... gleichzeitig mit den Transistoren Af31,
Af61 ... eingeschaltet sind, die Ladung, die von der
potentialführenden Seite der Bootstrap-Anordnung zurückgeführt wird, über die Transistoren Af, h AZn ...
zu der Erdleitung 2 abgeführt
Auf diese Weise wird in dieser Schaltungsanordnung eine Potentialschwankung in dem Periodenabschnitt, in
dem kein Ausgangsimpuls ansteht und während die Transistoren Af31, Af6,... ausgeschaltet sind, vermieden,
was zu einem stabileren Potential der Ausgangsleitung führt. Im vorliegenden Fall können die Gate-Elektroden der Transistoren Afgt, Af41 ... mit irgendeiner der
Eingangs- und Ausgangsseiten der Transistoren M,\,
Afrfl ... verbunden sein.
Fi g. 7 zeigt ein weiteres Ausführungsbeispiel für eine Signal-Umsetzungsschaltung gemäß der vorliegenden
11
Erfindung. In diesem in Fig. 7 gezeigten Ausführungsbeispiel sind die Transistoren Λ/, ι u. M,-\, die in Fig. 6
gezeigt sind, zwischen die Verbindungspunkte der Transistoren M41, A/51 und Λ/71, M22 und die Erdleitung 2 geschaltet.
In diesem Fall kann, da die Transistoren M4[ u.
AZ71 als Dioden geschaltet sind, die gleiche Operation,
wie sie zuvor beschrieben worden ist, ausgeführt werden.
In diesem Ausfuhrungsbeispiel kann, da das Taktsignal nicht an die Gate-Elektroden der Transistoren M41
u. AZ71 geliefert wird, dieses niemals durch diese hindurch
abfließen, und demzufolge können die Transistoren Mr 1 u. Md 1 fortgelassen werden.
Des weiteren kann, wenn die kapazitive Bootstrap-Komponente,
die durch einen MOS-Transistor gebildet wird, unzureichend ist, ein Kondensator zwischen die
Source- und die Gate-Elektrode des Transistors geschaltet werden. Wie in Fig. 8 gezeigt, kann in diesem Falle
die Kapazität zwischen der Gate-Elektrode und der Source-Drain-Strecke jedes von MOS-Transistoren Mx 1,
My1... als der Kondensator benutzt werden. Die MOS-Transistoren
Mx 1, My 1 ... können entweder als Anreicherungstyp
oder als Verarmungstyp ausgeführt sein.
Obwohl Fig. 8 den Fall zeigt, in dem die MOS-Transistoren
Mx 1, My 1 ... auf die Signal-Umsetzungsschaltung,
die in Fig. 3 gezeigt ist, angewendet werden, können die MOS-Transistoren Mx\, Μνλ auch auf ähnliche
Weise auf die Signal-Umsetzungsschaltungen, die in Fig. 6 u. Fig. 7 gezeigt sind, angewendet werden.
Wie zuvor beschrieben, ist es gemäß der vorliegenden Erfindung möglich, eine unerwünschte Potentialschwankung
mit Ausnahme der Ausgangsimpulse der Ausgangsleitung zu vermeiden.
Hierzu 6 Blatt Zeichnungen
40
45
50
55
60
65
Claims (9)
1. Signalumsetzschaltung zum Erzeugen einer Vielzahl von Ausgangsimpulsen, bei denen die Lage s
der Impulse zeitlich aufeinanderfolgend verschoben ist,
a) mit einem Eingangsanschluß, dem ein Eingangssignal zugeführt wird,
b) mit ersten und zweiten Taktanschlüssen, denen erste bzw. zweite Taktsignale zugeführt werden,
die voneinander verschiedene Phasen aufweisen,
c) mit einer Vielzahl von Umsetzstufen, die an dem Eingangsanschluß in Reihe geschattet angeschlossen
sind und die jeweils einen Sourcefolger-Transistor mit einer Gate-Elektrode,
einer Source-Elektrode und einer Drain-Elektrode aufweisen, welche mit einem der beiden
Taktanschlüsse verbunden ist, wobei zwischen der Gate-Elektrode und der Source-Elektrode
ein als Bootstrap-Kondensator wirkender Kondensator gebildet ist,
d) mit einem Übertragungstor-Transistor, der eine Gate-Elektrode, eine Source-Elektrode und
eine Drain-Elektrode aufweist, die mit der Source-Elektrode des genannten Sourcefolger-Transistors
verbunden ist, wobei die Source-Elektrode des betreffenden Übertragungstor-Transistors
mit der Gate-Elektrode des Sourcefolger-Transistors einer nachfolgenden Stufe verbunden ist,
e) mit einer Vielzahl von Ausgangsanschlüssen, von denen die genannte Vielzahl von
Ausgangsimpulsen abnehmbar ist und die mit den Source-Elektroden der Sourcefolger-Transistoren
verbunden sind,
0 und mit VerbindungseinrichtuK3en, welche den ersten Taktanschluß mit den Drain-Elektroden
der Sourcefolger-Transistoren jeder zweiten Stufe und den zweiten Taktanschluß mit den Drain-Elektroden der übrigen Stufen
verbinden,
45
dadurch gekennzeichnet,
daß zwischen dem jeweiligen Ausgangsanschluß und Masse bzw. Erde eine Schalteinrichtung (.W31, A/61 ...) angeschlossen ist,
daß zwischen dem jeweiligen Ausgangsanschluß und Masse bzw. Erde eine Schalteinrichtung (.W31, A/61 ...) angeschlossen ist,
daß eine Steuerschaltung (M 81, M 81...) vorgesehen
ist, welche die jeweilige Schalteinrichtung (Af 31, M 61...) in dem Fall einschaltet, daß das Ausgangssignal
des betreffenden Ausgangsanschlusses absinkt, und welche das Ausgangssignal des dem betreffenden
Ausgangsanschluß nachfolgenden Ausgangsanschlusses aufnimmt und ein die betreffende
Schalteinrichtung (A/31, Af 61 ...) einschaltendes Steuersignal erzeugt,
und daß eine Rücksetzschaltung (Ma \,Mb\ ..) vorgesehen
ist, welche das betreffende Steuersignal zurücksetzt, bevor das Ausgangssignal des betreffenden
Ausgangsanschlusses ansteigt, und welche durch das Ausgangssignal des jeweils vorhergehenden
Ausgangsanschlusses gesteuert ist.
2. Signalumsetzschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Gatc-Elcktrodc des
ersten Sourcefolger-Transistors (MIl) der an dem
Eingangsanschluß (1) in Reihe angeschlossenen Sourcefolger-Transistoren (M 21, M 51, A/22,
Af 52...) mit dem Eingangsanschluß (1) über die Drain-Source-Strecke eines eine Gate-E!cktrodc,
eine Source-Elektrode und eine Drain-Elektrode aufweisenden Transistors (AfI) verbunden ist, der
mit seiner Gate-Elektrode an demjenigen Taktanschluß (4) angeschlossen ist, welcher von dem mit
der Drain-Elektrode des mit dem betreffenden Transistor (A/1) verbundenen Sourcefolger-Transistor
(A/21) verbundenen Taktanschluß (5) verschieden ist
3. Signalumsetzung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der jeweilige Übertragungstor-Transistor
(A/41, A/71, A/42, A/72...) mit
seiner Gate-Elektrode mit der Drain-Elektrode des Sourcefolger-Transistors (A/21, Af 51, M 22,
A/52...) verbunden ist, mit dessen Source-Elektrode
er verbunden ist.
4. Signalumsetzschaltung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß in
Reihe zu der Drain-Source-Strecke des jeweiligen Sourcefolger-Transistors (MIl, A/51, A/22,
A/52...) die Drain-Source-Strecke eines weiteren, eins Gate-Elektrode, eine Source-Elektrode und
eine Drain-Elektrode aufweisenden Transistors (McI, Md 1, Mc 2, Md 1) liegt, der mit meiner Gate-Elektrode
mit der Gate-Elektrode des mit ihm verbundenen Sourcefolger-Transistors (A/21, Af 51,
Mil, MSl...) verbunden ist.
5. Signalumsetzschaltung nach Anspruch 4, dadurch gekennzeichnet, daß der Verbindungspunkt
zwischen der Drain-Source-Strecke des jeweiligen Sourcefolger-Transistors (A/21, A/51, A/22, A/52)
und der Drain-Source-Strecke des dazu in Reihe liegenden zusätzlichen Transistors (Mc 1, Md 1, Afc 2,
MdI...) über die Drain-Source-Strecke eines noch weiteren, jeweils eine Gate-Elektrode, eine Source-Elektrode
und eine Drain-Elektrode aufweisenden Transistors (Mel, MfI, Mel, MfI ...) mit Masse
bzw. Erde verbunden ist
und daß dieser noch weitere Transistor (Me 1, MfI,
Me 1, MfI ...) mit seiner Gate-Elektrode sowohl von der zugehörigen Steuerschaltung (Af 81,
A/91...) als auch von der jeweils zugehörigen Rücksetzschaltung (Ma 1, Afi>
1...) angesteuert ist.
6. Signalumsetzschaltung nach Ansp/uch 1 oder 2, dadurch gekennzeichnet, daß mit dem jeweiligen
Ausgangsanschluß die Drain-Source-Strecke eines eine Gate-Elektrode, eine Source-Elektrode und
eine Drain-Elektrode aufweisenden Transistors (Mx 1, My 1...) verbunden ist, der mit seiner Gate-Elektrode
mit der Gate-Elektrode des mit dem betreffenden Ausgangsanschluß verbundenen Sourcefolger-Transistors
(A/21, A/51 ...) verbunden ist.
7. Signalumsetzschaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der jeweilige Übertragungstor-Transistor
(A/41, A/71 ...) mit seinen Gate- und Drain-Elektroden verbunden ist.
8. Signalumsetzschaltung nach Anspruch 7, dadurch gekennzeichnet, daß zwischen der Gate-Elektrode
des zweiten und jedes weiteren Sourcefolger-Transistors (A/51, Af 22, A/52 ...) der an dem Eingangsanschluß
(1) in Reihe angeschlossenen Sourcerolger-Transistoren (Af21, A/51, M22, Af52 ...)
einerseits und Masse bzw. Erde andererseits jeweils ein noch weiterer Transistor (Me 1, MfI, MeI...)
liegt, der mit seiner Gate-Elektrode sowohl mit der Steuerschaltung (Af 91, Af 82, A/92 ...) als auch mit
der Rücksetzschaltung (Mb 1, Ma 2, Mb 2 ...) der
Umsetzstufe verbunden ist, welche der den jeweiligen Sourcefolger-Transistor (MSl, M 72...) enthaltenden
Umsetzstufe in der genannten Reihenschaltung nachfolgt
9. Signalumsetzschaltung nach, einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß die
Steuerschaltung (A/81, A/91, A/82, A/92...) jeweils
durch einen eine Gate-Elektrode, eine Source-fclektrode
und eine Drain-Elektrode aufweisenden Transistor (MSl, A/91, A/82, A/92...) gebildet ist, der
als Diode geschaltet zwischen dem dem jeweiligen Ausgangsanschluß nachfolgenden Ausgangsanschluß und der Gate-Elektrode eines diese Gate-Elektrode,
eine Source-Elektrode und eine Drain-Elektrode aufweisenden Transistors (A/31, M61,
A/32, M62...) Angeschlossen ist, welcher eine
Schalteinrichtung (A/31, A/61...) bildet und welcher
mit seiner Sotfrce-Drain-Strecke zwischen dem jeweiligen Ausgangsanschluß und Masse bzw. Erde
liegt,
und daß die Rücksetzschaltung (Ma 1, Mb 1, Ma 2,
MbI...) jeweils durch einen eine Gate-Elektrode, eine Source-Elektrode und eine Drain-Elektrode
aufweisenden Transistor (Ma 1, Mb 1, Ma 2, MbI...) gebildet ist, der mit seiner Drain-Source-Strecke
zwischen der Gate-Elektrode des die zugehörige Schalteinrichtung bildenden Transistors
(A/31, A/61...) und Masse bzw. Erde liegt und
der an seiner Gate-Elektrode das Eingangssignal bzw. das Ausgangssignal des dem jeweiligen Ausgangsanschluß
vorangehenden Ausgangsanschlusses zugeführt erhält.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57156317A JPS5945696A (ja) | 1982-09-08 | 1982-09-08 | 信号伝送回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3332443A1 DE3332443A1 (de) | 1984-03-29 |
DE3332443C2 true DE3332443C2 (de) | 1985-09-19 |
Family
ID=15625153
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3332443A Expired DE3332443C2 (de) | 1982-09-08 | 1983-09-08 | Signalumsetzschaltung |
Country Status (7)
Country | Link |
---|---|
US (1) | US4538288A (de) |
JP (1) | JPS5945696A (de) |
CA (1) | CA1230651A (de) |
DE (1) | DE3332443C2 (de) |
FR (1) | FR2532777B1 (de) |
GB (1) | GB2130036B (de) |
NL (1) | NL190347C (de) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4922138A (en) * | 1987-05-25 | 1990-05-01 | Canon Kabushiki Kaisha | Scan circuit using a plural bootstrap effect for forming scan pulses |
US4958085A (en) * | 1987-10-30 | 1990-09-18 | Canon Kabushiki Kaisha | Scanning circuit outputting scanning pulse signals of two or more phases |
JP3189990B2 (ja) * | 1991-09-27 | 2001-07-16 | キヤノン株式会社 | 電子回路装置 |
EP0559321B1 (de) * | 1992-01-31 | 1997-07-09 | Canon Kabushiki Kaisha | Flüssigkristall-Lichtventil mit aktiver Matrix und Treiberschaltung |
US5410583A (en) * | 1993-10-28 | 1995-04-25 | Rca Thomson Licensing Corporation | Shift register useful as a select line scanner for a liquid crystal display |
GB2343310A (en) * | 1998-10-27 | 2000-05-03 | Sharp Kk | Clock pulse generator for LCD |
JP3866070B2 (ja) | 2000-10-20 | 2007-01-10 | 株式会社 日立ディスプレイズ | 表示装置 |
US20030052848A1 (en) * | 2001-09-20 | 2003-03-20 | Matsushita Electric Industrial Co., Ltd | Signal transmission circuit, solid-state imaging device, camera and liquid crystal display |
TWI329855B (en) * | 2006-01-27 | 2010-09-01 | Au Optronics Corp | Dynamic shift register circuit |
TWI337003B (en) * | 2007-04-16 | 2011-02-01 | Hannstar Display Corp | Shift register apparatus and shift register thereof |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US91300A (en) * | 1869-06-15 | Frederic barn ett | ||
JPS4968634A (de) * | 1972-11-06 | 1974-07-03 | ||
US3794856A (en) * | 1972-11-24 | 1974-02-26 | Gen Instrument Corp | Logical bootstrapping in shift registers |
US3808458A (en) * | 1972-11-30 | 1974-04-30 | Gen Electric | Dynamic shift register |
CH592331B5 (de) * | 1974-05-29 | 1977-10-31 | Ebauches Sa | |
DE2556828C3 (de) * | 1975-12-17 | 1979-12-06 | Deutsche Itt Industries Gmbh, 7800 Freiburg | Dynamisches Schieberegister aus Isolierschicht-Feldeffekttransistoren |
JPS54161288A (en) * | 1978-06-12 | 1979-12-20 | Hitachi Ltd | Semiconductor device |
JPS5513566A (en) * | 1978-07-17 | 1980-01-30 | Hitachi Ltd | Mis field effect semiconductor circuit device |
US4316106A (en) * | 1980-01-11 | 1982-02-16 | Mostek Corporation | Dynamic ratioless circuitry for random logic applications |
-
1982
- 1982-09-08 JP JP57156317A patent/JPS5945696A/ja active Pending
-
1983
- 1983-08-29 CA CA000435542A patent/CA1230651A/en not_active Expired
- 1983-09-01 US US06/528,465 patent/US4538288A/en not_active Expired - Fee Related
- 1983-09-05 GB GB08323730A patent/GB2130036B/en not_active Expired
- 1983-09-08 DE DE3332443A patent/DE3332443C2/de not_active Expired
- 1983-09-08 NL NLAANVRAGE8303111,A patent/NL190347C/xx not_active IP Right Cessation
- 1983-09-08 FR FR838314335A patent/FR2532777B1/fr not_active Expired
Also Published As
Publication number | Publication date |
---|---|
CA1230651A (en) | 1987-12-22 |
US4538288A (en) | 1985-08-27 |
NL8303111A (nl) | 1984-04-02 |
JPS5945696A (ja) | 1984-03-14 |
GB2130036A (en) | 1984-05-23 |
GB2130036B (en) | 1986-06-11 |
NL190347B (nl) | 1993-08-16 |
FR2532777A1 (fr) | 1984-03-09 |
NL190347C (nl) | 1994-01-17 |
DE3332443A1 (de) | 1984-03-29 |
FR2532777B1 (fr) | 1989-04-14 |
GB8323730D0 (en) | 1983-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE830353C (de) | Elektronischer Schalter | |
DE2921037A1 (de) | Hochspannungsschaltung fuer isolierschicht-feldeffekttransistoren | |
DE3332443C2 (de) | Signalumsetzschaltung | |
DE2558549C3 (de) | Anordnung zur Regelung des Potentials in einem MOS-CCD-Speicher | |
DE2514462C3 (de) | Schaltungsanordnung zur Umwandlung eines Spannungspegels | |
DE1920077C2 (de) | Schaltungsanordnung zum Übertragen von Ladungen | |
DE2248423C3 (de) | Ladungsübertragungssystem | |
DE3338397A1 (de) | Taktimpuls-erzeugungsschaltung | |
DE2557165A1 (de) | Decoderschaltung | |
DE2337388C3 (de) | Anordnung zum Gewinnen von periodischen Signalen längerer Dauer und Verfahren zum Betreiben einer solchen Anordnung | |
DE2415098C3 (de) | Amplitudendetektorschaltung | |
DE4236072A1 (de) | Treiberschaltung zur erzeugung digitaler ausgangssignale | |
DE2851111C2 (de) | Zweidimensionale Analog-Speicheranordnung | |
DE112017002290T5 (de) | Abstandssensor | |
DE1810205A1 (de) | Inverter | |
DE3030790C2 (de) | ||
DE2237559C3 (de) | Monolithisch integrierte Schaltungsanordnung zur Spannungsstabilisierung | |
DE2336143C2 (de) | Logische Schaltung | |
DE2608268C2 (de) | Verfahren zum Erzeugen einer veränderbaren Folge von Impulsen und Schaltungsanordnung zur Durchführung des Verfahrens | |
DE2130916A1 (de) | UEbertragungsschaltung fuer digitale Signale | |
DE1015850B (de) | Vorrichtung zur Erzeugung und Verteilung von Impulsen | |
DE69330223T2 (de) | Ladungsverschiebeanordnung | |
DE2348984A1 (de) | Anordnung mit feldeffekttransistoren | |
DE2607000C3 (de) | Digital/Digital-Umsetzer | |
DE2552509C3 (de) | Anzeigeeinrichtung für die Anzeige mindestens zweier analoger Signale |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |