DE2607000C3 - Digital/Digital-Umsetzer - Google Patents

Description

Die Erfindung betrifft einen Digital/Digital-Umsetzer mit mindestens einer Eingangsklemme für Eingangssignale und mehreren Ausgangsklemmen für binäre Ausgangssignale.

Signalumsetzer, wie Digital/Digital-Umsetzer oder Analog/Digital-Umsetzer, die binäre Ausgangssignale liefern, sind seit längerer Zeit bekannt. So geht beispielsweise aus der amerikanischen Patentschrift 71 337 ein sogenannter Schneller Analog/Binär-Umsetzer hervor, der einen Signaleingang und zwei Signalausgänge hat. Die Eingangssignale, die dem Signaleingang zugeführt werden, werden mit Hilfe einer Vergleichsschaltung entsprechend ihrem Pegel in unterschiedliche Binärwörter umgesetzt.

Die bekannte Schaltungsanordnung enthält neben einigen Transistoren und einem Widerstandsnetzwerk zur Erzeugung von Vergleichspotentialen zwei Betriebsspannungsanschlüsse, nämlich einen für eine gegenüber Erde positive und einen für gegenüber Erde negative Spannung. Die binären Ausgangssignale, nämlich die binäre Ziffer L und die binäre Ziffer H werden durch zwei verschiedene Pegel, nämlich ca. null Volt und ca. - 28 Volt repräsentiert. Dabei werden diese

Ausgangssignale über relativ große Impedanzen, nämlich z, B- 27 kOhm an die Ausgangsklemmen geschaltet Hierbei ist nachteilig, daß bei Verwendung eines solchen Analog/Binär-Umsetzers im Zusammenhang mit nachgeordneten datenverarbeitenden Einrichtungen, die die binären Ausgangssignale über die Signalausgänge dieser bekannten Schaltungsanordnung empfangen, relativ große Zeitkonstanten bei der Signalübertragung zu berücksichtigen sind. Dies gilt im besonderen Maße dann, wenn solche elektronischen m datenverarbeitenden Einrichtungen in einer Technik aufgebaut sind, bei der die Schaltkreise relativ hohe kapazitive Nebenschlüsse haben, wie es beispielsweise in der MOS-Technik gegeben ist

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, einen Digital/Digital-Umsetzer zu schaffen, der digitale, nämlich beispielsweise binäre oder ternäre Eingangssignale in binäre Ausgangssignale umsetzt und diese wahlweise abhängig von ihm über eine besondere Steuerklemme zugeführten Steuersignalen die eine der beiden Binärziffern — beispielsweise H — repräsentierende Ausgangssignalc mit einem jeweils in engen Grenzen schwankenden niedrigen oder hohen Pegel abgibt

Es wird ein Digital/Digital-Umsetzer mit mindestens einer Eingangsklemme für Eingangssignale und mehreren Ausgangsklemmen für binäre Ausgangssignale angegeben, wobei die Ausgangsklemmen Signalelemente mit unterschiedlichen Pegeln liefern, die die Ziffern eines Binärzahlensystems repräsentieren, und wobei jo Schaltmittel vorgesehen sind, die in Abhängigkeit von verschiedenen Eingangssignalen verschiedene binäre Ausgangssignalkombinationen liefern.

Der erfindungsgemäße Digital/Digital-Umsetzer ist dadurch gekennzeichnet, daß eine Steuerklemme r> vorgesehen ist, der wahlweise Steuersignale mit dem ersten oder zweiten Binärwert zuzuführen sind, daß Schaltmittel, nämlich Schaltverstärker in Abhängigkeit von dem Binärwert des Steuersignals mit einer ersten Betriebsspannungsklemme oder einer zweiten Betriebsspannungsklumme zusammenzuschalten sind und daß dadurch der Pegel von Ausgangssignalelementen, die den einen oder anderen Binärwert repräsentieren, einen niedrigen oder hohen Wert hat.

Vorteilhaft bei diesem Digital/Digital-Umsetzer ist, daß durch die Anordnung von Schaltverstärkern die über die Ausgangsklemmen abzugebenden binären Ausgangssignalelemente niederohmig an die Ausgangsklemmen geschaltet werden, so daß in Zusammenarbeit mit nachgeordneten datenverarbeitenden Einrichtun- vj gen, die insbesondere bei Aufbau in integrierter MOS-Technik mit relativ großen parasitären Kapazitäten belastet sind, eine günstige Arbeitsgeschwindigkeit erreicht werden kann. Es ist außerdem vorteilhaft, daß durch die Veränderbarkeit der Pegel der binären Ausgangssignalelemente eine einfache Anpassung des erfindungsgemäßen Digital/Digital-Umsetzers an nachgeordnete Einrichtungen, die in unterschiedlicher Technik aufgebaut sein können, möglich ist. Außerdem können vorteilhafterweise besondere Funktionen in ho einer nachgeordneten Einrichtung ausgelöst werden. Ein Beispiel dafür stellen sogenannte mehrfachprogrammierbare Halbleiterspeicherbausteine dar, bei denen zum einen Lesesignale mit einem bestimmten Pegel und zum anderen Schreibsignale mit einem ι,ϊ anderen bestimmter; Pegel erforderlich sind.

Eine Weiterbildung der Erfindung ist dadurch gekennzeichnet, daß nr_*'/rere Eingangsklemmen mit den Eingängen einer Verknüpfungsschaltung verbunden sind, daß die Ausgänge dieser Verknüpfungsschaltung an die Steuereingänge von individuellen Schaltverstärkern angeschlossen sind, daß die Ausgänge dieser Schaltverstärker jeweils mit individuellen Ausgangsklemmen verbunden sind und daß die Betriebsspannungsanschlüsse der Schaltverstärker über den Kontakt eines Umschalters wahlweise an die erste Betriebsspannungsklemme oder die zweite Betriebsspannungskiemme durch entsprechende Steuersignale zu schalten sind.

Vorteilhaft an dieser Weiterbildung ist daß je nach Art der Verknüpfungsschaltung beliebig codierte Eingangsdaten in beliebig codierte Ausgangssignale umgesetzt werden können, wobei die oben beschriebenen Vorteile in bezug auf die Qualität der Ausgangssignalelemente erhalten bleiben.

Eine andere Weiterbildung der Erfindung ist dadurch gekennzeichnet, daß die Eingangsklemme mit dem Steuereingang eines ersten Schaltverstärkers verbunden ist, dessen negierender Ausgang mit einer ersten Ausgangsklemme und dem Steuerein', ,ng eines zweiten Schaltverstärkers verbünden ist, daß df negierende Ausgang des zweiten Schaltverstärkers mit der zweiten Ausgangsklemme verbunden ist daß der Betriebsspannungsanschluß des ersten Schaltverstärkers und der Betriebsspannungsanschluß des zweiten Schaltverstärkers mittels eines ersten Verknüpfungsgliedes und eines zweiten Verknüpfungsgliedes wahlweise in Abhängigkeit von der Steuerklemme zuzuführenden Steuerzeichen an die erste Betriebsspannungskler.ime oder an die zweite Betriebsspannungsklemme zu schalten sind, daß die Eingangsklemme in Abhängigkeit von ihr zugeführten Signalen über eine Schwellwertschaltung mit dem Eingang eines ersten NICHT-Gliedes und dem Eingang eines zweiten NICHT-Gliedes zusammenzuschalten ist und daß der Ausgang des ersten NICHT-Gliedes mit der ersten Ausgangsklemme und der Ausgang des zweiten NICHT-Gliedes mit der zweiten Ausgangsklemme verbunden ist.

Diese Weiterbildung der Erfindung ist insofern vorteilhaft, als die bereits erwähnten Vorteile in bezug auf iie Qualität der Ausgangssignalelemente mit den Eigenschaften eines Digital/Digital-Umsetzers kombinierbar sind, der Eingangssignale mit mehreren verschiedenen Pegeln, beispielsweise ternäre Eingangssignale in binäre Ausgangssignale umsetzen kann. Die Anordnung einer Schwellwertschaltung in Verbindung mit den genannten NICHT-Gliedern ergibt eine besonders einfache und zuverlässige Schaltung zur Erzeugung eines bestimmten, von einem hohen Pegel des Eingangssignals abzuleitenden Ausgangssignals.

Eine andere Weiterbildung der Erfindung ist dadurch gekennzeichnet, daß in der Schwellwertschaltung die unterschiedlichen Eingangssignalpotentiale mit mindestens einem Vergleichspotential in Beziehung gesetzt werden und daß solche Vergleichspotentialc mit einem Spannungsteiler aus einem von zwei Betriebsspannungspotentialen und dem Erdpotential abgeleitet werden.

Vorteilhaft an dii.ier Weiterbildung der Erfindung ist, daß der Wert eines solchen Vergleichspotentials relativ konstant gehalten werden kann, da dies Vergleinhspotential aus einer durch andere, hier nicht angegebene Mittel hochkonstant zu haltenden Betriebsspannung abgeleitet wird, so daß das Umsetzen von Eingangssignalen, die sich durcfi relativ geringe Potentialstufen voneinander unterscheiden, ermöglicht ist.

Im folgenden wird die Erfindung anhand von

Ausführungsbeispielen mit Hilfe mehrerer Figuren erläutert.

Fig. I zeigt die grundsätzliche Anordnung eines Digital/Digital-Umsetzers mit mehreren Eingangsklemmen El ... Em, mehreren Ausgangsklemmen Ai ... A n, der Steuerklemme 5, den beiden Betriebsspannungsklemmen PI und P2, dem Umschalter U, der Verknüpfungsschaltung KS und den Schaltverstärkern Vi... Vn.

Fig. 2 zeigt ein Ausführungsbeispiel für einen Digital/Digital-Umset/.er mit einer Eingangsklemme £f, zwei Ausgangsklemmen A I und A 2, einer Steuerklemme S, Betriebsspannungsklemmen Pl und P2. Schaltverstärkern Vi und V2, einer Schwellwertschaltung SW, NICHT-Glicdern N 1, N 2. Λ/3 und Verknüpfungsgliedern G 1, G 2.

F i g. 3 zeigt die ausführliche Schaltung eines Ausführungsbeispieles für einen Digital/Digital-Umseuer gemäß Kig. L bei dem die Funktionen der einzelnen Elemente durch Feldeffekt-Transistoren in MOS-Technik ausgeübt werden. Das Potentialzeitdiagramm zeigt die verschiedenen Potentialzuslände der Steuerklemme 5, der Eingangsklemme E, der beiden Ausgangsklemmen A i und A 2 und der zweiten Betriebsspannungsklemme P2, für verschiedene Funktionen FI ... F6 des erfindungsgemäßen Signalumsetzers.

Bei dem in F i g. 1 gezeigten Digital/Digital-Umsetzer werden an die Eingangsklemmen El ... E m gelieferte digitale Eingangssignale mit Hilfe der Verknüpfungsschaltung V2 in der Funktion des Umsetzers entsprechende Signalelemente umgesetzt, die ihrerseits an die Steuereingänge der Schaltverstärker Vi ... Vn geliefert werden. Die Umsetzfunktion der Verknüpfungsschaltung VS kann beliebig sein und u. U. durch hier nicht angegebene Mittel umprogrammiert werden. Die Ausgänge der Schaltverstärker V1 ... V η sind mit den Ausgangsklemmen Al ...An verbunden. Damit können entstandene Ausgangssignalelemente an nachgeordnete Einrichtungen abgegeben werden. Der Pegel eines der binären Zeichen, nämlich z. B. des die binäre Ziffer H repräsentierenden, kann mit Hilfe des über die Steuerklemme S zu beeinflussenden Umschalters U verändert werden, und zwar derart, daß die Spannungsversorgungsanschlüsse der Schaltverstärker Vl ... Vn wahlweise über einen Kontakt des Umschalters i/an die erste Betriebsspannungsklemme Pl oder die zweite Betriebsspannungsklemme P2 geschaltet werden können. Die Pegel abzugebender Ausgangssignalelemente nehmen bei dieser Anordnung praktisch den Wert der einen oder anderen Betriebsspannung an.

F i g. 2 zeigt, wk,- bereits erwähnt, ein Ausführungsbeispiel für einen Digital/Digital-Umsetzer. Der Eingangsklemme E werden Signale, die unterschiedliche Pegel haben können, zugeführt. Die Anordnung ist so ausgelegt, daß drei unterschiedliche Pegel, nämlich /, h und Λ 1 in binäre Ausgangssignale zuzusetzen sind.

Bei Empfang eines Eingangssignals mit dem Pegel / über die Eingangsklemme E entsteht am negierenden Ausgang des ersten Schaltverstärkers Vl ein Zeichen mit einem Pegel, der die binäre Ziffer H repräsentiert. Dies Zeichen wird als erstes Ausgangssignalelement an die erste Ausgangsklemme A 1 geliefert. Der negierende Ausgang des Schaltverstärkers Vl ist mit dem Steuereingang des zweiten Schaltverstärkers V2 verbunden. Dessen negierender Ausgang ist mit der zweiten Ausgangsklemme A 2 verbunden. Ein die binäre Ziffer H repräsentierender Pegel am Ausgang des ersten Schaltverstärkers Vl wird in dem zweiten Schaltverstärker V2 in ein die binäre Ziffer L repräsentierendes Zeichen mit entsprechend niedrigem Pegel umgesetzt, das als zweites Ausgangssignalelement an die zweite Ausgangsklemme A 2 geliefert wird.

■■> Bei Empfang eines Eingangssignals mit dem Pegel h liefert der negierende Ausgang des ersten Schaltverstärkers Vl ein Zeichen, das mit seinem Pegel die binäre Ziffer L repräsentiert. Dies Zeichen wird dem Steuereingang des zweiten Schaltverstärkers V2 und

to als erstes Ausgangssignalelement der ersten Ausgangsklcmmc A 1 zugeführt. Der negierende Ausgang des zweiten Schaltverstärkers V2 gibt ein Zeichen mit einem die binäre Ziffer H repräsentierenden Pegel ab. F.s wird als zweites Ausgangssignalelement der zweiten

ι ·-. Ausgangsklemme A 2 zugeführt.

Wenn über die Eingangsklemme E'ein Signal mit dem Pegel h 1 empfangen wird, spricht die Schwellwertschaltung ^cWaa Dadurch wird die Eingangsklemme Emit dem Eingang ties NiCc iT-Glicuc5 /V ! Und uEiTi Eingang des NICHT-Gliedes /V2 zusammengeschaltet Die Ausgänge dieser beiden NICHT-Glieder sind mit der Ausgangsklemme A 1 bzw. A 2 verbunden. Die an den Ausgängen der NICHT-Glieder Nl und N2 auftretenden Zeichen haben einen Pegel, der die binäre Ziffer L

2') repräsentiert.

Bei den drei zuletzt beschriebenen Vorgängen ist vorausgesetzt, daß an die Steuerklemme S ein Steuersignal mit einem die binäre Ziffer L repräsentierenden Pegel geliefert wird. Die Steuerklemme 5 ist mit

in einem zweiten Verknüpfungsglied G 2 und einem NICHT-Glied /V3 verbunden. Das zweite Verknüpfungsglied G2 ist als UND-Verknüpfungsglied ausgelegt, so daß das positive Betriebsspannungspotential, auf dem die zweite Betriebsspannungsklemme P2 liegt.

Ii nicht am Ausgang des Verknüpfungsglieds C2 zur Auswirkung kommt. Das NICHT-Glied /V3 erzeugt an seinem Ausgang ein Zeichen mit einem Pegel, der die binäre Ziffer H repräsentiert. Der Ausgang dieses NICHT-Gliedes N3 ist mit einem der beiden Eingänge des als UND-Verknüpfungsglied ausgelegten ersten Verknüpfungsglieds G1 verbunden. Das positive Betriebsspannungspotential, auf dem die erste Betriebsspannungsklemme P1 liegt, kann somit am Ausgang des Verknüpfungsglieds G1 wirksam werden. Damit

•ΐΐ werden die Betriebsspannungsanschlüsse der beider Schaltverstärker Vl und V2 auf das über die Betriebsspannungsklemme Pi zugeführte Betriebsspannungspotential gelegt. Ausgangssignalelemente, die die binäre Ziffer H repräsentieren, nehmen demnach

-,n einen Pegel an, der durch das an der ersten Betriebsspannungsklemme Pl liegende positive i utential bestimmt ist, siehe dazu Diagramm in F i g. 3.

Wenn der Steuerklemme 5 ein Steuersignal zugeführt wird, dessen Pegel die binäre Ziffer H repräsentiert

■-.-, wird den Betriebsspannungsanschlüssen der beider Schaltverstärker Vl und V2 das Betriebsspannungspo tential der zweiten Betriebsspannungsklemme P * zugeführt. Dementsprechend nehmen Ausgangssignal elemente, die die binäre Ziffer H repräsentieren, der

hi zweiten Pegelwert an, siehe dazu Diagramm in F i g. 3.

Ein Eingangssignal mit dem Pegel / bewirkt irr Zusammenhang mit einem der Steuerklemme .! zugeführten Steuersignal, das mit seinem Pegel die binäre Ziffer H repräsentiert daß an der erster

, r- Ausgangsklemme A 1 ein ersten Ausgangssignalele ment entsteht, das mit seinem Pegel, nämlich Λ 2, die binäre Ziffer H repräsentiert, und daß an der zweiter Ausgangsklemme A 2 ein zweites Ausgangssignalele

ment entsteht, das mit seinem Pegel die binäre Ziffer L repräsentiert, siehe dazu Diagramm in F i g. 3.

Ein Eingangssignal mit dem Pegel h wird unter der gleichen Voraussetzung die Pegel der beiden Ausgangssignalelemente vertauschen, siehe dazu Diagramm in F i g. 3.

F i g. 3 zeigt in allen Einzelheiten ein Ausführungsbeispiel i'..r einen Digital/Digital-Umsetzer, der in integrierter MOS-Technik ausgeführt ist. Alle Elemente dieses erfindungsgeniäßen Digital/Digital-Umsetzers sind in einem einzigen Chip integriert.

Die F'iinktion des in Fig. 2 gezeigten Schwellwertschalters SWwird hierdurch eine Anordnung ausgeübt, bei der empfangen«: Signale in zwei durch zwei verschiedene Vergleichspotentiale vertretene Vergleichssignalc umgesetzt werden. Die entsprechenden Vergleichspotentiale werden dem Steuergate-Bereich und dem Source- Bereich des Transistors 712 zugeführt.

dadurch die Funktion der Schaltungsanordnung gestört ist.

Im folgenden wird eine ins Einzelne gehende Beschreibung des in Fig.3 gezeigten Ausführungsbeispiels gegeben.

Funktion Fl: E=I₁S=I

Die Eingangsklemme Eist mit den Steuergate-Bereichen der Transistoren 72 und 711 verbunden. Ein Eingangssignal mit dem Pegel /, der einem Potential von ca. 0 Volt entspricht, kann die beiden Transistoren nicht aufsteueni. Die Drain- und Steuergate-Bereiche der Transistoren 71 und 710 liegen an der ersten Betriebsspannungsklemme Pl, die positives Potential führt. Die zuletzt genannten Transistoren werden aufgesteuert, so daß deren Source-Bereiche etwa auf dem Potential der ersten Betriebsspannungsklemme P1 liegen. Über den Source-Bereich von Transistor TX

LMl CISlCS T Cl

rritu am

punkt des Drain-Bereichs des Transistors 72 mit dem Source-Bereich des Transistors Π erzeugt. Ein zweites Vergleichspotential wird am Verbindungspunkt des Drain-Bereichs des Transistors TW mit dem Source-Bereich des Transistors 710 erzeugt. Die Hauptstrekken der Transistoren Ti und 72 sind wie die Hauptstrecken der Transistoren 710 und TlI jeweils miteinander in Reihe angeordnet, so daß die beiden Transistoren Ti und T2, wie auch die beiden Transistoren TiO und TU jeweils einen Verstärker bilden.

Au.grund unterschiedlicher Breiten/Längen-Verhältnisse der Transistoren Π und 7"2, sowie der Transistoren TlO und 7" 11 ergibt sich jeweils bei Empfang eines Eingangssignals über die Eingangsklemme E eine Differenzspannung, die sich aus den beiden Vergleichspotentialen ergibt und in ihrer Höhe vom Pegel des Eingangssignals abhängt.

Bei Empfang von Eingangssignalen mit dem Pegel / oder h 1 bleibt der Transistor T12 gesperrt, weil seine Einsatzspannung infolge der sich einstellenden geringen Differenzspannung, die sich aus den beiden Vergleichspotentialen ergibt, nicht erreicht wird.

Bei Empfang von Eingangssignalen mit dem Pegel h überschreitet die sich ergebende Differenzspannung diese Einsatzspannung, so daß der Transistor Γ12 in seinen leitenden Zustand versetzt wird.

Wie später im einzelnen beschrieben ist, beeinflußt der jeweilige Schaltzustand des Transistors T12 das binäre Ausgangssignalelement an der zweiten Ausgangsklemme Al.

Die genannten Transistoren Ti, Tl, Γ10 und ΠΙ sind so angeordnet, daß sie eine Brückenschaltung bilden, in deren Diagonalzweig als messendes Element der Transistor 7"12 mit seiner Steuergate-Drain-Strekke eingebaut ist. Die Verwendung einer solchen Brückenschaltung ist insofern vorteilhaft als Schwankungen der Betriebsspannung nur geringen Einfluß auf die Höhe der Ansprechschwelle für im Pegel unterschiedliche analoge Eingangssignale haben.

Durch den Aufbau der Brückenelemente innerhalb einer integrierten Schaltung ergibt sich der zusätzliche Vorteil, daß in bezug auf die elektrischen Eigenschaften zwar die absoluten, nicht jedoch die relativen Werte, nämlich die Widerstands- und/oder Breiten/Längen-Verhältnisse abweichen können.

Aus der Kombination dieser Vorteile ergibt sich, daß zwischen dem Pegel h und dem Pegel h 1 geringe Potentialunterschiede vorhanden sein dürfen, ohne daß rrfiu UUiIi iji!.u(.igait.-ui.ii.i\.ii uu iiaiijutuij ι τ Offnungspotemial zugeführt. Damit wird dieser Transistor leitend, so daß das über den leitenden Transistor 73 zugeführte positive Potential auf ca. 0 Volt gezogen wird. Transistor 76 bezieht über den Source-Bereich des Transistors Ti positives Steuergate-Potential, so daß der Source-Bereich des Transistors 76 etwa das Potential der ersten Betriebsspannungsklemme Pi annimmt. Nachdem der Drain-Bereich des Transistors T4 auf ca. 0 Volt liegt, kann der Transistor TT, dessen Steuergate-Bereich am Drain-Bereich des Transistors T4 liegt, nicht leitend werden, so daß das Source-Potential des Transistors 76 dem Transistor 724 zugeführt wird. Der Steuergate-Bereich dieses Transistors liegt auf dem Potential der ersten Betriebsspannungsklemme Pi, so daß der Transistor leitend wird und das Drain-Potential an den Source-Bereich weitergegeben wird. Die Ausgangsklemme A 1 ist mit diesem Source-Bereich verbunden, so daß sie positives Potential annimmt. Das abzugebende Ausgangssignalelement hat einen Pegel, nämlich h 1, der dem Potential der ersten Betriebsspannungsklemme entspricht und die binäre Ziffer H repräsentiert.

Der Source-Bereich des Transistors 712 ist mit dem Drain-Bereich des Transistors 72, der auf positivem Potential liegt, verbunden. Transistor 710 liegt mit seinem Source-Bereich auf positivem Potential, nachdem Transistor 711 gesperrt ist. Der Steuergate-Bereich des Transistors 712 ist mit dem Source-Bereich des Transistors 710 und dem Drain-Bereich des Transistors 711 verbunden. Transistor 712 ist gesperrt, so daß das positive Potential des Source-Bereichs des Transistors 713 an die Steuergate-Bereiche der Transistoren 715 und 717 gelangen kann. Die Transistoren 715 und 717 werden aufgesteuert so daß ihre Drain-Bereiche ein Potential von ca. OVoIt annehmen. Transistor 718 ist damit gesperrt Transistor 720 erhält ein positives Steuergate-Potential von der ersten Betriebsspannungsklemme PX, so daß das Drain-Potential des Transistors 717 über den Source-Bereich des Transistors 720 an den Drain-Bereich dieses Transistors geführt wird, womit die Ausgangsklemme A 2 auf ca. 0 Volt liegt Das abzugebende Ausgangssignalelement hat einen Pegel, nämlich /, der dem Erdpotential entspricht und die binäre Ziffer L repräsentiert

Funktion Fl: E= h, S= I

Mit Empfang eines Eingangssignals über die Eingangsklemme E mit dem Pegel h, der einem positiven

Potential entspricht, werden die Transistoren T2 und TIl aufgesteuert. Die Breiten/Längen-Verhältnisse der beiden Transistoren TlO und TIl bzw. Tl und T2sind unterschiedlich ausgelegt, so daß der Transistor TIl gegenüber dem Transistor TlO relativ hochohmig, der Transistor T2 gegenüber dem Transistor Tl relativ niederohmig ist. Bei Empfang eines Eingangssignals mit dem Pegel h bleibt die Source-Drain-Strecke des Transistors TIf gegenüber der des Transistors TlO so hochohmig, daß der Steuergate-Bereich des Transistors T12 noch Öffnungspotential über den Source-Bereich des Transistors T10 erhält.

Damit wird das Drain-Potential des Transistors T2, das gleichzeitig am Source-Bereich des Transistors T12 liegt, mit Hilfe des positiven Steuergate-Potentials des letzteren Transistors an den Steuergate-Bereich des Transistors T17 und den Steuergate-Bereich des Transistors T15 weitergegeben. Diese beiden Transistoren, nämlich T15 und T17 werden nichtleitend, so daß an deren Drain-Bereichen jeweils positives Potential liegt, nämlich dadurch, daß das Potential des Transistors T14, der seinerseits an dem positiven Betriebsspannungspotential der ersten Betriebsspannungsklemme PX liegt, an den Drain-Bereich des Transistors T15 gelangt, der gleichzeitig mit dem Steuergate-Bereich des Transistors T18 verbunden ist, und daß der Drain-Bereich von Transistor T18 wiederum mit dem positiven Betriebsspannungspotential der ersten Betriebsspannungsklemme PX verbunden ist, woraufhin der Source-Bereich dieses Transistors ebenfalls auf positives Potential gelegt ist. Damit liegt auch der Source-Bereich des Transistors T20 auf positivem Potential, womit durch das positive Potential an dessen Steuergale-Bereich das Source-Potential auf den Drain-Bereich weitergeführt wird, so daß die Ausgangsklemme A 2 auf positivem Potential, nämlich dem der ersten Betriebsspannungsklemme P1 liegt. Das abzugebende Ausgangssignalelement hat einen Pegel, nämlich Λ 1, der die binäre Ziffer H repräsentiert.

Der Drain-Bereich des Transistors T2 liegt, wie bereits erläutert, auf ca. 0 Volt, so daß der Transistor T4, dessen Steuergate-Bereich ebenfalls auf diesem Potential liegt, nicht aufgesteuert werden kann. Damit wird das positive Betriebsspannungspotential der ersten Betriebsspannungsklemme PX über den Transistor T3 auf den Steuergate-Bereich des Transistors Tl geführt. Der Steuergate-Bereich des Transistors T6 liegt wie der Drain-Bereich des Transistors T2 auf ca. 0 Volt, so daß dieser Transistor nichtleitend wird. Damit kommt über den Drain-Bereich des Transistors Tl das Potential von ca. 0 Volt an den Source-Bereich des Transistors T24, dessen Steuergate-Bereich am positiven Betriebsspannungspotential der ersten Betriebsspannungsklemme P X liegt Der Transistor T24 wird durchgesteuert, so daß das an dem Source-Bereich liegende niedrige Potential, nämlich ca. 0 Volt, über den Drain-Bereich an die Ausgangsklemme A 1 gelangt Das abzugebende Ausgangssignalelement hat einen Pegel, nämlich /, der dem Erdpotential entspricht und die binäre Ziffer L repräsentiert

Funktion F3: E= h X, S= I

Bei Empfang eines Eingangssignals mit einem höheren Pegel als h, nämlich h 1, wird der Transistor TIl voll aufgesteuert Die Drain-Bereiche der Transistoren T2 und TIl liegen somit auf ca. OVoIt Der Transistor TlI, der gegenüber dem Transistor TlO ein kleineres Breiten/Längen-Verhältnis hat, wird jetzt wegen des höi'eren Pegels des Eingangssignals so niederohmig gegenüber dem Transistor TlO, daß der Steuergate-Beroich des Transistos T12 nicht mehr genügend Öffnungspotential erhält. Damit kann das niedrige Potential, das am Drain-Bereich des Transistors T2 und damit am Source-Bereich des Transistors T12 liegt, nicht an den Steuergate-Bereich des Transistors T17 gelangen. Vielmehr liegt dieser Steuergate-Bereich auf positivem Potential, das über den Transistor T13 zugeführt wird. Der Drain-Bereich des Transistors T17 wird auf niedriges Potential gezogen, so daß ebenfalls der Transistor T20 mit seinem Source-Bereich auf niedrigem Potential liegt. Der Steuergale-Bereich dieses Transistors liegt fest auf dem positiven Betriebsspannungspotential der ersten Betriebsspannungsklemme Pt, so daß der Drain-Bereich des Transistors T20, der mit der Ausgangsklemme A 2 verbunden ist, auf niedrigem Potential liegt. Damit hat das über die Ausgai gskleinme A 2 abzugebende Ausgangssignalelement den Pegel /, der die binäre Ziffer L repräsentiert.

Das am Drain-Bereich des Transistors T2 liegende Erdpotential, der durch das an der Eingangsklemme E liegende hohe Potential aufgesteuert wird, gelangt auch an den Steuergate-Bereich des Transistors T4. Dieser Transistor wird gesperrt, so daß sein Drain-Bereich etwa auf dem Betriebsspannungspotential der ersten Betriebsspannungsklemme PX, das über den Transistor T3 zugeführt wird, liegt. Der Steuergate-Bereich des Transistors T7 liegt ebenfalls auf diesem Potential, so daß dessen Drain-Bereich auf ca. 0 Volt liegt. Der Source-Bereich des Transistors T6, dem kein positives Potential über den Drain-Bereich zugeführt wird, da der Steuergate-Bereich des Transistors auf ca. OVoIt liegt, kann das Potential des Drain-Bereichs von Transistor T7 nicht erhöhen, so daß der Source-Bereich des Transistors T24 ebenfalls ca. 0 Volt beträgt. Da dem Steuergate-Bereich des Transistors T24 das Betriebsspannungspotential der ersten Betriebsspannungsklemme PX zugeführt wird, wird dieser Transistor aufgesteuert, so daß das niedrige Potential auf die Ausgangsklemme A 1 gelangt. Damit hat auch dieses über die Ausgangsklemme A X abzugebende Ausgangssignalelement den Pegel /, der die binäre Ziffer L repräsentiert.

Für die Funktionen FX, F2 und F3 wird jeweils vorausgesetzt, daß der Steuerklemme Sein Steuersigna! mit dem Pegel /, was dem Erdpotential entspricht, zugeführt wird. Die Steuergate-Bereiche der Transistoren T8 und T21, die mit der Steuerklemme ^verbunden sind, liegen somit auch auf Erdpotential. Die Source-Drain-Strecken dieser Transistoren sind damit nichtleitend, so daß die Steuergate-Bereiche der Transistoren T9 und T22 nicht eingeschaltet sind. Das positive, gepulste Betriebsspannungspotential der zweiten Betriebsspannungsklemme P2 kann sich nicht in der Schaltung auswirken.

Funktion F4: E= I, S= h X

Beim Empfang eines Eingangssignals mit dem Pegel / bleiben die Transistoren T2 und TIl gesperrt Damit liegen der Source-Bereich des Transistors Tt, die Steuergate-Bereiche der Transistoren T4 und T6, sowie die Source-Bereiche der Transistoren T23 und T8 auf hohem Potential, nachdem Transistor Tl ständig über seinen Steuergate-Bereich öffnungspoten-

tial von der ersten Betriebsspannungsklemmc P1 erhält. Ebenso verbleibt der Drain-Bereich des Transistors 711 undda.nit der Source-Bereich des Transistors TiO, sowie der Steuergate-Bereich des Transistors 712 auf hohem Potential. Der Transistor 74 wird aufgesteuert, so daß das niedrige Potential an seinem Source-Bereich auf den Source-Bereich des Transistors 73 und den Steuergate-Bereich des Transistors 77 durchgreifen kann. Der Transistor 76 wird aufgesteuert, womit dessen Source-Bereich und damit der Source-Bereich des Transistors 724 auf hohes Potential gelegt werden. Die Steuergate-Bereiche der Transistoren 7*8 und 7~21 liegen in diesem Fall auf hohem Potential, so daß beide Transistoren aufgesteuert werden. Damit gelangt das am Source-Beieich des Transistors 78 liegende hohe Potential auf den Steuergate-Bereich des Transistors 79. Außerdem wird der Varactor C2 aufgeladen, da sein mit der zweiten Betriebsspannungsklemme P2 verbundener Anschluß zunächst noch auf einem Potential von 0 Volt liegt. Der Transistor 79 wird aufgesteuert \nd führt das an der zweiten Bctriebsspannungsklemme P2 liegende, zunächst dem Pegel /, dann dem Pegel Λ 2 entsprechende Betriebsspannungspotential über seinen Source-Bereich an die Ausgangsklemme A 1. Das abzugebende Ausgangssignalelement hat den Pegel h 2, der die binäre Ziffer H repräsentiert.

Wie bereits erwähnt, liegt der Steuergate-Bereich des Transistors T\2 auf hohem Potential, so daß das an seinem Source-Bereich liegende hohe Potential auf dessen Drain-Bereich gelangt. Damit nehmen der jü Source-Bereich des Transistors Γ13 und die Steuergate-Bereiche der Transistoren 715 und 717 hohes Potential an. Die beiden zuletzt genannten Transistoren werden aufgesteuert, so daß das an ihren Source-Bereichen liegende niedrige Potential jeweils auf deren Drain-Bereiche durchgreifen kann. Damit liegen die Source-Bereiche der Transistoren Γ14, T19 und 7"2I, sowie der Steuergate-Bereich des Transistors 7" 18 ebenfalls auf niedrigem Potential. Nachdem der Transistor Γ20 mit seinem Steuergate-Bereich fest an dem Betriebsspannungspotential der ersten Betriebsspannungsklemme P1 liegt, wird er aufgesteuert, so daß das am Drain-Bereich des Transistors 7"17 liegende niedrige Potential auf die Ausgangsklemme A 2 durchgreifen kann. Der in diesem Fall ständig aufgesteuerte Transistor 7"21 liefert über seine Source-Drain-Strecke niedriges Potential an den Steuergate-Bereich des Transistors 722, so daß dieser Transistor gesperrt bleibt. Da außerdem der Varactor C4 ungeladen bleibt, kann das hohe Betriebsspannungspo- μ tential der zweiten Betriebsspannungsklemme P2 nicht auf die Ausgangsklemme A 2 gelangen, so daß diese auf niedrigem Potential verbleibt. Das abzugebende Ausgangssignalelement het den Pegel /, der die binäre Ziffer L repräsentiert.

Funktion 5: E=h,S=h\

Bei Empfang eines Eingangssignals mit dem Pegel h 1 über die Eingangsklemme E werden die Transistoren 72 und 711 aufgesteuert. Der Drain-Bereich des go Transistors 72, die Source-Bereiche der Transistoren 71, 723, 78, 712 und die Steuergate-Bereiche der Transistoren 74 und 76 nehmen niedriges Potential an. Der Drain-Bereich des Transistors 711 und damit der Source-Bereich des Transistors 710 und der Steuergate-Bereich des Transistors 712 verbleiben auf höherern Potential, da die Breiten/Längen-Verhältnisse der beiden Transistoren 710 und 711, die einen Spannungsteiler zwischen dem Betriebsspannungspotential der ersten Betriebsspannungsklemme Pi und dem Erdpotential bilden, so ausgelegt sind, daß der Transistor 711 bei Zuführen eines Eingangssignais mit dem Pegel h an seinen Steuergate-Bereich hochohmig gegenüber dem Transistor 710 bleibt. Dei Drain-Bereich des Transistors 74, der nicht aufgesteuert wird, bleibt zusammen mit dem Steuergate-Bereich des Transistors 77 auf hohem Potential, das über den Source-Bereich des Transistors 73 zugeführt wird. Der Transistor 77 wird aufgesteuert, so daß dessen Drain-Bereich, sowie die Source-Bereiche der Transistoren 76 und 724 niedriges Potential annehmen. Der Transistor 724 liegt mit seinem Steuergate-Bereich ständig auf hohem Potential, nämlich dem Betriebsspannungspotential der ersten Betriebsspannungsklemme PI, so daß er aufgesteuert wird und das an seinem Source-Bereich liegende niedrige Potential . 1 uf seinen Drain-Bereich und damit auf den Source-Bei ^;ch Jes Transistors 79 und die Ausgangsklemme A 1 übei -ägt. Das abzugehende Ausgangssignalelement hat den Pegel /, der die binäre Ziffer L repräsentiert.

Der Transistor 78 erhält an seinem Steuergate-Bereich das in diesem Fall an die Steuerklemme Sgelegu· Steuerpotential h 1, so daß er aufgesteuert wird und das an seinem Source-Bereich liegende niedrige Potential über seinen Drain-Bereich an den Steuergate-Bereich des Transistors 79 weitergibt. Der Varactor C2 wird nicht aufgeladen. Ein an der zweiten Betriebsspannungsklemme P2 auftretender positiver Impuls kann wegen des gesperrten Transistors 79 nicht auf die erste Ausgangsklemme A 1 durchgreifen. Der Transistor 712, dessen Steuergate-Bereich auf hohem Potential liegt, schaltet das an seinem Source-Bereich liegende niedrige Potential an die Steuergate-Bereiche der Transistoren 715 und 717 sowie an den Source-Bereich des Transistors 713. Nachdem der Transistor 715 nicht leitend wird, liegt das über den Transistor 714 geschaltete hohe Potential an den Source-Bereichen der Transistoren 719 und TU sowie am Steuergate-Bereich des Transistors 718. Am Drain-Bereich des nicht aufgesteuerten Transistors 717 sowie an den Source-Bereichen der Transistoren 718 und 720 liegt hohes Potential. Der Transistor 721 liegt mit : Einem Steuergate-Bereich in diesem Fall auf Öffnungspotential, so daß das an seinem Source-Bereich liegende hohe Potential auf den Steuergate-Bereich des Transistors 722 geschaltet werden kann. Damit wird der Transistor 722 leitend. Während die zweite Betriebsspannungsklemme P2 noch auf Erdpotential, was dem Pegel L entspricht, liegt, wird der Varactor C4 aufgeladen. Ein positiver Impuls mit dem Pegel Λ 2 an der zweiten Betriebsspannungsklemme P2 wird über den Transistor 722 auf die zweite Ausgangsklemme A 2 geschaltet. Das abzugebende Ausgangssignalelement hat den Pegel h 2, der die binäre Ziffer H repräsentiert.

Funktion F6: E=h\,S=h\

Der Steuergate-Bereich des Transistors 79 liegt wie bei Funktion FS auf niedrigem Potential. Die Steuergate-Bereiche der Transistoren 715 und 717 liegen wie bei Funktion F3 auf positivem Potential. Der Drain-Bereich des Transistors 715, der Source-Bereich des Transistors 721 und damit der Steuergate-Bereich des Transistors 722 liegen auf niedrigem Potential. Die Varactoren C 2 und CA werden nicht aufgeladen. Ein über die zweite Betriebsspannungsklemme P2 zugeführter positiver Impuls kann nicht über die gesperrten

Transistoren 79 und 7*22 auf die Ausgangsklemmen A 1 und A 2 durchgreifen. Im übrigen wird die erste Ausgangsklemme A 1 über den Transistor Γ24 und die zweite Ausgangsklemme A 2 über den Transistor Γ20 auf niedriges Potential gelegt Damit liefern beide Ausgangsklemmen Ausgangssignalelemente mit dem Pegel /, der die binäre Ziffer L repräsentiert.

Die Kapazitäten Cl, C2, Ci und C4, die in diesem Ausführungsbeispiel als Varactoren ausgeführt sind, bilden mit den jeweils zugeordneten Transistoren, nämlich Γ23, 7"9, T19 und Γ22 sog. bootstrap-Schaltungen, womit in an sich bekannter Weise zur Vermeidung von Potentialverlusten die Gate-Potentiale der betreffenden Transistoren aufgestockt werden, siehe z. B. IEE Journal of Solid-State Circuits, Vol. Sc-7, Nr. 3, Juni 1972, S. 217—224: »Eliminating Threshold Losses in MOS Circuits by Bootstrapping Using Varactor Coupling«.

Die Erfindung ist nicht auf die gezeigten Ausführungsbeispiele beschränkt Insbesondere sind auch Digital/Digital-Umsetzer realisierbar, die Eingangssignale mit mehr als drei Pegelwerten durch die Anordnung eines weiteren Schwellwertschalter binäre Ausgangssignale umsetzen können.

Aufstellung der Hinweiszeichen

A 1, /42. ..An	Ausgangsklemme
CX...CA	Varactor
E,E\...Em	Eingangsklemme
Fl...F6	Funktion
L	ersiter Binärwert
H.Hi,H2	zweiter Binärwert
Gi	erstes Verknüpfungsglied
G2	zweites Verknüpfungsglied
NI...N3	NICHT-GIied
Pi	erste Betriebsspannungsklemme
P2	zweite Betriebsspannungsklemnu
S	Steuerklemme
SW	Schwellwertschaltung
Ti...TU	Transistor
U	Umschalter
Vl, V2... Vn	Verstärker
VS	Verknüpfungsschaltung

Hierzu 2 Blatt Zeichnungen

Claims (9)

1. Patentansprüche;

   J. Digital/Digilal-Umsetzer mit mindestens einer Eingangsklemme für Eingangssignale und mehreren Ausgangsklemmen für binäre Ausgangssignale, wobei die Ausgangsklemmen Signalelemente mit unterschiedlichen Pegeln liefern, die die Ziffern eines Binärzahlensystems repräsentieren, und wobei Schaltmittel vorgesehen sind, die in Abhängigkeit von verschiedenen Eingangssignalen verschiedene binäre Ausgangssignalkombinationen liefern, dadurch gekennzeichnet, daß eine Steuerklemme (S) vorgesehen ist, der wahlweise Steuersignale mit dem ersten oder zweiten Binärwert zuzuführen sind, daß Schaltmittel, nämlich Schaltverstärker (Vi ... Vn) in Abhängigkeit von dem Binärwert des Steuersignals mit einer ersten Betriebsspannungsklemme (P X) oder einer zweiten Betriebsspannungsklemme (P 2) zusammenzuschalten sind und daß dadurch der Pegel von Ausgangssignalelementen, die den einen oder anderen Binärwert repräsentieren, einen niedrigen oder hohen Wert hat
2. 2. Digital/Digital-Umsetzer nach Anspruch 1, dadurch gekennzeichnet, daß mehrere Eingangsklemmen (El ... Em) mit den Eingängen einer Verknüpfungsschaltung (VS) verbunden sind, daß die Ausgänge dieser Verknüpfungsschaltung (VS) an die Steuereingänge von individuellen Schaltverstärkern (V\ ... Vn) angeschlossen sind, daß die Ausgänge dieser Schaltverstärker (Vi ... Vn) jeweils mit individuellen Ausgangsklemmen (Ai...

   A n) verbunden sind und daß die Betriebsspannungsanschlüsse der Schaltverstärker (Vi ... Vn) über J5 den Kontakteines Umschalters (J)wahlweise an die erste Betriebsspannungsklemme (Pi) oder die zweite Betriebsspannungsklemme (P2) durch entsprechende Steuersignale zu schalten sind.
3. 3. Digital/Digital-Umsetzer nach Anspruch 1, dadurch gekennzeichnet, daß die Eingangsklemme (E) mit dem Steuereingang eines ersten Schaltverstärkers (Vi) verbunden ist, dessen negierender Ausgang mit einer ersten Ausgangsklemme (A 1) und dem Steuereingang eines zweiten Schaltverstärkers (Vl) verbunden ist, daß der negierende Ausgang des zweiten Schaltverstärkers (V2) mit der zweiten Ausgangsklemme (A 2) verbunden ist, daß der Betriebsspannungsanschluß des ersten Schaltverstärkers (Vi) und der Betriebsspannungsan-Schluß des zweiten Schaltverstärkers (V2) mittels eines ersten Verknüpfungsgliedes (Gi) und eines zweiten Verknüpfungsgliedes (C2) wahlweise in Abhängigkeit von der Steuerklemme (S) zuzuführenden Steuerzeichen an die erste Betriebsspannungsklemme (Pi) oder an die zweite Betriebsspannungsklemme (P2) zu schalten sind, daß die Eingangsklemme (E) in Abhängigkeit von ihr zugeführten Signalen über eine Schwellwertschaltung (SW) mit dem Eingang eines ersten NICHT-Gliedes (Ni) und dem Eingang eines zweiten NICHT-Gliedes (N2) zusammenzuschalten ist und daß der Ausgang des ersten NICHT-Gliedes (Ni) mit der ersten Ausgangsklemme (A 1) und der Ausgang des zweiten NICHT-Gliedes (N2) mit der hi zweiten Ausgangsklemme (A 2) verbunden ist.
4. 4. Digital/Digital-Umsetzer nach Anspruch 3, dadurch gekennzeichnet, daß in der Schwellwertschaltung (SW) die unterschiedlichen Eingangssignalpotentiale mit mindestens einem Vergleichspotential in Beziehung gesetzt werden und daß solche Vergleichspotentiale mit einem Spannungsteiler aus einem von zwei Betriebsspannungspotentialen und dem Erdpotential abgeleitet werden,
5. 5. Digital/Digital-Umsetzer nach Anspruch 4, dadurch gekennzeichnet, daß die Vergleichspotentiale mit einem Halbleiter-Spannungsteiler aus einem der beiden Betriebsspannungspotentiale und dem Erdpotential abgeleitet werden.
6. 6. Digital/Digital-Umsetzer nach Anspruch 4, dadurch gekennzeichnet, daß die Schwellwertschaltung (SW) durch eine Brückenschaltung realisiert ist, die aus den Drain-Source-Strecken von vier Transistoren (Ti, 72, TiO, TH) und der Steuergate-Source-Strecke eines weiteren Transistors (T 12) gebildet ist, wobei der weitere Transistor (T12) als messendes Element in den Diagonalzweig der Brückenschaltung eing ;baut ist
7. 7. Digital/Digital-Umsetzer nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß Ausgangssignalelemente mit höherem Pegel, als es dem Potential der Steuerklemme (S) oder dem Potential der ersten Betriebsspannungsklemme (Pi) entspricht, über die erste Ausgangsklemme (A 1) oder die zweite Ausgangsklemme (A 2) abgegeben werden.
8. 8. Digital/Digital-Umsetzer nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß alle Elemente in MOS-Technik ausgeführt sind und in einem einzigen Chip integriert sind.
9. 9. Digital/Digital-Umsetzer nach Anspruch 6, dadurch gekennzeichnet, daß ein Spannungsteiler vorgesehen ist, bei dem die Drain-Source-Strecken von mehreren Feldeffekt-Transistoren hintereinandergeschaltet sind, wobei unterschiedliche Spannungsabfälle an den einzelnen Drain-Source-Strekken dieser Feldeffekt-Transistoren dadurch zu erreichen sind, daß die Kanäle weser Transistoren mit unterschiedlichen Breiten/Längen-Verhältnissen ausgelegt sind.