DE2510604C2

DE2510604C2 - Integrierte Digitalschaltung

Info

Publication number: DE2510604C2
Application number: DE2510604A
Authority: DE
Inventors: Gérard Gif-sur-Yvette Cachier; Jean Paul Bures-sur-Yvette Puron
Original assignee: Thomson CSF SA
Current assignee: Thales SA
Priority date: 1974-03-12
Filing date: 1975-03-11
Publication date: 1983-10-27
Also published as: DE2510604A1; FR2264434A1; JPS50127548A; FR2264434B1; US4028556A; GB1502639A

Description

Die Erfindung betrifft eine integrierte Digitalschaltung nach dem Oberbegriff des Patentanspruchs 1.

Eine solche integrierte Digitalschaltung ist aus 1974 IEEE International Solid-State Circuits Conference, ISSCC 74/Thursday, February 14, Seiten 114 und 115 sowie 237 bekannt. Sie enthält zwei Eingangs-Feldeffekttransistoren, an deren Gate-Elektroden Eingangssignale in Form von Digitalpegeln angelegt werden können. Die Source-Elektroden dieser Transistoren sind mit Masse und die Drain-Elektroden gemeinsam über einen ersten Sammelpunkt und einen ersten sättigbaren Widerstand mit einem ersten Beiriebsspannungspotential vorbestimmter Polarität verbunden. Ferner weist die Digitalschaltung einen Ausgangs-Feldeffekttransistor auf, dessen Gate-Elektrode mit dem ersten Sammelpunkt verbunden ist und dessen Drain-Elektrode mit dem ersten Betriebsspannungspotential verbunden ist. Die Source-Elektrode des Ausgangs-Feldeffekttransistors ist über eine Spannungsschieberdiode mit einem zweiten Sammelpunkt verbunden, der seinerseits über einen zweiten sättigbaren Widerstand mit einem zweiten vorbestimmten, entgegengesetzten Betriebsspannungspotential verbunden ist. Der zweite Sammelpunkt bildet den Ausgangsanschluß der Digitalschaltung.

Von derartigen Digitalschaltungen, die logische Verknüpfungsschaltungen wie NOR-Schaltungen und NAND-Schaltungen sein können, werden mehrere Eigenschaften verlangt. Zunächst sollen sie miteinander kompatibel sein, d. h. in beliebiger Reihenfolge hintereinandergeschaltet werden können. Ferner sollen sie parallel mehrere gleiche Digitalschaltungen ansteuern können, die parallel an ihren Ausgang angeschlossen sind. Schließlich sollen diese integrierten Digitalschaltungen eine hohe Schaltgeschwindigkeit und einen niedrigen Stromverbrauch aufweisen. Die Schaltgeschwindigkeit wird anhand der Laufdauer einer Information in der Digitalschaltung gemessen. Hinsichtlich der erforderlichen Betriebsleitung und der erreichbaren Schaltgeschwindigkeit müssen Kompromisse gefunden werden. Die Güte des Komporomisses wird oft durch das Produkt aus der verbrauchten Betriebsleitung in Milliwatt und der Laufdaue^r in Nanosekunden ausgedrückt, wobei dieses Produkt als »Gütefaktor« bezeichnet wird, der in Pikojoule gemessen wird. Der Kompromiß ist um so besser, je kleiner dieses Produkt ist.

Der Erfindung liegt die Aufgabe zugrunde, ein integrierte Digitalschaltung zu schaffen, die einen Gütefaktor aufweist, der einen Wert in der Größenordnung von einem Zehntel Pikojoule aufweist.

Diese Aufgabe wird durch die Merkmale des Patentanspruchs 1 gelöst.

Bei der erfindungsgemäßen integrierten Digitalschaltung wird der angestrebte niedrige Gütefaktor durch geeignete Dimensionierung der Eingangs-Feldeffekttransistoren und ihrer Schwellspannungen in Verbindung mit einer geeigneten Dimensionierung des Ausgangs-Feldeffekttransistors und seiner Schwellspannung erreicht. Insbesondere weisen die Eingangs-Feldeffekttransistoren andere Schwellspannungen auf als der Ausgangs-Feldeffekttransistor.

Aus der US-PS 32 50 917 ist es an sich bereits bekannt, zwei MOS-Feldeffekttransistoren einer Logikschaltung mit unterschiedlichen Schwellspannungen auszubilden; jedoch handelt es sich um komplementäre Transistortypen.

Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.

Ausführungsbeispiele der Erfindung werden nun unter Bezugnahme auf die Zeichnung näher erläutert In der Zeichnung zeigen

F i g. 1 und 5 Schaltbilder von Schaltungen nach der Erfindung, und

F i g. 2 bis 4 Erläuterungskurven.

F i g. 1 zeigt das elektrische Ersatzschaltbild eines integrierten Schaltjngselements, welches ein Beispiel einer NOR-Schaltung nach der Erfindung darstellt. Drei N-Kanal-Feldeffekttransistoren Ti, T₂ und T₃ sind derart parallel geschaltet, daß ihre Drain-Source-Strecke zwischen einem Punkt A (Drain-Seite) und einer Masse 11 (Source-Seite) liegt. Die Gateelektroaen dieser Transistoren sind mit Anschlüssen 1 bzw. 2 bzw. 3 verbunden, welche drei Eingänge der NOR-Schaltung bilden. Der Punkt A ist mit der Sourceelektrode, die selbst mit der Gateelektrode verbunden ist, eines Transistors RSA\ (als sättigbare Last geschaltet) verbunden, dessen Drain-Anschluß über einen Leiter 10 mit dem positiven Pol einer nicht dargestellten Stromversorgungseinheit verbunden ist, welche eine Gleichspannung Vi (+1,5V) liefert. Der durch den Punkt A gehende Zweig der Schaltung, der soeben beschrieben wurde, bildet die erste Stufe der NOR-Schaltung. Zwischen dem Leiter 10 und einem Leiter 12, der mit dem negativen Pol einer Gleichstromversorgungseinheit V₂(- 0,6 V) verbunden ist, liegen in Reihe:

- die Drain-Source-Strecke eines Transistors T₄,

- die Anode-Kathode-Strecke einer Diode D,

- die Drain-Source-Strecke eines Transistors RSA₂, der als sättigbare Last (Gateelektrode mit der Sourceelektrode verbunden) geschaltet ist. _4Q

Der Punkt A ist mit dem Gateanschluß des Transistors T₄ verbunden. Der Punkt C, der mit der Kathode der Diode D und mit dem Drain-Anschluß des Transistors RSA₂ verbunden ist, ist mit drei Anschlüssen 4, 5 und 6 verbunden, welche drei Ausgänge der Torschaltung bilden. Der Punkt B an dem Sourceanschluß des Transistors T₄ ist nur ein Zwischenpunkt des Schaltbildes. Der durch den Punkt B gehende Zweig der Schaltung bildet die zweite Stufe der NOR-Scnaltung.

In dem Fall der Erfindung handelt es sich bei den Feldeffekttransistoren der Schaltung:

- hinsichtlich der drei Eingangstransistoren Ti, T₂ und Ti um Feldeffekttransistoren mit niedriger Schwellenspannung (beispielsweise -0,2 V);

- hinsichtlich des Ausgangstransistors T₄ und der als sättigbare Last geschalteten Transistoren um Feldeffekttransistoren mit deutlich negativer Schwellenspannung (- 0,6 V).

In dem Beispiel von F i g. 1 sind die Transistoren Ti, T₂ und T3 Transistoren mit Schottky-Gate und derart dimensioniert, daß sie einen Drain-Source-Strom abgeben:

- der bei einer Gal'o-Source-Spannung in der Größenordnung von -0,4 V kleiner als 2 μΑ ist;

- der unter Berücksichtigung der sättigbaren Last bei einer Gate-SoUrce-SOannung von +0,4V kleiner als 25 uA ist.

Die Transistoren des obengenannten zweiten Typs sind derart dimensioniert, daß bei einer Gate-Spannung von OVoI:

- der Transistor RSAi etwa 20 mA liefert;

- die Transistoren T₄ und RSA₂ etwa 40 mA liefern.

Die Wirkungsweise einer Torschaltung des in F i g. 1 dargestellten Typs ist in bezug auf die Aufeinanderfolge der digitalen Zustände bekannt. Die erreichten Niveaus und die entsprechenden Abgabeleistungen der Stromversorgungseinheit stellen jedoch ein vorteilhaftes Resultat der Erfindung dar. Die Fig. 2 und 3 veranschaulichen dieses Resultat.

In F i g. 2 sind in einem Strom-Spannungsdiagramm die Kennlinien des Drain-Source-Stroms I_A für die Transistoren des durch den Punkt A gehenden Zweiges (der Gate-Strom des Transistors T₄ wird als vernachlässigbar angenommen) in Abhängigkeit von der Spannung Va zwischen dem Punkt A und Masse dargestellt. Für jeden von ihnen ergibt sich, getrennt betrachtet, als Kennlinie:

- in bezug auf den Transistor RSA, eine gestrichelte Kurve 25;

- eine ausgezogene Kurve 20 oder 21 oder 22 beispielsweise für den Transistor TiJe nachdem, ob das Gate-Potential 0 Volt oder -0,4VoIt oder + 0,4 Volt beträgt.

Wenn man die beiden Transistoren in Reihe schaltet, wie in dem linken Zweig des Schaltbildes von Fig. 1, erhält man einen Inverter, welcher Ausgangsniveaus entsprechend den Eingangsniveaus nach folgender Tabelle erzeugt:

Eingang 1

Ausgang A

Potentialniveaus

niedrig
hoch

hoch niedrig

In dem Fall des gewählten Beispiels sind die Werte dieser Potentiale durch die Schnittpunkte der Kennlinien 21 und 22 mit der Kennlinie 25 gegeben, also:

Eingang 1

Ausgang A

V_E= -0,4 Volt
V_E= +0,4 Volt

V_A = 1,5 Volt (Punkt H_A) V_A = 0,1 Volt (Punkt L_A)

Es ist zu erkennen, daß die Spannungen der Zustände hohen Potentials verschieden sind, je nachdem, ob es sich um den Eingang oder um den Ausgang handelt. Dasselbe gilt für die Spannungen der Zustände niedrigen Potentials. Man sagt, daß die Digitalschaltung (hier auf den Inverter des betreffenden Zweiges beschränkt) nicht kompatibel ist.

Der Zweck des rechten Zweiges, welcher den Transistor T₄, die Diode D und den Transistor RSA₂ enthält, besteht darin, die Gesamtschaltung kompatibel zu machen und außerdem die Leistung zu liefern, die erforderlich ist, um eine bestimmte Ausgangsfächerung sicherzustellen. Er erfüllte eine doppelte Aufgabe als Verstärker und als Spannungsschieber.

Fig. 3 gestattet, die Arbeitstabellen für die Gesamtheit der Schaltung von F i g. 1 zu erstellen, indem die elektrischen Werte in den Zuständen hohen und

niedrigen Potentials in dem Punkt A bzw. in dem Punkt C angegeben werden. Die gestrichelte Kurve 35 ist die Kennlinie des getrennt betrachteten Transistors RSA₂ zwischen dem Punkt C und der Stromversorgungseinheit V₂. Die ausgezogenen Kurven 31 und 32 sind die Kennlinien einer den Transistor Ti und die Diode D enthaltenden Reihenschaltung.

Die Kurve 31 entspricht:

V_A = 1,5VoIt
und die Kurve 32 entspricht:

V_A = 0,2VoIt.

Die Schnittpunkte mit der Kurve 35, d. h. die Punkte f/rund Z-centsprechen Ausgangsspannungen:

V_c = + 0,4 Volt und

Vc- = -0,4VoIt.

Die Arbeitstabelle für die Gesamtschaltung ist somit:

Eingang 1

Ausgang C

-0,4 V
+ 0,4V

+ 0,4V
-0,4 V

30

Es ist außerdem zu erkennen, daß für denselben Zustand niedrigen oder hohen Potentials die Stromabgabe Ib in dem rechten Zweig größer ist als die Stromabgabe U in dem linken Zweig. Die verbrauchte Leistung bleibt jedoch insgesamt sehr gering, in der Größenordnung von 0,1 mW.

Die Übertragungskennlinie der NOR-Schaltung ist durch die Kurve von F i g. 4 gegeben, in welcher auf der Abszisse die Eingangsspannungen Vf und auf der Ordinate die Ausgangsspannungen V_caufgetragen sind. Eine Kurve, die diesen Verlauf hat, sichert einen guten Schutz gegen Rauschen.

Die Herstellung der Transistoren Γι, T₂ und Γ3, die sich durch ihre niedrige Schwelienspannung (0,2 V) und ihre Schaltzeit von unter einer Nanosekunde auszeichnen, wird in bezug auf den N-leitenden Kanal durch die Ionenimplantationstechnik erleichtert. Die Kapazitäten der Source- und Draineiektroden können in diesem Fall ebenso wie die Länge des Leitungskanals sehr gering sein, was die Schaltgeschwindigkeit begünstigt. Solche Transistoren können als integrierte Schaltung auf einem Substrat mit einem spezifischen Widerstand von etwa ! 00 Qcm hergestellt werden.

Die Leistungsdaten einer NOR-Schaltung nach der Erfindung mit drei Eingängen und mit drei Ausgängen können folgende Werte haben:

fpd=0,8ns,

also für eine mittlere Leistung von 0,15 mW:
W- ^=0,12 pj.

Bei einer abgewandelten Ausführungsform der Erfindung sind die Eingangstransistoren zwischen dem Punkt A und der Masse 11 in Reihe und nicht mehr parallel geschaltet. Man erhält auf diese Weise eine in Fig. 5 dargestellte NAND-Schaltung, welche die logische Verknüpfung NICHT UND ausführt. In der Schaltung von F i g. 5 liegen die Drain-Source-Strecken von drei Transistoren T₀, ^ound Γ30, die von demselben Typ sind wie die drei Transistoren T\, T₂ und Tj, in Reihe. Die Gateanschlüsse 100, 200 und 300 dieser Transistoren bilden die drei Eingänge der NAND-Schaltung. Die anderen Bauelemente dieser Torschaltung stimmen mit denen der Schaltung von F i g. 1 überein.

Die Betriebsweise der NAND-Schaltung ist der der NOR-Schaltung analog, mit folgender wichtigen Ausnahme: zwei der drei Eingangstransistoren müssen in dem leitenden Zustand sein, damit die über den dritten Transistor eingegebenen Signale Ausgangssignale an dem Punkt Cverursachen.

In einer nicht dargestellten abgewandelten Ausführungsform sind die drei Eingangstransistoren der NAND-Schaltung durch einen einzigen Transistor mit drei Gateelektroden ersetzt.

Die Leistungsdaten dieser NAND-Schaltungen sind im wesentlichen dieselben, wenn dieselbe Technologie wie in den vorangehenden Beispielen verwendet wird.

Bei anderen Ausführungsformen der Erfindung sind die Transistoren mit Schottky-Gate durch Transistoren mit PN- oder NP-Übergang oder durch MOS-Transistoren mit isoliertem Gate ersetzt.

Wenn man P-Kanal-Feldeffekttransistoren anstelle der in den vorangehenden Beispielen verwendeten N-Kanal-Feldeffekttransistoren verwenden würde, müßten das Vorzeichen der Polungen der Stromversorgungseinheiten sowie die Richtung der Ausgangsdiode verändert werden. Die erzielten Resultate wären in bezug auf die Schaltgeschwindigkeit weniger gut.

Schließlich ist bei einer in bezug auf die Übertragungskennlinie weniger leistungsfähigen Ausführungsform die Diode des Ausgangszweiges durch einen einfachen Widerstand ersetzt.

40

Hierzu 2 Blatt Zeichnungen

Claims

Patentansprüche:

1. Integrierte Digitalschaltung, die wenigstens zwei Eingangs-Feldeffekttransistoren mit Schottky-Gate, an deren Gate-Elektroden Eingangssignal in Form von Digitalpegeln »hoch« und »niedrig« anlegbar sind, wobei die Source-Elektroden der Eingangs-Feldeffekttransistoren mit Masse und die Drain-Elektroden gemeinsam über einen ersten Sammelpunkt und einen ersten sättigbaren Widerstand mit einem ersten Betriebsspannungspotential vorbestimmter Polarität verbunden sind, und einen Ausgangs-Feldeffekttransistor enthält, dessen Gate-Elektrode mit dem ersten Sammelpunkt verbunden ist und dessen Drain-Elektrode mit dem ersten Beiriebsspannungspotential verbunden ist, während seine Source-Elektrode über eine Spannungsschieberdiode mit einem zweiten Sammelpunkt verbunden ist, der seinerseits über einen zweiten sättigbaren Widerstand mit einem zweiten vorbestimmten, entgegengesetzten Betriebsspannungspotential verbunden ist, wobei der zweite Sammelpunkt den Ausgangsanschluß der Digitalschaltung bildet, an dem das Ausgangssignal mit den digitalen Pegeln »hoch« und »niedrig« abnehmbar ist, dadurch gekennzeichnet, daß die Eingangs-Feldeffekttransistoren (T\, T2, T3) so dimensioniert und mit solchen Schwellspannungen versehen sind, daß ihr Drainstrom sich für eine Eingangs-Gatespannung zwischen —0,4 und +0,4 Volt von einigen Mikroampere bis einigen zehn Mikroampere ändert, und daß der Ausgangs-Feldeffekttransistor (T*) so diemensioniert und mit einer solchen Schwellspannung ausgelegt ist, daß sein Drainstrom für Gatespannung Null einige zehn Milliampere beträgt.

2. Digitalschaltung nach Anspruch 1, dadurch gekennzeichnet, daß der erste sättigbare Widerstand (RSA 1) aus einem Feldeffekttransistor besteht, dessen Gate-Elektrode und Source-Elektrode kurzgeschlossen sind.

3. Digitalschaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Spannungsschieberdiode eine Schottky-Diode (D)ist

4. Digitalschaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Spannungsschieberdiode (D) außerdem in Reihe mit einem ohmschen Widerstand geschaltet ist.

5. Digitalschaltung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß sie mindestens zwei Eingangs-Feldeffekttransistoren (T\, T2) aufweist, deren Drain-Source-Strecken parallel geschaltet sind, und daß die Digitalschaltung eine NOR-Schaltung bildet.

6. Digitalschaltung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß sie mindestens zwei Eingangs-Feldeffekttransistoren (Tw, T20) enthält, deren Drain-Source-Strecken in Reihen geschaltet sind, und daß die Schaltung eine NAND-Schaliung bildet.

7. Digitalschaltung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die Eingangs-Feldeffekttransistoren MOS (Metal Oxide Semiconductor)-Feldeffekttransistoren sind.