DE2052519C3 - Logische Schaltung - Google Patents

Description

Die im Hauptanspruch gekennzeichnete Erfindung bezieht sich auf eine logische Schaltung zur Bildung einer vorgeschriebenen Kombination aus mindestens zwei auf getrennten Leitungen zugeführten Bitsignalen und deren Komplementen und dient zur Lösung der Aufgabe, eine derartige logische Schaltung zur Verfügung zu stellen, die sich in bezug auf Energieverbrauch und Aufwand an Schaltungseiementen besonders zur Ausführung in MOS-Technik in integrierten Schaltungen eignet

In den meisten bekannten integrierten logischen Netzwerken werden Feldeffekttransistoren als Ableitglieder für den Laststrom verwendet Hierfür muß ein Ruhestrom von einer Energiequelle der Schaltung zugeführt werden. Die zugeführte Energie wird in dem Trägerplättchen vernichtet, wodurch die erreichbare Packungsdichte begrenzt wird. Auch sind mehr Schaltelemente erforderlich, als an sich für die reinen logischen Aufgaben benötigt würden. Ein weiterer Nachteil derartiger Schaltungen liegt darin, daß die erforderlichen Energiezuleitungen die Ausbildung der Schaltung komplizieren.

In der DE-AS 12 46 807 ist eine Schaltungsanordnung zur Durchführung der logischen Funktionen EXCLU-SIV-ODER oder EXCLUSIV-NICHTODER beschrieben, die keinen Ruhestrom benötigt. Der Schaltungsaufwand ist jedoch verhältnismäßig hoch, denn jedes ODER-Glied enthält acht Feldeffekttransistoren. Demgegenüber kommt man erfindungsgemäß bei vergleichbarer logischer Funktion mit vier Feldeffekttransistoren aus. Der einzige von der Schaltung benötigte Strom ist derjenige, der einer an den Ausgang der Schaltung angeschlossenen Last zugeführt werden muß. Dieser AusgangsstiOm kann von den Eingängen der Schaltung geliefert werden.

Die erste Eingangsklemme des ersten Schaltkreises kann mit einer konstanten Spannungsquelle verbunden sein, während die zweiten Eingangsklemmen aller Schaltkreise vorzugsweise mit einer anderen konstanten Spannungsquelle (Erde) verbunden sind.

Statt dessen kann der ersten Eingangsklemme des ersten Schaltkreises auch ein weiteres Bitsignal zugeführt werden, während die zweite Eingangsklemme jedes Schaltkreises mit demjenigen der beiden zugeordneten komplementären Eingangssignale verbunden ist, das für die vorgeschriebene Kombination der Bitsignale in gleicher Weise wie die Ausgangsklemme des letzten Schaltkreises erregt werden soll.

Zwei Ausführungsbeispiele der Erfindung werden nachstehend an Hand der Zeichnung beschrieben. Hierin ist

F i g. 1 ein Schaltbild des ersten Ausführungsbeispiels,

Fig.2 eine Wahrheitstabelle für die von der ersten Ausführungsform geleistete logische Funktion,

Fig.3 ein Schaltbild der zweiten Ausführungsform und

Fig.4 eine Wahrheitstabelle für die von dieser Ausführungsform geleistete logische Funktion.

Die in F i g. 1 und 3 dargestellten Schaltkreise sind beispielsweise als integrierte Schaltungen in MOSFET-Technik (Metalloxyd-Silizium-Feldeffekt-Transistoren)

mit P-Kanal im Stromfreigabemodus ausgebildet Jeder der verwendeten Feldeffekttransistoren hat die Eigenschaft, daß eine an seine Steuerelektrode angelegte negative Spannung eine niedrige Impedanz zwischen zwei gesteuerten Klemmen hervorruft, während ein an die Steuerelektrode angelegtes Erdpotential eine hohe Impedanz zwischen den gesteuerten Klemmen bewirkt. Die Erfindung ist aber ebensogut auf andtre Typen von Feldeffekttransistoren anwendbar.

Fig. 1 zeigt als Beispiel ein NOR-Glied für zwei Eingangsbits, dessen Funktion aus der Wahrheitstabelle in F i g. 2 hervorgeht Die Schaltung besteht aus zwei identischen Schaltkreisen 10 und 11, die von gestrichelten Linien umschlossen sind und auch in umfangreicheren Schaltungen als Bausleine dienen, jeder Schaltkreis enthält zwei Feldeffekttransistoren, z. B. die Transistoren 12 und 13 im Schaltkreis 10. Der Transistor 12 dient als Schaltglied für das Eingangssignal und der Transistor 13 als Erdungsschalter. Der Schaltkreis 11 enthält ebenso ein Schaltglied 14 und einen Erdungsschalter 16.

Im Betrieb werden zwei verschiedene binäre Signale, in denen eine »1« durch ein negatives Potential — Vund eine »0« durch Erdpotential dargestellt sind, den Eingangsklemmen A und B zugeführt. Die Eingangsklemmen A und δ sind mit den Schaltkreisen 10 und 11 über je einen Phasenaufspalter 17 bzw. 18 verbunden. Jeder Phasenaufspalter hat eine Eingangsklemme A bzw. Sund zwei Ausgangsklemmen A und A bzw. B und B. An der Ausgangsklemme A tritt also ein mit dem Eingangssignal identisches Signal auf, während an der Ausgangsklemme A das Komplement des Signals A auftritt. Dasselbe gilt für das Signal B. Ein in ähnlicher Technik aufgebauter Phasenaufspalter unter Verwendung von integrierten MOS-Schaltungen bildet den Gegenstand der älteren deutschen Patentanmeldung P 20 22 255.3. Statt der Phasenaufspalter 17 und 18 könnten übrigens auch einfache Negationskreise zwischen den Klemmen .4 und .4 bzw. B und B verwendet werden.

Wie die Wahrheitstabelle der Fig. 2 zeigt, soll die Schaltung nach Fig. 1 nur dann eine logische »1« am Ausgang abgeben, wenn die Eingangssignale A_ und B beide »0« sind. Die Komplementsignale Ä und B haben in diesem Fall also beide den Wert »1«. Die »1« am Ausgang A gelangt auf die Steuerelektrode des Transistors 12 und macht diesen leitend, so daß ein an der Klemme 22 dieses Transistors angelegtes negatives Potential — V auf die Eingangsklemme 24 des Transistors 14 gelangt. Andererseits wird auf die Steuerelektrode des Tranistors 13 das Eingangssignal A vom Wert »0« gegeben, wodurch dieser Transistor gesperrt wird. Der Transistor 13 kann also kein Erdpotential von der Klemme 27 zu der Klemme 24 durchlassen.

Da das Komplement B den Wert »1« hat, wird der Transistor 14, an dessen Steuerelektrode dieses Komplement angelegt wird, geöffnet und läßt das an seiner Eingangsklemme 24 auftretende Potential — V zu einer am Ausgang der Schaltung angeschlossenen Last, z. B. einem Kondensator ΛΊ, durch. Dieser Kondensator w) besteht vorzugsweise aus der verteilten Kapazität zwischen den Transistoren 14 und 16 und der Kapazität der Steuerelektrode eines gestrichelt eingezeichneten, der nachfolgenden Stufe zugehörigen Transistors 25. Die am Ausgang ßdes Phasenaufspalters 18 erscheinen- m de »0«, die der Steuerelektrode des Transistors 16 zugeführt wird, kann diesen nicht leitend machen; deshalb kann der Transistor 16 das an seiner Klemme 34 liegende Erdpotential nicht zum Ausgangskondensator X\ durchlassen.

Durch passende Kombination der Eingangssignale sind also die Transistoren 12 und 14 instandgesetzt worden, das an der Klemme 22 des Transistors 12 auftretende Potential - V über die Transistoren 12 und 14 dem Ausgangskondensator X-, zuzuführen, während die Transistoren 13 und 16 daran gehindert wurden, das an den Klemmen 27 und 34 liegende Erdpotential mit dem Ausgangskondensator X\ zu verbinden. Diese Verhältnisse entsprechen der letzten Zeile der F i g. 2.

Nun soll das Signal A den Wert »1« und das Signal B den Wert »0« haben (Zeile 2 in Fig. 2). Das Komplementsignal A hat also nun den Wert »0« und sperrt den Transistor 12, so daß das Potential — Vnicht von der Klemme 22 zur Klemme 24 übertragen werden kann. Andererseits wird durch das Signal A vom Wert »1« der Transistor 13 geöffnet, so daß das an der Klemme 2'7 liegende Erdpotential über den Transistor 13 auf die Klemme 24 des Transistors 14 gelangen kann.

Das Signal B vom Wert »1« öffnet den Transistor 14 und ermöglicht ihm, das Erdpotential von der Klemme 24 auf den Ausgangskondensator X\ zu übertragen. Das an der Steuerelektrode des Transistors 16 liegende Potential 3 vom Wert »0« kann diesen Transistor nicht öffnen, so daß das Erdpotential von der Klemme 34 nicht auf den Kondensator ΛΊ durchgreifen kann. Wenn vorher im Ausgangskondensator ΑΊ eine »1« gespeichert wurde, wird er nun über die geöffneten Transistoren 14 und 13 entladen. In ähnlicher Weise werden alle den Eingängen A und B zugeführten Signale, solange nicht beide den Wert »0« annehmen, nicht imstande sein, eine »1« am Ausgangskondensator ΛΊ zu liefern, da das Betriebspotential — V durch einen oder beide Schaltkondensatoren 12, 14 gesperrt wird und der Kondensator ΛΊ, falls er geladen war, sich über den Transistor 16 oder 13 auf Erdpotential entlädt.

Es wird besonders darauf hingewiesen, daß in der Schaltung der Fig. 1 kein Strom außer demjenigen . fließt, der zum Laden oder Entladen des Ausgangskondensators Xi erforderlich ist. Wenn am Eingang der Schaltung gerade diejenige Kombination aufgetreten ist, die eine Aufladung des Kondensators auf den Zustand »1« bewirkt, bleibt dieser entweder geladen, wenn die nächste Eingangskombination ebenfalls die richtige ist, oder er wird über einen Transistor auf Erdpotential entladen, wenn die nächste Eingangskombination nicht den vorgeschriebenen Wert hat. Die Schaltung läßt sich leicht so programmieren, daß jede beliebige Kombination der Eingangssignale A und B hergestellt wird, indem diejenige Phase der einzelnen Eingangssignale, die den Wert »1« annehmen soll, an die Steuerelektrode des Eingangstransistors und diejenige Phase, die den Wert »0« anlegen soll, an die Steuerelektrode des geerdeten Transistors eines Schaltkreises angelegt wird.

Fig.3 zeigt schematisch ein Ausführungsbeispiel einer Schaltung für die logische Kombination dreier Eingangssiignale D, Eund Fin der aus der Wahrheitstabelle der Fig.4 ersichtlichen Weise. Bei dieser Schaltung sind keine besonderen Anschlüsse an die Betriebspotentiale (Erde und — V) vorhanden. Die Erdanschlüsse der Transistoren sind hier jeweils an diejenige Ausgangsleitung des zugeordneten Phasenaufspa!::rs angeschlossen, die bei der gewünschten Ausgangskombination den Wert »1« haben soll. Die Ausgangssipannungen der Phasenaufspalter ersetzen dann die Erd- und Betriebsspannuiiesanschlüsse. die bei

der Schaltung nach F i g. 1 über besondere Energiezuleitungen geführt wurden. Der Eingang zur ersten Stufe der Schaltung wird von dem Ausgang D eines Phasenaufspalters 37 geliefert, der den Wert »1« annehmen soll, wenn an einem Ausgangskondensator X₂ eine logische »1« auftritt. (In diesem Beispiel wird das Signal D nicht benötigt, so daß der Phasenaufspalter aus einem einfachen Negator bestehen kann.) Die an Hand der Fig.) geschilderte Arbeitsweise der logischen Schaltung selbst ist die gleiche wie oben. Wie ein Vergleich ergibt, ist tatsächlich die Forderung der Wahrheitstabelle der Fig.4 erfüllt, daß nur dann eine logische »1« am Ausgangskondensator X₂ auftritt, wenn das Eingangssignal D den Wert »0«. das Eingangssignal Fden Wert »0« und das Eingangssignal Fden Wert »1« hat. Für alle anderen Kombinationen von Eingangssignalen erscheint am Ausgangskondensator ein Signal vom Wert »0«.

In der Tat hat bei Erfüllung der angegebener^ Bedingung (D = »0«, F = »0«, F=_»l«) das Signal D den Wert »1«, die Signale Fund F am Ausgang des Phasenaufspalters 38 die Werte »0« und »1« und die Signale Fund Farn Ausgang des Phasenaufspalte£s 39 die Werte »1« und »0«. Der Wert »1« des Signals F, der auf die Steuerelektrode des Transistors 41 gelangt, öffnet diesen Transistor, so daß das Signal vom Wert »1«, das der Klemme 42 von dem Phasenaufspalter 37 zugeführt wird, auf die Klemme 44 des zweiten Schalttransistors 46 gelangen kann. Gleichzeitig wird der Transistor 47 durch das Signal F vom Wert »0« gesperrt.

Die vom Ausgang Fdes Phasenaufspalters 39 auf die Steuerelektrode des Transistors 46 gegebene »1« öffnet diesen Transistor, so daß das an der Klemme 44 ankommende Signal vom Wert »1« auf den Ausgangskondensator Xi übertragen werden kann. Dieser Kondensator besteht aus der verteilten Kapazität zwischen den Transistoren 46 und 48 und dem Eingangstransistor 50 einer nachfolgenden Schaltung (gestrichelt gezeichnet) sowie der isolierten Steuerelek^ trodenkapazität des Transistors 50. Die vom Ausgang F des Phasenaufspalters 39 auf die Steuerelektrode des zweiten Transistors 48 gegebene »0« sperrt diesen Transistor, so daß die Ladung des Kondensators X2 nicht abfließen kann. Somit sind die Transistoren 41 und 46 geöffnet worden, um das vom Ausgang D des Phasenaufspalters 37 gelieferte Signal vom Wert »1« zum Ausgangskondensator Xi durchzulassen.

Als Gegenbeispiel sei angenommen, daß die Eingangsbits D. Fund Fdie Werte »0«, »1« und »1« haben (Fig.4, zweitletzte Zeile). Das Signal D hat also den Wert »I«, der an die Klemme 42 des Transistors 41 gelangt. Da aber das Signal E den Wert »0« hat^bleibt der Transistor 41 gesperrt, so daß das Signal D nicht durchgelassen wird. Andererseits wird durch das Signal F vomWert »1« der Transistor 47 geöffnet, so daß die »0« (E) von der Klemme 49 zur Klemme 44 des Transistors 46 durchgelassen wird. Diese »0« stammt also vom Ausgang F des Phasenaufspalters 38 und wurde von dem durch den Ausgang F geöffneten Transistor 47 durchgelassen. Der Transistor 46 wird durch das Signal F vom Wert »1« ebenfalls geöffnet, so daß die »0« von der Klemme 44 auf den Ausgangskondensator X2 übertragen werden kann. Wenn dieser Ausgangskondensator vorher als Ergebnis der richtigen Koinzidenz der Eingangssignale auf den Zustand »1« aufgeladen worden war, kann er sich nun über die Transistoren 46 und 47 zum geerdeten Ausgang Fdes Phasenaufspalters 38 entladen. War aber der Kondensats tor X₂ vorher bereits entladen, also im Zustand »0«, se bleibt er in diesem Zustand, und es fließt kein Strom wenn die Transistoren 46 und 47 leitend werden.

In ähnlicher Weise läßt sich leicht zeigen, daß alle anderen nichtprogrammierten Kombinationen dei Eingangssignale D, Fund Fden Kondensator X₂ nichi auf den Zustand »1« aufladen, sondern ihn, wenn ei geladeji war, zu einem Eingang im Zustand »0« (F, I oder D) entladen. Hat z. B. das Eingangssignal F der Wert »0« statt »1«, so bleibt der zweite Schalttransistoi 46 gesperrt, unabhängig vom Zustand der Eingangs klemme 44, und wenn der Kondensator X₂ aufgelader war, kann er sich über den leitend gemachten Transistoi 48 zum geerdeten Eingang F entladen. Hat_dai Eingangssignal Dden Wert »1«, so daß das Signal Oder Wert »0« annimmt, so kann nur dann eine »0« über di< Schalttransistoren 41 und 46 auf den Kondensator X übertragen werden, wenn beide Transistoren leitenc sind, also das Signal F den Wert »0« und das Signal I den Wert »1« hat.

Es sei bemerkt, daß in der Schaltung der Fig. 3 nui diejenigen Ströme fließen, die erforderlich sind, um der Ausgangskondensator X₂ aufzuladen und zu entladen so daß die in der Halbleiterscheibe, welche die Schaltung trägt, vernichtete Leistung ihren kleinstmög

liehen Wert annimmt. Übrigens braucht die am Ausgang der Schaltung angeschlossene Last, die in den beider Ausführungsbeispielen als Kondensator angenommer wurde, nicht ein solcher Kondensator zu sein, sonderr kann aus einer beliebigen Impedanz bestehen, die vor der logischen Schaltung beaufschlagt wird.

Statt der zwei in Fi g. 1 und 2 benutzten Schaltkreise kann eine Kette beliebig vieler gleichartiger Schaltkrei se verwendet werden. Hierzu ist es nur erforderlich, die gesteuerte Ausgangsklemme des Schalttransistors de; vorherigen Schaltkreises mit der Eingangsklernrne de; Schalttransistors des nachfolgenden Schaltkreises zt verbinden. Auch ist die Erfindung nicht auf integrierte MOS-Transistoren beschränkt, sondern die Schaltunj kann auch mit diskreten Bauelementen aufgebau werden.

Hierzu 1 Blatt Zeichnungen

Claims (8)

Patentansprüche:

1. logische Schaltung zur Bildung einer vorgeschriebenen Kombination aus mindestens zwei auf s getrennten Leitungen zugeführten Bitsignalen und deren Komplementen, mit mindestens zwei Schaltkreisen, die je zwei Eingangsklemmen für ein Bitsignal und sein Komplement und eine Ausgangsklemme besitzen, dadurch gekennzeichnet, daß die Ausgangsklemme jedes Schaltkreises (10) bis auf den letzten (U) mit der ersten Eingangsklemme (24) des nachfolgenden Schaltkreises (U) verbunden ist und daß jeder Schaltkreis (10, 11) je nach dem Wert des zugeordneten Bitsignals is seine Ausgangsklemme mit seiner ersten Eingangsklemme (22,24) oder seiner zweiten Eingangsklemme (27, 34) verbindet, so daß nur für eine einzige Kombination der Bitsignale (A, B) die Erregung der Ausgangsklemme des letzten Schaltkreises (11) mit einer bestimmten Erregung der ersten Eingangsklemme (22) des ersten Schaltkreises übereinstimmt und ein vorbestimmtes Ausgangssignal liefert.

2. Logische Schaltung nach Anspruch I, dadurch gekennzeichnet, daß die erste Eingangsklemme (22) des ersten Schaltkreises mit einer konstanten Spannungsquelle (—V) verbunden ist und daß die zweite Eingangsklemme jedes Schaltkreises mit einer davon verschiedenen konstanten Spannungsquelle (Erde) verbunden ist

3. Logische Schaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß für eine andere Kombination der Bitsignale (A, B) die Erregung der Ausgangsklemme des letzten Schaltkreises (U) mit der Erregung der zweiten Eingangsklemme (27) eines Schaltkreises übereinstimmt.

4. Logische Schaltung nach Anspruch I, dadurch gekennzeichnet, daß die erste Eingangsklemme (42) des ersten Schaltkreises ein von einem weiteren Bilsignal (D) abhängiges Signal empfängt und daß die zweite Eingangsklemme (z. B. 49) jedes Schaltkreises mit demjenigen der beiden zugeordneten komplementären Eingangssignale verbunden ist, das für die vorgeschriebene Kombination der Bitsignale in gleicher Weise wie die Ausgangsklemme des letzten Schaltkreises erregt werden soll.

5. Logische Schaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß an die Ausgangsklemme des letzten Schaltkreises eine Lastimpedanz (X\, X2) angeschlossen ist. so

6. Logische Schaltung nach Anspruch 5, dadurch gekennzeichnet, daß die Lastimpedanz kapazitiv ist.

7. Logische Schaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß jeder Schaltkreis (10,11) zwei Feldeffekttransistoren (12, 13; 14, 16) enthält, deren Steuerelektroden mit dem zugeordneten Bitsignal bzw. dessen Komplement beaufschlagt werden und von deren gesteuerten Elektroden je eine mit der Ausgangsklemme verbunden ist, während die beiden anderen gesteuerten Elektroden die beiden Eingangsklemmen (22,27; 24, 34) des Schaltkreises darstellen, so daß der eine Transistor eine an seine Eingangsklemme gelangende Erregung zur Ausgangsklemme weiterleitet, während der andere Transistor zur Rückleitung *■> einer vorherigen Erregung dient.

8. Logische Schaltung nach den Ansprüchen 6 und 7, dadurch gekennzeichnet, daß sie als integrierte Schaltung mit MOS-Feldeffekttransistoren ausgebildet ist, deren Ausgangsimpedanz eine verteilte Kapazität aufweist