DE2758810C2 - Bewerterschaltung für Halbleiterspeicher - Google Patents

Description

mehrerer, Ausführungsbeispiele für 12 die Erfindung zeigender Figuren erläutert.

F i g. 1 zeigt den grundsätzlichen Aufbau einer Inverterstufe mit dem eigentlichen Schaltinverter 11, die mit einer vorgeschalteten Steuerschaltung 12 zusammenarbeitet, die gemeinsam eine Hälfte des in der erfindungsgemäßen Bewerterschaltnng vorzusehenden Flipflops darstellen.

Fig.2 zeigt ein Ausführungsbeispiel für die erfindungsgemäße Bewerterschaltung, bei dem das Flipflop aus zwei Γϋρίΐορ-Hälften gemäß F i g. 1 gebildet ist.

F i g. 3 zeigt ein die Arbeitsweise der in F i g. 2 gezeigten Bewerterschaltung erläuterndes Impulsdiagramm.

Fig.4 zeigt ein weiteres Ausführungsbeispiel für die erfindungsgemäße Bewerterschaltung, bei dem zum Erzeugen einer von der Einsatzspannung der verwendeten Transistoren abweichenden Referenzspannung ein besonderer Speisetransistor vorgesehen ist

Wie bereits erläutert, ist eine Flipflop-Hälfte der erfindungsgemäßen Bewerterschaitung in Fig. I gezeigt. Sie besteht aus einem Schaltinverter 11 und aus einer Steuerschaltung 12. Die Steuerschaltung 12 ist aus einem Steuertransistor 3 und einem Hilfstransistor 4 zusammengesetzt und bildet in sich einen Inverter, wobei der Steuertransistor 3 als Schalttransistor und der Hilfstransistor 4 als Lastelement dient. Der Verbindungspunkt 10, der den Signalausgang des auf diese Art gebildeten Inverters darstellt, ist mit dem Steuergate eines Lasttransistors 2 innerhalb des Schaltinverters 11 '° verbunden. Das Steuergate des Hilfstransistors 4 Lt an einen Hilfssteuereingang 5 angeschlossen. Die Steuergates des Steuertransistors 3 und des Schalttransistors 1 des Schaltinverters 11 sind gemeinsam mit einem Steuereingang 6 verbunden. Der aus dem Schalttransistör 1 und einem Lasttransistor 2 gebildete Schaltinverter 11 ist mit einem weiteren Verbindungspunkt 9 auf einen Signalausgang 8 gelegt. Die Source-Anschlüsse des Schalttransistors 1 und des Steuertransistors 3 sind in bekannter Weise auf ein gemeinsames Potential, vorzugsweise Massepotential, gelegt. Die Drain-Anschlüsse des Lasttransistors 2 und des Hilfstransistors 4 sind gemeinsam mit einer Versorgungsspannungsklemme 7 verbunden.

Die in F i g. 1 gezeigte Grundstruktur der erfindungsgemäßen Bewerterschaltung wird für die Zwecke der Bewerterschaltung vorzugsweise dynamisch betrieben. Vor Anlegen einer Information an den Steuereingang 6 wird mit Hilfe eines Hilfssteuertaktes, der über den Hilfssteuereingang 5 zuführbar ist, der Hilfstransistor 4 so leitend geschaltet. Wenn das daraufhin dem Steuereingang 6 zugeführte Signal einen niedrigen, den Binärwert »0« repräsentierenden Pegel hat, bleibt der Verbindungspunkt 10 und damit die zwangsläufig vorhandene Gatekapazität 13 des Lasttransistors 2 auf hohem w Potential, da der Steuertransistor 3 nichtleitend ist. Wird dagegen an den Eingang ein Signal mit positivem, den Binärwert »1« repräsentierenden Pegel gelegt — in dem vorliegenden Ausführungsbeispiel sind n-Kanal-Transistoren vorgesehen —, so entlädt sich der Verbindungs- w> punkt 10 und damit in der Folge der weitere Verbindungspunkt 9. Hierbei ist der Lasltransistor 2 gesperrt, so daß ein Querstrom des Schaltinverters 11 unterbunden ist

Fig. 2 zeigt, wie bereits erläutert, ein Ausführungsbeispiel für die erfindungsgemäße Bewerterschaltung, die mit Hilfe der gemäß Fig. I vorgesehenen Inverterstufe aufgebaut ist. Jeweils ein Schaltinverter 11 und eine Steuerschaltung 12 bilden gemeinsam eine Flipflop-Hälfte. Dabei entspricht der Schalttransistor 31 bzw. 32 dem Schalttransistor 1, der Lasttransistor 33 bzw. 34 dem Lasuransistor 2, der Steuertransistor 35 bzw. 3δ dem Steuertransistor 3 und der Hilfstransistor 37 bzw. 38 dem Hilfstransistor 4. Die Transistoren 31, 33, 36 und 38 bilden dabei die eine Inverterstufe, die Transistoren 32, 34, 35 und 37 die andere Inverterstufe des Flipflops der Bewerterschaitung. Mit Hilfe eines Quertransistors 40, dessen Steuergate über eine Ausgleichstaktklemme 21 geladen werden kann, kann ein Ausgleich der Potentiale der Flipflop-Knoten 45,46 vorgenommen werden. Eine solche, mit einem Quertransistor realisierte Ausgleichsanordnung ist bereits aus der deutschen Auslegeschrift 24 18 936 bekannt. Ein vor einem Bewertungsvorgang vorzunehmendes Vorladen der betreffenden Bitleitung 28 ist vorteilhaft mit Zusatztransistoren 41, 42 durchzuführen, deren Steuergates über eine Zusatztaktklemme 24 aufladbar sind. In dem Ausführungsbei' ^iel gemäß Fig. 2 sind die Drain-Anschlüsse der i^asttransistoren 33, 34 an eine Versorgungsspannungsklemme 25, der Hilfstransistoren 37, 38 an eine ers'e Hilfsspannungsklemme 26 und der Zusatztransistoren 41, 42 an eine zweite Hilfsspannungsklemme 27 gelegt Als Beispiel zur Erläuterung der Wirkungsweise der Bewerterschaitung nach F i g. 2 ist ein Ein-Transistor-Speicherelement bestehend aus einem Speicherkondensator30 und einem Auswahltransistor 39 gezeigt, dessen eine Elektrode mit einer Bitleitung und dessen Steuergate mit der betreffenden Auswahlleitur.g 29 verbunden ist. Die Auswahlleitung 29 ist ihrerseits mit einer Auslösetaktklemme 23 verbunden, über die ein Auslösetaktimpuls zuführbar ist

Mit Hilfe des in Fig. 3 gezeigten Impulsdiagramrr.s soll im folgenden die Arbeitsweise der in F i g. 2 gezeigten Bewerterschaitung erläutert werden. Das Vorladen der Buieitung wird zum Zeitpunkt /1 durch kurzzeitiges Leitendschalten der Hilfstransistoren 37,38 und des Quertransistors 40 mit Hilfe der Takte 21 und 22 bzw. der Zusatztransistoren 41, 42 und des Quertransistors 40 mit Hilfe der Takte 21 und 24 vorgenommen. Mit dieser Maßnahme werden sowohl die Steuerknoten 43, 44 auf einen mittleren Wert entladen, als auch eine den Einsalzspannungen LJTder beiden Schalttransistoren 31, 32 entsprechende Referenzspannung auf der Bitleitung eingestellt. Dabei sorgt der Quertransistor 40 für einen ausreichenden Potentialausgleich zwischen den Flipflop-Knoten 45 und 46. Nach diesem Vorgang ist die Bewerterschaitung für den eigentlichen Bewertungsvorgang bereit. Nach dem Leitendschalten des Auswahltransistors 39 zum Zeitpunkt /2 durch den Auslösetakt 23 ändert sich die Referenzspannung an der Bitleitung je nach der im Speicherkondensator 30 gespeicherten Information um AU»\« b^w. — AU»0«. Bei Vorliegen einer binären »1« — dieser Fall ist der Fig. 3 zugrundegelegt — tritt bei der erfindungsgemäßen Bewerterschaitung eine Vor.erstärkung ein, die daraus resultiert, daß die über dem Wert ί/Γ liegende Gate-Spannung am Schalttransistor 32 den Flipflop-Knoten 46 entlädt. Diese Vorverstärkung ist abhängig von der Zeitdauer des Auslesevorganges und kann zum Zeitpunkt r3 maximal den Wert UT + AU»\« erreichen. Zum Bwerten werden kurzzeitig die Hilfstransistoren 37 und 38 durch den Takt 22 eingeschaltet, die die Steuerknoten 43 und 44 auf eine vorgegebene Spannung, beispielsweise die Versorgungsspannung UDD aufladen. Damit werden die Flipflop-Knoten 45 und 46 auf ein höheres Potential gezogen. In den beiden

Inverterzweigen fließt der Strom /33 bzw. /34. Da sich der Steuerknoten 43 wegen des leitenden Steuertransistors 35 entlädt, wird der Lasttransistor 34 gesperrt. Der Strom /34 wird damit unterbrochen. Der Flipflop Knoten 46 wird nicht mehr weiter auf höheres Potential gezogen und entlädt sich auf das Potential 0 Volt. Nach dem Kippen des Flipflops wird der Strom /33 durch den sperrenden Schalttransistor 31 unterbrochen. Damit hat die Bewerterschaltung ihren stationären Zustand erreicht. Für den Fall, daß eine binäre »0« mit dem negativen Auslesehub — AU»0« vorliegt, tritt dagegen keine Vorverstärkung auf. Wenn nach dem Vorladen der Bitleitung und dem Auslesen dieser Information die Hilfstransistoren 37 und 38 leitend geschaltet werden, liegt der Flipflop-Knoten 46 früher über der Spannung UT als der Flipflop-Knoien 45. Damit wird der Flipflop-Knoten 45 entladen. Gleichzeitig entlädt der Steuertransistor 36 den Steuerknoten 44. Der Lasttransistor 33 sperrt, womit der Flipflop-Knoten 45 entladen wird.

Durch die Steuerung der Inverter sowohl vom Schalttransistor als auch vom Lasttransistor her lassen sich hohe Verstärkungen der Flipflop-Zweige und/oder schnelle Schaltzeiten erzielen, da der Lasttransistor mit entsprechend großem W/L-Verhältnis realisiert werden kann.

Wenn aus besonderen Gründen eine von der Spannung UT abweichende Referenzspannung gewünscht wird, kann die erfindungsgemäße Bewerterschaltung in Weiterbildung mit einem Speisetransistor 49 erweitert werden, mit dessen Hilfe die Source-Potentiale der Schalttransistoren 31, 32 und der Steuertransistoren 35,36 um die Schwellenspannung des Speisetransistors 49 angehoben werden können. Die Anordnung eines solchen Speisetransistors ist an sich aus der deutschen Auslegeschrift 21 48 896 bekannt.

Prinzipiell kann die erfindungsgemäße Steuerung der Lasttransistoren durch eine entsprechend variierte Steuerschaltung bei jeder anderen Bewerterschaltung, die nach dem Prinzip des Fiipflops arbeitet, angewendet werden, wobei die Empfindlichkeit der jeweiligen Schaltung erhöht wird.

Bei den in den Figuren gezeigten Ausführungsbeispielen für die erfindungsgemäße Bewerterschaltung wurden ausschließlich MOS-/)-Kanal-Transistoren verwendet. Die Erfindung erlaubt jedoch auch die Verwendung von MOS-Transistoren des anderen Leitungstyps.

Hierzu 2 Blatt Zeichnungen

Claims (4)

1 Patentansprüche:

1. Bewerterschaltung für Halbleiterspeicher mit Ein-Transistor-Speicherelementen, mit einem Flipflop aus zwei rückgekoppelten Inverterstufen, wobei diese Inverterstufen jeweils als Schaltinverter, bestehend aus einem Schalttransistor und einem Lasttransistor, nach Art einer Gegentakt-Schaltstufe zusammengesetzt sind, und mit einem die Signalausgänge der Inverterstufen zum Zwecke des Potentialausgieichs verbindenden Quertransistor, wobei wenigstens eine Bitleitung des Halbleiterspeichers mit einem der Flipflop-Knoten verbunden ist und wobei eine einer ersten der beiden Inverterstufen beigeordneie Inverterschaltung aus einem Steuertransistor und einem Hilfstransistor vorgesehen ist, die mit ihrem Steuereingang an den Flipflop-Knoten der ersten Inverterstufe angeschlossen ist, dadurch gekennzeichnet, daß auch der zweiten Inverterstufe (3t, 33) eine inverterschaltung aus einem Steuertransistor (35) und einem Hilfstransistor (37) beigeordnet ist, deren Steuereingang an den Flipflop-Knoten (45) der zweiten Inverterstufe (31, 33) angeschlossen ist und die als Steuerschaltung (12) wirkt, daß die Signalausgänge (43, 44) beider beigeordneten Inverterschaltungen jeweils mit dem Steuergate des Lasttransistors (33, 34) derjenigen Inverterstufe verbunden sind, der die jeweils andere Inverterschaltung beigeordnet ist, wobei ein Verbindungspunkt zwischen dem Steuertransistor (35, 36) und dem Hilfstransistor (37, 38) jeweils einen Steuerknoten (43 bzw. 44) der einen bzw. der anderen Flipflop-Hälfte bildet, daß in Abhängigkeit von der in einem auszulesenden Speicherkondensator (30) enthaltenden, die gespeichete Information repräsentierende Ladung eine Signalvorverstärkung mit Hilfe der Steuerschaltung (12) durchführbar ist und daß das Steuergate des Hilfstransistors (37, 38) an einen Hilfssteuereingang (22) angeschlossen ist, über den ein Hilfssteuertakt zuführbar ist.

2. Bewerterschaltung nach Anspruch 1, dadurch gekennzeichnet, daß zum Zwecke eines einem Bewertungsvorgang vorangehenden Vorladens der zwangsläufig vorhandenen Bitleitungskapazitäten (47,48) den Bitleitungen (28) individuell zugeordnete Zusatztransistoren (41,42) vorgesehen sind, die über eine Zusatztaktklemme (24) leitend zu schalten sind.

3. Bewerterschaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß zum Erzeugen einer von der Einsatzspannung der Schalttransistoren (31, 32) abweichenden Referenzspannung ein zumindest den Schalttransistoren (31, 32) gemeinsam vorgeschalteter Sp^isetransistor (49) vorgesehen ist, dessen Steuergate über eine Speisetaktklemme (50) ein Steuersignal zuzuführen ist.

4. Bewerterschaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß MOS-Transistoren entweder nur des einen oder nur des anderen Leitungstyps verwendet sind.

Die Erfindung bezieht sich auf eine Bewerterschaltung für Halbleiterspeicher nach dem Oberbegriff des Patentanspruches 1.

Solche Bewerterschaltungen werden z. B. für Halbleiterspeicher mit Ein-Transistor-Speicherelementen benötigt, um die gespeicherte Information regenerieren und auslesen zu können. Bei symmetrischer Anordnung der Speicherelemente eines solchen Halbleiterspeichers siiid Bewerterschaltungen nach dem Prinzip des Flipflops bekanntlich wegen der damit erzielbaren günstigen Eigenschaften besonders gut geeignet, vergleiche z. B. IEEE Journal of Solid-State Circuits, OcL 75, VoL SC-10, pp. 255-261, Foss R. C Harland R.: »Peripheral Circuits for One-Transistor Cell-RAM's«. Solche Bewerterschaltungen in Massivsilizium-Technik haben jedoch einen relativ hohen Leistungsverbrauch, der besonders bei einer großen Anzahl von Bewerterschaltungen, wie sie beispielsweise bei einem 64 K-Speicherbaustein vorkommen — hier sind 500 bis 1000 Bewerterschaltungen aufzuwenden — ungünstig sind. Wegen der aufgrund des bekanntlich äußerst geringen Nutz-Siörsignal-Verhältnisses geforderten Mindestverstärkung eines einzelnen Inverters sind bei der Dimensionierung der Lasttransistoren Grenzen gesetzt. Damit kann aber der Bewertungsvorgang nicht beliebig schnell durchgeführt werden, wodurch bekanntlich insbesondere bei Verwendung für Ein-Transistor-Speicherelemente Schwierigkeiten anderer Art entstehen können. Bewerterschaltungen, die den Vorteil kurzer Schaltzeiten mit dem Vorteil geringer Verlustleistungen vereinen, konnten bisher nur in CMOS-Technik realisiert werden.

Aus der deutschen Auslegeschrift 22 64 985 ist eine Regenerierschaltung für Binärsignale nach Art eines getasteten Flipflops mit einem labilen und mit zwei stabilen Punkten und mit rückgekoppelten, invertierenden Verstärkerstufen mit Schalttransistoren und Lastwiderständen, insbesondere für die gespeicherten Signale bzw. für die Lesesignale von integrierten Ein-Transistor-Speicherelementen, die ein Speicherfeld bilden, wobei die Speicherelemente eines Speicherfeldes über eine Digitleitung mit der Regenerierschaltung verbunden sind, bekannt, die dadurch gekennzeichnet ist, daß die invertierenden Verstärkerstufen durch eine Inverterschaltung in die Nähe des labilen Punktes der Schaltung einstellbar sind.

Mit dieser bekannten Regenerierschaltung steht eine Schaltungsanordnung zur Verfügung, mit deren Hilfe kleine Lesesignale auch dann noch richtig bewertet werden können, wenn das Flipflop der Regenerierschaltung Unsymmetrien aufweist. Sie ist allerdings nicht in Speichern mit symmetrischem Aufbau einsetzbar. Ihre Struktur ist vielmehr darauf abgestellt, das Flipflop wahlweise monostabil oder bistabil schalten zu können,

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, die Vorteile bekannter CMOS-Bewerterschaltungen durch eine Schaltungsanordnung für symmetrisch organisierte Ein-Transistor-Speicherelemente-Anordnungen zu erreichen, die in bezug auf die Herstellungskosten und die Packungsdichte gegenüber der CMOS-Technik vorteilhaft ist.

Diese Aufgabe wird durch eine wie eingangs erwähnte Bewerterschaltung gelöst, die durch die im kennzeichnenden Teil des Patentanspruchs 1 angegebenen Merkmale gekennzeichnet ist.

Ein Vorteil der erfindungsgemäßen Bewerterschaltung besteht darin, daß eine hohe Schaltgeschwindigkeit bei geringer Verlustleistung durch eine kostengünstige Technik, die außerdem eine große Packungsdichte erlaubt, realisierbar ist.

Die vorliegende Erfindung wird im folgenden anhand