DE2414917A1 - Leseverstaerker - Google Patents

Leseverstaerker

Info

Publication number
DE2414917A1
DE2414917A1 DE2414917A DE2414917A DE2414917A1 DE 2414917 A1 DE2414917 A1 DE 2414917A1 DE 2414917 A DE2414917 A DE 2414917A DE 2414917 A DE2414917 A DE 2414917A DE 2414917 A1 DE2414917 A1 DE 2414917A1
Authority
DE
Germany
Prior art keywords
field effect
effect transistors
pair
potential
transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2414917A
Other languages
English (en)
Other versions
DE2414917C2 (de
Inventor
Joseph Richard Cavaliere
Jun William John Scarpero
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2414917A1 publication Critical patent/DE2414917A1/de
Application granted granted Critical
Publication of DE2414917C2 publication Critical patent/DE2414917C2/de
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/02—Shaping pulses by amplifying
    • H03K5/023—Shaping pulses by amplifying using field effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)
  • Logic Circuits (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)

Description

24H917
Böblingen, den 18. März 1974 ne-fe
Anmelderin: International Business Machines
Corporation, Armonk, N.Y. 10504
Amtliches Aktenzeichen: Neuanmeldung
Aktenzeichen der Anmelderin: Pe 972 097
Leseverstärker
Die Erfindung bezieht sich auf einen aus Feldeffekttransistoren aufgebauten Leseverstärker zum Umsetzen eines als Differenz vorliegenden Ausgangssignals eines zwei Ausgangsleitungen aufweisenden Speichers in ein vollständiges Bool'sches Ausgangssignal.
Speicherzellen aus komplementären Metall-Oxyd-Silizium-Feldeffekttransistoren (MOSFET) sind bekannt. Eine solche Speicherzelle ist beispielsweise in dem US-Patent .3 521 242 beschrieben. Die Ausgabe oder das Abfühlen von Informationen auf den Bitleitungen ist schwierig, weil ein voller logischer Pegel fehlt. Außerdem ist gewöhnlich zusätzliche Verstärkung oder Inversion erforderlich, um ein Ausgangssignal zu erhalten, das für nachfolgende Datenverarbeitung brauchbar ist. Zahlreiche Patentschriften befassen sich mit Verfahren zur Erzeugung eines vollen logischen Ausgangssignals aus den Daten, die von den rechten und linken Bitleitungen oder Bitabfrageleitungen erhalten wurden, um diese von einem MOSFET-Speicher erhaltenen Daten in auf einer Doppelleitung vorliegende Daten-Ausgangssignale mit vollem logischen Pegel umzuwandeln. Als Beispiel sei auf das US-Patent 3 600 609 verwiesen, nach dem ein Paar kreuzgekoppelter Oberflächen-Feldeffekt-Transistoren mit als Inverter ausgebildeten Oberflächen-Feldeffekt-Transistoren verbunden sind, um das auf einer Doppelleitung erhaltene Differenz-Ausgangssignal einer Oberflächen-Feldeffekt-Transistor-Speicherschaltung in ein Ausgangssignal mit vollem Pegelwert umzusetzen. Jedoch zeigt bei
409843/0740
24U91?
dieser Anordnung der Leseverstärkung die Neigung, die Bitabfühlleitungen zu laden und isoliert die Bitabfühlleitungen nicht, wenn er eine Ausgäbefunktion durchführt. Außerdem erfordert die bekannte Schaltung eine zusätzliche Stufe zur Verstärkung, um volle Pegelwerte z.u erhalten.
Der Erfindung liegt daher die Aufgabe zugrunde, einen neuen Leseverstärker anzugeben, der speziell geeignet ist für die Verwendung in Speichersystemen mit Komplementär-FET-Speicherzellen.
Diese Aufgabe wird gelöst mit einem Leseverstärker aus Feldeffekt-Tranistoren zur Umwandlung des Ausgangssignals einer Speicherzelle, das als Differenzsignal von den beiden Ausgangsleitungen einer Speicherzellenanordnung abgenommen wird, in ein Signal mit höherem Pegel, der gekennzeichnet ist durch
a) ein erstes und zweites Paar kreuzgekoppelter Feldeffekt-Transistoren, die an zwei Knotenpunkten miteinander verbunden sind, von denen ein ausgewählter das Ausgangssignal abgibt,
b) je eine mit den Knotenpunkten verbundene aktive Signaleingabevorrichtung,
c) eine Spannungsquelle, deren einer Pol mit dem ersten Paar der Feldeffekt-Transistoren und deren anderer mit dem Bezugspotential verbundener Pol über einen weiteren Feldeffekt-Transistor QN3 mit dem zweiten Paar der Feldeffekt-Transistoren verbunden ist.
Im folgenden wird die Erfindung anhand der Zeichnungen näher beschrieben, von denen zeigt:
Fig. 1 ein Schaltbild einer Speicherzelle mit Korople-
mentär-FET-Transistoren, die in Verbindung ir-it dem neuen Leseverstärker gemäß der Erfindung verwendet werden kann.
Fig. 2 eine typische Speicherzellenorganisation, die
einen Leseverstärker gemäß der Erfindung be-FI 972 097
409843/0740
24H917
nutzt;
Fig. 3 ein Lese-Zeitdiagramm für die Speicherzellenor
ganisation und den Leseverstärker nach Fig. 2;
Fig. 4 ein Schreib-Zeitdiagramm für die Speicherzellen
organisation und den Leseverstärker der Fig. 2; und
Fig. 5 ein anderes Ausführungsbeispiel für den Lesever
stärker gemäß der Erfindung.
In Fig. l ist eine typische Komplernentär-FET-Speicherzelle 10 dargestellt, die 6 Feldeffektransistoren enthält. Die vollständige Speicherzelle besteht aus der typischen Speicherzelle 11, die vier Feldeffekttransistoren enthält, und einem Paar von Feldeffekttransistoren QWlO, QNIl, die mit der linken bzw. der rechten der Bitleitungen (oder Bitabfrageleitungen) 12 und 13 verbunden
FI 972 097
409843/0740
sind. So weit es sich bei den Feldeffekttransistoren um bilaterale Transistoren handelt, ist die Source-Elektrode und die Drain-Elektrode nicht, wie üblich mit (s) und (d) bezeichnet. Die Gate-Elektroden der Feldeffekt-Transistoren QNlO und QNlI sind mit einer Zeilenleitung 14 verbunden, die in der Lage ist, die Feldeffekt-Transistoren in den leitenden oder in den Sperrzustand zu bringen, um es entweder der Information (Spannungspegel) zu erlauben, von den Bitleitungen in die Speicherzelle 11 oder aus dieser auf die Bitleitungen 12 und 13 zu gelangen.
Die aus 4 Feldeffekt-Transistoren bestehende Speicherzelle 11 enthält einen ersten η-leitenden Feldeffekt-Transistor QN12 und einen ersten p-leitenden Feldeffekt-Transistor QP14, die in Reihe geschaltet sind in einem ersten Schaltungszweig zwischen einem ersten Bezugspotential (Masse) und einem zweiten Potentialpegel oder der positiven Klemme einer Spannungsquelle von +V Volt. Die Drain-Elektroden (d) der Feldeffekt-Transistoren sind über eine vernachlässigbare Impedanz an einem Knoten 15 miteinander und mit den Gate-Elektroden (g) eines n-leitenden Feldeffekt-Transistors QN13 und eines zweiten p-leitenden Feldeffekt-Transistors QN15 verbunden. In gleicher Weise sind die Transistoren QN13 und QP15 in Reihe geschaltet in einem zweiten Schaltungszweig, der zu dem ersten parallel liegt. Die Drain-Elektroden (d) der Feldeffekt-Transistoren QN13 und QP15 sind über eine vernachlässigbare Impedanz mit einem Knoten 16 und den Gate-Elektroden (g) der Feldeffekt-Transistoren QN12 und QP14 verbunden. Wie das üblich ist, ist die gerade beschriebene Zelle bistabil und nimmt in jedem Zustand keinen nennenswerten Strom auf, so daß im Ruhezustand die Verlustleistung äußerst niedrig ist. Wenn beispielsweise den Gate-Elektroden (g) der Transistoren QN12 und QN14 die Spannung +V zugeführt wird, leitet der Transistor QN12, während der Transistor QP14 im wesentlichen gesperrt ist. Die Spannung am Knotenpunkt 15 weist daher den ersten Pegelwert auf, in dem dargestellten Beispiel Erdpotential, während ein sehr kleiner oder vernachlässigbarer Strom durch den Transistor QP14 fließt.
FI 9 72 09 7
409843/0740
24U91?
Die Spannung am Knoten 15 wird dann den Gate-Elektroden der Transistoren QN13 und QP15 zugeführt, wodurch der Transistor QP15 leitend gemacht und der Transistor QN13 gesperrt wird. Die Spannung am Knotenpunkt 16 beträgt etwa +V, wodurch die Transistoren in dem Zustand gehalten werden, der, wie oben erläutert, ursprünglich vorhanden war.. Wenn ein Ausgangssignal vom Knotenpunkt 15 oder 16 abgenommen wird, kann die Speicherzelle dann angesehen werden als entweder eine binäre 1 (Knoten 16) oder eine binäre 0 (Knoten 15) speichernd. Die Art und Weise, in der die Feldeffekt-Transistoren QNlO und QNIl mit der kreuzgekoppelte Komplementär-Feldeffekt-Transistoren enthaltenden symmetrischen bistabilen Zelle 11 beim Lesen und Schreiben mit den Bit- und Zeilenleitungen zusammenarbeitet, wird später genauer erklärt.
Um ein volles logisches Ausgangssignal zu erhalten während er von den Bit-Abfühlleitungen isoliert ist und daher das Aufladen der Bitabfühlleitungen verhindert wird, ist gemäß der Erfindung ein neuer Leseverstärker 20 vorgesehen. Der in Fig. 2 dargestellte Leseverstärker 20 enthält ein erstes und zweites Paar 21 und 22 kreuzgekoppelter Feldeffekt-Transistoren, von denen das erste Paar 21 die p-leitenden Feldeffekt-Transistoren QPl, QP2 enthält und das zweite kreuzgekoppelte Paar 22 die η-leitenden Feldeffekttransistoren QNl und QN2. Jeder der Feldeffekt-Transistoren enthält eine Gate-Elektrode, die mit (g) bezeichnet ist und erste und zweite Elektroden, die mit Source (s) und Drain (d) bezeichnet sind, wie das bei Feldeffekt-Transistoren üblich ist. Wie dargestellt, sind die Paare über vernachlässigbare Impedanzen miteinander verbunden, in dem dargestellten Fall die Drain-Elektroden von QPl und QNl und die Drain-Elektroden von QP2 und QN2, um erste und zweite gemeinsame Knoten A und B zu bilden, um, wie das später genauer erläutert wird, ein Ausgangssignal an einem ausgewählten der beiden Knoten zu erzeugen. Wie darge- · stellt ist, sind die Knoten A und B mit den Gate-Elektroden (g) jedes Feldeffekt-Transistorpaares verbunden. Beispielsweise ist der Knoten A mit den Gate-Elektroden (g) von QP2 und QN2 verbunden, während der Knoten B mit den Gate-Elektroden (g)
FI 9 72 097
409843/0740
241491? -ι -ί
von QPl und QNl verbunden ist. Außerdem sind die Source-Elektroden von QPl und QP2 zusammen mit einer gemeinsamen Spannungsquelle einer zweiten Spannung +V verbunden, während die Source-Elektroden von QNl und QN2 ebenfalls über vernachlässigbare Impedanzen miteinander verbunden sind.
Es sind Mittel vorgesehen, um die ersten und zweiten Paare der kreuzgekoppelten Feldeffekt-Transistoren von den Bitleitungen
12 und 13 zu isolieren, während die Knoten A und B den vollen Signalpegel annehmen, ohne daß dabei die Bitleseleitungen 12 und
13 geladen werden. Dazu sind erste und zweite Eingangssignalvorrichtungen QP3 und QP4 mit den ersten und zweiten Knoten A und B verbunden, um ein Eingangssignal den kreuzgekoppelten Feldeffekt-Transistoren zuzuführen und die linke und rechte Bitleseleitung, wenn das erwünscht ist, zu isolieren. Wie das dargestellt ist, umfassen die erste und zweite aktive Signaleingabevorrichtung Feldeffekt-Transistoren eines ersten Leitfähigkeitstyps, in dem dargestellten Beispiel ρ leitende Feldeffekt-Transistoren. Es sei bemerkt, daß in der Speicherzelle mit 6 Feldeffekt-Transistoren, die in Verbindung mit Fig. 1 beschrieben wurde und die, wie das in Fig. 2 dargestellt ist, mit dem Bitleseleitungen 12 und 13 verbunden ist, die η-leitenden Feldeffekt-Transistoren QNlO und QNIl, QNlO A und QNIl A, QNlO N, QNIl N, bilaterale Feldeffekt-Transistoren sind insoferne, als der Strom in jeder Richtung fließen kann und diese Feldeffekt-Transistoren als Schalter für diese Zwecke dienen. Im Gegensatz dazu dienen die Feldeffekt-Transistoren QP3 und QP4 der Signalzuführung zu den Knoten A und B und während dieser Zeit können die Source- und Drain-Elektroden entsprechend bezeichnet werden. Wenn QP3 und QP4 vom zeiten Leitfähigkeitstyp , d.h. n-Kanal-Feldeffekttransistoren wären, wären selbstverständlich die Source- und Drain-Elektroden vertauscht.
Wie schon beschrieben, sind die Source-Elektroden eines der ein Paar bildenden Feldeffekt-Transistoren mit dem zweiten Potential der Spannungsquelle, d.h. mit +V Volt verbunden. Die
FI 972 097
409843/074 0
24U917
Source-Εlektroden (s) des anderen Paares der kreuzgekoppelten Feldeffekt-Transistoren QNl und QN2 sind mit einer Impulsquelle verbunden, um das zweite Paar der kreuzgekoppelten Feldeffekt-Transistoren selektiv mit dem ersten Potential der Spannungsquelle zu verbinden, in dem dargestellten Beispiel mit dem Massepotential. Wie das in Fig. 2 dargestellt ist, enthält die Impulsquelle den Feldeffekt-Transistor QN3. In dem dargestellten Beispiel ist die Drain-Elektrode (d) über eine vernachlässigbare Impedanz mit den Source-Elektroden eines zweiten Paares 22 von kreuzgekoppelten Feldeffekt-Transistoren verbunden. Wie ersichtlich, ist der Transistor QN3 bei der bevorzugten Betriebsart von entgegengesetztem Leitfähigkeitstyp als die Feldeffekt-Transistoren QP3, QP4, die in dem dargestellten Beispiel als Ä-Kanal-Feldeffekt-Transistoren dargestellt sind.
Im Betrieb sind Mittel vorgesehen, um die Signaleingabevorrichtung (QP3, QP4) und die Impulsquelle (QN3) in entgegengesetzte Leitfähigkeitszustände zu bringen derart, daß, wenn die Signaleingabevorrichtung leitend ist, die Impulsquelle sich im entgegengesetzten Betriebszustand befindet, d.h. nichtleitend ist. Wie das in einem Ausführungsbeispiel der Erfindung dargestellt ist, sind die Gate-Elektroden der der Signaleingabe dienenden Feldeffekt-Transistoren QP3, QP4, so wie die Gate-Elektrode der Impulsquelle QN3 mit einer Impulsquelle L verbunden.
Es werde angenommen, daß die Speicherzellen 1, 2, usw. bis N Informationen gespeichert haben. Die Spannung am Knoten 16 (Fig. 1) betrage +V Volt, während die Spannung des Knotens 15 den Wert von 0 Volt besitzt oder umgekehrt. Die Art und Weise, in der der Leseverstärker arbeitet, um beim Lesen einer ausgewählten Zelle ein volles logisches Ausgangssignal auf der Leseleitung zu erhalten, ist folgendermaßen:
(1) Sowohl die linke als auch die rechte Bitleitung wird auf das zweite Potential von +V Volt aufgeladen.
(2) Die betreffende Zelle wird ausgewählt durch Anheben des Potentials der Zeilenleitung auf +V Volt.
FI 972 097
4098A3/0740
24K917
(3) Das Potential der Zeilenleitung wird auf +V Volt während eines Zeitintervalles gehalten, das ausreicht, um entweder die linke oder die rechte Bitleitung um einen vorgegebenen Betrag zu entladen.
(4) Der Leseverstärker, der als eine verstärkende Lese-Verriegelungsschaltung angesehen werden kann, wird gesetzt, (d.h. L wird auf den Wert +V Volt gebracht, was es erlaubt, daß ein volles logisches Ausgangssignal für weiteres Verarbeiten übertragen werden kann, beispielsweise zu einem Pufferspeicher.
Im folgenden wird auf die Fig. 2 und 3 Bezug genommen. Die linke und rechte Bitleitung (einschließlich zugehöriger Kapazitäten) werden auf das Potential +V über Schalter, in dem dargestellten Beispiel Feldeffekt-Transistoren QP5 und QP6, aufgeladen. Dies wird erreicht durch Erniedrigen des Eingangssignals S, das den Gate-Elektroden (g) der Feldeffekt-Transistoren QP5 und QP6 zugeführt wird, auf 0 Volt. Dadurch leiten die Feldeffekt-Transistoren QP5 und QP6 und ermöglichen, daß die Bitleitungen das Potential +V annehmen. Ungefähr gleichzeitig mit dem Erniedrigen des Potentials der Leitung S auf 0 Volt, wird auf das Potential der Quelle L von dem Wert +V auf 0 Volt gebracht, wodurch die Feldeffekt-Transistoren QP3 und QP4 leiten und die Knoten A und B das Potential +V annehmen. Es sei angenommen, daß eine bestimmte Zelle ausgewählt wird, beispielsweise die Zelle N. Das Potential der Leitung N (siehe Fig. 2) wird auf den Wert +V Volt gebracht. Unter der Annahme, daß der Zustand der Zelle derjenige ist, bei dem das Potential des Knotens 15 (siehe Fig. 1) 0 Volt beträgt, fließt der Lesestrom aus der linken Bitleitung über den Feldeffekt-Transistor QlON in die Zelle N und dann über den Feldeffekt-Transistor QN12 (Fig. 1) nach Masse, wobei die linke Bitleitung entladen wird. Gleichzeitig nimmt das Potential der Leitung S den Wert +V an und sperrt die Feldeffekt-Transistoren QP5 und QP6 und es fließt Strom in die linke Seite der Zelle N, wobei die linke Bitleituhgskapazität entladen und die Spannung der linken Bitleitung erniedrigt wird. Insoweit die Feldeffekt-Transistoren QP3 und
FI 972 09 7
409843/0740
-a- 3
QP 4 des LeseVerstärkers leiten, folgt das Potential des Knotens A dem der linken Bitleitung, die die Spannung an A erniedrigt. Zu diesem Zeitpunkt nimmt das Potential der Leitung L den zweiten Wert von +V Volt an, wodurch der Feldeffekt-Transistor QN3 leitend wird und die Feldeffekt-Transistoren QP3 und QP4 nichtleitend werden. Dadurch wird die Verriegelungsschaltung gesetzt und der Leseverstärker von den Bitleseleitungen abgetrennt. Insoweit die Spannung am Knotenpunkt B höher ist als die Spannung am Knoten A v/ird der Feldeffekt-Transistor QNl leitend, der Feldeffekt-Transistor QN2 sperrt, ebenso QPl, während der Feldeffekt-Transistor QP2 leitend wird. In dieser Weise ist ein volles logisches Ausgangssignal verfügbar entweder vom Knotenpunkt A oder B oder von beiden, je nach dem. Wie dem Zeitdiagramm der Fig. 3 zu entnehmen ist, kann die ausgewählte Zeilenleitung, d. h. die Leitung N, jederzeit abgeschaltet werden. Es ist offensichtlich, daß das Wiederladen der Bitleitungen vor der Auswahl der Zeilenleitung erfolgen kann.
Das Einschreiben in die Speicherzelle erfolgt folgendermaßen: Wie vorher dienen die Transistoren QP5 und QP6 dazu, die linke Bitleitung 12 und die rechte Bitleitung 13 dadurch auf die Spannung +V aufzuladen, daß das Potential an der Quelle S auf 0 Volt gebracht wird. Dann wird das Potential von S auf den Wert +V Volt erhöht. Dann wird entweder der Transistor QN5 oder QN6 durch Erhöhen des Potentials eines der Eingänge WQ oder W auf +V Volt leitend gemacht. Die entsprechende Bitleitung wird in dieser Weise mit dem Massepotential verbunden und daher ihr Potential auf 0 Volt erniedrigt. Beispielsweise sei unter Bezugnahme auf das Zeitdiagramm für das Schreiben in Fig. 4 angenommen, daß das Potential der Eingangsklemme W0 auf das Potential +V gebracht wird. Unter der Annahme, daß der linke Knoten der Zelle, z.B. der Knoten 15 (Fig. l) sich auf dem Potential +V befand und der Knoten 16 Nullpotential aufwies, fließt Strom aus der sich auf hohem Potential befindenden Seite der ausgewählten Zelle heraus und in die sich auf niedrigerem Potential befindende Seite hinein und die Zelle ändert ihren
FI 9 72 097
409843/0740
-,-ίο
Zustand. Es sei bemerkt, daß während der Schreiboperation die Signaleingabevorrichtungen gesperrt sind und dadurch verhindern, daß der Leseverstärker die Bitleitungen auflädt.
In dem in Fig. 2 dargestellten Ausführungsbeispiel der Erfindung, in dem die Vorrichtung zum Vorspannen der Signaleingabevorrichtung und der Impulsquelle in entgegengesetzte Leitungszustände ein und dieselbe ist, ist es wesentlich, daß der Leitungstyp der Transistoren der Eingabevorrichtung entgegengesetzt zu dem der Transistoren der Impulsquelle ist. Obgleich die Feldeffekttransistoren QP3 und QP4 als ρ leitend dargestellt sind und der Feldeffekt-Transistor QN 3 η-leitend ist, können QP3 und QP4 auch n-leitend sein, während QN3 dann p-leitend ist.
Wenn es aus Gründen der Zweckmäßigkeit oder der Taktgabe erwünscht ist, sowohl die Eingangssignalvorrichtung als auch die Impulsquelle aus Feldeffekt-Transistoren gleichen Leitfähigkeittyps herzustellen, dann muß die Vorrichtung, die die Eingangssignalvorrichtung und die Impulsquelle in entgegengesetzte Leitungszustände bringt, notwendigerweise aus zwei Impulsquellen bestehen, um das Eingangssignal richtig zur Zelle durchzuschalten und die Verriegelungsschaltung zu setzen. Wie das in Fig. 5 dargestellt ist, zeigt die aus vier Feldeffekt-Transistoren bestehende Speicherzelle ein erstes und zweites Paar kreuzgekoppelter Feldeffekt-Transistoren 41 und 42. Es sind Mittel vorgesehen, um die Paare 41 und 42 zur Bildung eines ersten Knotens 43 und eines zweiten Knotens 44 zu verbinden, um ein Ausgangssignal an einen ausgewählten Knoten zu liefern. Wie vorher, sind erste und zweite Signaleingabevorrichtungen, die in dem dargestellten Beispiel die n-Kanal-Feldeffekttransistoren QN4O und QN41 enthalten, mit dem ersten und zweiten Knoten verbunden. In dem dargestellten Beispiel sind die Drain-Elektroden der Feldeffekt-Transistoren mit der linken bzw. der rechten Bitleitung verbunden.
Daher weist der Leseverstärker gemäß der Erfindung eine gute Isolation von den Bitleitungen auf, erlaubt schnelleres Umschalten
FI 972 097
409843/0740
24U917
der Bool1sehen Schaltungen, die als Puffer mit dem Ausgang des Leseverstärkers verbunden sind und liefert gleichzeitig ein volles Ausgangssignal.
Obgleich der Leseverstärker eine Vorrichtung enthält zum Empfangen eines Eingangssignals auf jeder Leitung einer Doppelleitung eines Speichers, sei bemerkt, daß der Leseverstärker gemäß der Erfindung auch für einen Speicher mit einer Ausgangsleitung oder einer Bit-Leseleitung benutzbar ist. Außerdem sei bemerkt, daß die zusätzlichen Signaleingabevorrichtungen, die mit anderen Bitleitungspaaren verbunden sind, mit den Knoten A und B des Leseverstärker gekoppelt werden können, so daß ein Leseverstärker für mehr als einen Speicher ausgenutzt wird. Selbstverständlich müssen getrennte Impulsquellen (ähnlich der L) benutzt werden, um das Durchschalten zu den Knoten zu ermöglichen.
Der Ausdruck "vernachlässigbare Impedanz" ist an verschiedenen Stellen benutzt worden, um die Art und Weise zu beschreiben, in der die beiden Transistoren eines Flipflopzweiges miteinander verbunden und mit den Transistoren des anderen Zweiges kreuzgekoppelt sind. In den Schaltbildern sind diese Verbindungen als Drähte dargestellt und ein kurzer Draht hat bekanntlich einen sehr kleinen Widerstand. Bei der Realisierung der Schaltung kann die Verbindung jedoch eine gewisse Impedanz aufweisen. Ein Beispiel ist eine in monolithischer Technik realisierte integrierte Schaltung. Dabei kommt es häufig vor, daß sogenannte Oberkreuzungen von Verbindungen aus praktischen Gründen häufig nicht vermieden werden können. In diesem Fall wird eine der Verbindungen bisweilen mittels eines Tunnels in dem Halbleitermaterial hergestellt. Die Verbindung kann einen kleinen Teil halbleitenden Materials einschließen. Alle diese Verfahren können eine nebensächliche Impedanz hervorrufen.
9 72 09 7
409843/0740

Claims (6)

  1. 2ΛΗ917 ft
    -VL-
    P A T E N T A N S P R O C H E
    Leseverstärker aus Feldeffekt-Transistoren zur umwandlung des Ausgangssignals einer Speicherzelle, das als Differenzsignal von den beiden Ausgangsleitungen einer Speicherzellenanordnung abgenommen wird, in ein Signal mit höherem Pegel, gekennzeichnet durch
    a) ein erstes (21; Fig. 2) und zweites (22) Paar kreugekoppelter Feldeffekt-Transistoren, die an zwei Knotenpunkten (A, B) miteinander verbunden sind, von denen ein ausgewählter das Aus gangs sign al abgibt,
    b) je eine mit den Knotenpunkten verbundene aktive Signaleingabevorrichtung (QP3, QP4),
    c) eine Spannungsquelle, deren einerPol mit dem ersten Paar der Feldeffekt-Transistoren und deren anderer mit dem Bezugspotential verbundener Pol über einen weiteren Feldeffekt-Transistor QN3 mit dem zweiten Paar der Feldeffekt-Transistoren verbunden ist;
  2. 2. Leseverstärker nach Anspruch 1, dadurch gekennzeichnet, daß das erste und zweite Paar der kreuzgekopptelten Feldeffekt-Transistoren von entgegengesetztem Leitfähigkeitstyp sind.
  3. 3. Leseverstärker nach Anspruch 1, dadurch gekennzeichnet, daß als Signaleingabevorrichtung Feldeffekt-Transistoren eines Leitfähigkeitstyps dienen, der dem des Feldeffekt-Transistors entgegengesetzt ist, der den mit dem Bezugspotential verbundenen Pol der Spannungsquelle durchschaltet.
  4. 4. Leseverstärker nach Anspruch 1, dadurch gekennzeichnet, daß die als Signaleingabevorrichtung dienenden Feldeffekt-Transistoren vom gleichen Leitfähigkeitstyp sind
    .wie der Feldeffekt-Transistor, der den mit dem Bezugspotential verbundenen Pol der Spannungsquelle durch-
    FI 9 72 09 7
    409843/0740
    241491?
    schaltet.
  5. 5. Leseverstärker nach Anspruch 1-4, dadurch gekennzeichnet, daß die an die Elektroden der Feldeffekt-Transistoren
    führenden Leitungen vernachlässigbare Impedanzen aufweisen. ■ ^
  6. 6. Leseverstärker nach den Ansprüchen 1 bis 5, dadurch gekennzeichnet, daß er eine aus 6 Feldeffekt-Transistoren bestehende Zelle enthält.
    FI 972 09 7
    409843/0740
    4H
    .Leerseite
DE2414917A 1973-04-18 1974-03-28 Leseverstärker Expired DE2414917C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US352143A US3879621A (en) 1973-04-18 1973-04-18 Sense amplifier

Publications (2)

Publication Number Publication Date
DE2414917A1 true DE2414917A1 (de) 1974-10-24
DE2414917C2 DE2414917C2 (de) 1983-08-18

Family

ID=23383963

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2414917A Expired DE2414917C2 (de) 1973-04-18 1974-03-28 Leseverstärker

Country Status (5)

Country Link
US (1) US3879621A (de)
JP (1) JPS5717314B2 (de)
DE (1) DE2414917C2 (de)
FR (1) FR2226780B1 (de)
GB (1) GB1453231A (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2613543A1 (de) * 1975-04-10 1976-10-21 Ibm Speicher aus feldeffekt-transistoren
DE2628383A1 (de) * 1975-06-30 1977-01-27 Ibm Monolithischer halbleiterspeicher fuer wahlfreien zugriff mit abfuehlschaltungen
DE2912320A1 (de) * 1978-04-03 1979-10-04 Rockwell International Corp Cmos-speicher-abfuehlverstaerker

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE28905E (en) * 1967-10-19 1976-07-13 Bell Telephone Laboratories, Incorporated Field effect transistor memory cell
JPS5746156B2 (de) * 1974-05-09 1982-10-01
US3967252A (en) * 1974-10-03 1976-06-29 Mostek Corporation Sense AMP for random access memory
DE2460150C2 (de) * 1974-12-19 1984-07-12 Ibm Deutschland Gmbh, 7000 Stuttgart Monolitisch integrierbare Speicheranordnung
US3971004A (en) * 1975-03-13 1976-07-20 Rca Corporation Memory cell with decoupled supply voltage while writing
US3976895A (en) * 1975-03-18 1976-08-24 Bell Telephone Laboratories, Incorporated Low power detector circuit
DE2634089C3 (de) * 1975-08-11 1988-09-08 Nippon Telegraph And Telephone Corp., Tokio/Tokyo Schaltungsanordnung zum Erfassen schwacher Signale
JPS52113131A (en) * 1975-09-08 1977-09-22 Toko Inc Sensing amplifier for one transistor
JPS52139329A (en) * 1976-05-17 1977-11-21 Toshiba Corp Circuit ensuring high-speed signal level change
JPS5810799B2 (ja) * 1976-06-01 1983-02-28 テキサス インスツルメンツ インコ−ポレイテツド 半導体記憶装置
JPS53148989A (en) * 1977-06-01 1978-12-26 Hitachi Ltd Mis-type semiconductor memory device
JPS5352325A (en) * 1976-10-25 1978-05-12 Toshiba Corp Mos random access memory
JPS5364434A (en) * 1976-11-19 1978-06-08 Mitsubishi Electric Corp Sense circuit of mos semiconductor memory
JPS5373039A (en) * 1976-12-13 1978-06-29 Nippon Telegr & Teleph Corp <Ntt> Sense amplifier
US4114055A (en) * 1977-05-12 1978-09-12 Rca Corporation Unbalanced sense circuit
US4107556A (en) * 1977-05-12 1978-08-15 Rca Corporation Sense circuit employing complementary field effect transistors
JPS5472641A (en) * 1977-11-21 1979-06-11 Toshiba Corp Voltage detection circuit
US4169233A (en) * 1978-02-24 1979-09-25 Rockwell International Corporation High performance CMOS sense amplifier
JPS59915B2 (ja) * 1979-11-29 1984-01-09 富士通株式会社 メモリ回路
DE3101520A1 (de) * 1981-01-19 1982-08-26 Siemens AG, 1000 Berlin und 8000 München Monolithisch integrierter halbleiterspeicher
JPS57186289A (en) * 1981-05-13 1982-11-16 Hitachi Ltd Semiconductor memory
JPS57198594A (en) * 1981-06-01 1982-12-06 Hitachi Ltd Semiconductor storage device
USRE34060E (en) * 1981-06-01 1992-09-08 Hitachi, Ltd. High speed semiconductor memory device having a high gain sense amplifier
JPS57210714A (en) * 1981-06-22 1982-12-24 Nippon Technical Co Ltd Tuning circuit
FR2528613B1 (fr) * 1982-06-09 1991-09-20 Hitachi Ltd Memoire a semi-conducteurs
US4496857A (en) * 1982-11-01 1985-01-29 International Business Machines Corporation High speed low power MOS buffer circuit for converting TTL logic signal levels to MOS logic signal levels
JPS6010495A (ja) * 1983-06-30 1985-01-19 Fujitsu Ltd センスアンプ
JPS6043295A (ja) * 1983-08-17 1985-03-07 Mitsubishi Electric Corp 半導体記憶装置
JPS6063786A (ja) * 1983-09-17 1985-04-12 Fujitsu Ltd センスアンプ
EP0265572A1 (de) * 1986-10-29 1988-05-04 International Business Machines Corporation CMOS-Empfänger mit hoher Signalempfindlichkeit und hoher Schaltgeschwindigkeit
JPS63146612A (ja) * 1986-12-10 1988-06-18 Mitsubishi Electric Corp トグルフリツプフロツプ回路
US5127739A (en) * 1987-04-27 1992-07-07 Texas Instruments Incorporated CMOS sense amplifier with bit line isolation
JP2828630B2 (ja) * 1987-08-06 1998-11-25 三菱電機株式会社 半導体装置
US4816706A (en) * 1987-09-10 1989-03-28 International Business Machines Corporation Sense amplifier with improved bitline precharging for dynamic random access memory
US4843264A (en) * 1987-11-25 1989-06-27 Visic, Inc. Dynamic sense amplifier for CMOS static RAM
ES2022698B3 (es) * 1988-02-26 1991-12-01 Ibm Amplificador de sentido de doble fase para memorias de acceso aleatorias.
DE68905240T2 (de) * 1988-06-01 1993-07-15 Nippon Electric Co Halbleiterspeichereinrichtung mit hochgeschwindigkeits-lesevorrichtung.
NL8802973A (nl) * 1988-12-02 1990-07-02 Philips Nv Geintegreerde geheugenschakeling.
JP3227932B2 (ja) * 1993-09-27 2001-11-12 ソニー株式会社 レベル変換回路
DE19621769C1 (de) * 1996-05-30 1997-06-19 Siemens Ag Leseverstärker für Halbleiterspeicherzellen mit einer Einrichtung zur Kompensation von Schwellenspannungsunterschieden bei den Leseverstärkertransistoren
US5982203A (en) * 1998-01-09 1999-11-09 International Business Machines Corporation Two stage SRCMOS sense amplifier
US6351155B1 (en) 1999-02-17 2002-02-26 Elbrus International Limited High-speed sense amplifier capable of cascade connection
TW499794B (en) 2000-05-05 2002-08-21 Ind Tech Res Inst Receiver and transmitter for signal transmission
US7023243B2 (en) * 2002-05-08 2006-04-04 University Of Southern California Current source evaluation sense-amplifier
TW527776B (en) * 2002-05-20 2003-04-11 Ind Tech Res Inst Base input differential logic circuit
US6906529B2 (en) 2003-06-10 2005-06-14 Stmicroelectronics, Inc. Capacitive sensor device with electrically configurable pixels
US7084671B1 (en) * 2004-01-26 2006-08-01 Sun Microsystems, Inc. Sense amplifier and method for making the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2048241A1 (de) * 1969-10-01 1971-04-08 Ibm Differenzverstärker
US3600609A (en) * 1970-02-03 1971-08-17 Shell Oil Co Igfet read amplifier for double-rail memory systems

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3267295A (en) * 1964-04-13 1966-08-16 Rca Corp Logic circuits
GB1113111A (en) * 1964-05-29 1968-05-08 Nat Res Dev Digital storage devices
US3440444A (en) * 1965-12-30 1969-04-22 Rca Corp Driver-sense circuit arrangement
US3638039A (en) * 1970-09-18 1972-01-25 Rca Corp Operation of field-effect transistor circuits having substantial distributed capacitance
DE2309192C3 (de) * 1973-02-23 1975-08-14 Siemens Ag, 1000 Berlin Und 8000 Muenchen Regenerierschaltung nach Art eines getasteten Flipflops und Verfahren zum Betrieb einer solchen Regenerierschaltung

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2048241A1 (de) * 1969-10-01 1971-04-08 Ibm Differenzverstärker
US3600609A (en) * 1970-02-03 1971-08-17 Shell Oil Co Igfet read amplifier for double-rail memory systems

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
"IEEE Journal of Solid-State Circuits", Okt. 1972, S. 336-340 *
IBM Technical Disclosure Bulletin, Nov. 1970, S. 1720/21 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2613543A1 (de) * 1975-04-10 1976-10-21 Ibm Speicher aus feldeffekt-transistoren
DE2628383A1 (de) * 1975-06-30 1977-01-27 Ibm Monolithischer halbleiterspeicher fuer wahlfreien zugriff mit abfuehlschaltungen
DE2912320A1 (de) * 1978-04-03 1979-10-04 Rockwell International Corp Cmos-speicher-abfuehlverstaerker

Also Published As

Publication number Publication date
DE2414917C2 (de) 1983-08-18
GB1453231A (en) 1976-10-20
JPS49131744A (de) 1974-12-17
FR2226780A1 (de) 1974-11-15
US3879621A (en) 1975-04-22
JPS5717314B2 (de) 1982-04-09
FR2226780B1 (de) 1977-09-16

Similar Documents

Publication Publication Date Title
DE2414917A1 (de) Leseverstaerker
DE2556831C2 (de) Matrixspeicher und Verfahren zu seinem Betrieb
DE4330778C2 (de) Speicherzellenschaltung
DE3220273A1 (de) Halbleiterspeichervorrichtung
DE2721851A1 (de) Verriegelnder leseverstaerker fuer halbleiterspeicheranordnungen
DE4128918A1 (de) Leseverstaerker fuer nichtfluechtige halbleiterspeichereinrichtungen
DE69516761T2 (de) Programmierbare hoch-geschwindigkeits schaltungsarchitektur mit geringem leistungs verbrauch
DE1462952B2 (de) Schaltungsanordnung zur realisierung logischer funktionen
DE2707456C3 (de)
DE2805664A1 (de) Dynamischer lese/schreib-randomspeicher
DE2347968C3 (de) Assoziative Speicherzelle
DE2646653C3 (de)
DE1910777A1 (de) Impulsgespeister monolithischer Datenspeicher
DE4226844C2 (de) Datenübertragungsschaltkreis
DE69121967T2 (de) Datenbus-Klemmschaltung einer Halbleiterspeicheranordnung
DE2513165C2 (de) Transistorspeicherelement mit einer bistabilen digitalen Kippschaltung
DE69209498T2 (de) Referenzspannungsgenerator für dynamischen Specher mit wahlfreien Zugriff
DE69021273T2 (de) Integrierte Speicherschaltung mit einem Leseverstärker.
DE2242332B2 (de) Zelle für eine integrierte Speicherschaltung mit wahlfreiem Zugriff
DE4138102A1 (de) Halbleiterspeichereinrichtung mit zwei speicherfeldern, zwischen denen eine uebertragung und entgegennahme von daten ausgefuehrt wird
DE2519323C3 (de) Statisches Drei-Transistoren-Speicherelement
DE3447723A1 (de) Integrierte halbleiterschaltung
DE3430145C2 (de) Halbleiter-Speichereinrichtung
DE3685928T2 (de) Mehrwertige logische schaltung.
DE3430144A1 (de) Halbleiter-speichereinrichtung

Legal Events

Date Code Title Description
OD Request for examination
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee