DE2414917C2 - Leseverstärker - Google Patents

Description

Die Erfindung bezieht sich auf einen Leseverstärker für Speicherzellen, nach dem Oberbegriff des Anspruchs ^bfl 1.

Speicherzellen aus komplementären Metall-Oxyd-Silizium-Feldeffekttransistoren (MOSFET) sind bekannt. Eine solche Speicherzelle ist beispielsweise in dem US-Patent 35 21 242 beschrieben. Die Ausgabe oder das Abfühlen von informationen auf den Bitleitungen ist schwierig, weil ein voller logischer Pegel fehlt. Außerdem ist gewöhnlich zusätzliche Verstärkung oder Inversion erforderlich, um ein Ausgangssignal zu erhalten, das für nachfolgende Datenverarbeitung brauchbar ist. Zahlreiche Patentschriften befassen sich mit Verfahren zur Erzeugung eines vollen logischen Ausgangssignals aus den Daten, die von den rechten und linken Bitleitungen oder Bitabfrageleitungen erhalten wurden, um diese von einem MOSFET-Speicher erhaltenen Daten in auf einer Doppelleitung vorliegende Daten-Ausgangssignale mit vollem logischen Pegel umzuwandeln. Als Beispiel sei auf das US-Patent 36 00 609 verwiesen, nach dem ein Paar kreuzgekoppelter Oberflächen-Feldeffekt-Transistoren mit als Inverter ausgebildeten Oberflächen-Feldeffekt-Transistoren verbunden sind, um das auf einer Doppelleitung erhaltene Differenz-Ausgangssignal einer Oberflächen-Feldeffekt-Transistor-Speicherschaltung in ein Ausgangssignal mit vollem Pegelwert umzusetzen. Jedoch zeigt bei dieser Anordnung der Leseverstfjrkung die Neigung, die Bitabfühlleitungen zu laden und isoliert die Bitabfühlleitungen nicht, wenn er eine Ausgabefunktion durchführt. Außerdem erfordert die bekannte Schaltung eine zusätzliche Stufe zur Verstärkung, um volle Pegelwerte zu erhalten.

Aus dem IBM Technical Disclosure Bulletin Vol. 13. Nr. 6, Nov. 1970. S. 1720 bis 1722 ist bekannt, dem Leseverstärker mittels zweier Feldeffekttransistoren mit den beiden Bitiitungen der Speicherzelle verbindbar oder davon isolierbar ist.

Der Erfindung liegt daher die Aufgabe zugrunde, einen eine bistabilen Schaltung enthaltenden neuen Leseverstärker für Speichersysteme mit Komplementär-FET-Speicherzellen zu schaffen, der bereits an den Ausgängen der bistabilen Schaltung Ausgangssignale mit einem für die Weiterverarbeitung erforderlichen hohen Signalpegel liefert und daher eine zusätzliche Verstärkung oder Inversion der der Ausgangssignale überflüssig macht.

Diese Aufgabe wird gemäß dem kennzeichnenden Merkmalen des Pa 1 gelöst.

Im folgenden wird die Erfindung anhand der Zeichnungen näher beschrieben, von denen zeigt

Fig. 1 ein Schaltbild einer Speicherzelle mit Komplementär-FET-Transistoren. für die der Leseverstärker gemäß der Erfindung verwendet werden kann.

Fig. 2 eine typische Speicherzellenorganisation, die einen Leseverstärker gemäß der Erfindung benutzt:

F i g. 3 ein Lese-Zeitdiagramm für die Speicherzellenorganisation und den Leseverstärker nach F i g. 2:

F i g. 4 ein Schreib-Zeitdiagramm für die Speicherzellenorganisation und den Leseverstärker der F i g. 2-, und

Fig. 5 ein anderes Ausführungsbeispiel für den Leseverstärker gemäß der Erfindung.

In Fig. 1 ist eine typische Komplementär-FET-Speicherzelle 10 dargestellt, die 6 Feldeffekttransistoren enthält. Die vollständige Speicherzelle besteht aus der typischen Speicherzelle 11. die vier Feldeffekttransistoren enthält, und einem Paar von Feldeffekttransistoren QN 10. QN 11. die mit der linken bzw. der rechten der Bitleitungen (oder Bitabfrageleitungen) 12 und 13 verbunden sind. Soweit es sich bei den Feldeffekttransistoren um bilaterale Transistoren handelt, ist die iSource-Elektrode und die Drain-Elektrode nicht wie üblich mit (s) und (d) bezeichnet. Die Gate-Elektroden der Feldeffekt-Transistoren QNiO und QNiI sind mit einer Zeilenleitung 14 verbunden, die in der Lage ist, die Feldeffekt-Transistoren in den leitenden oder in den Sperrzustand zu bringen, um es der Information (Spannungspegel) zu erlauben, entweder von den

Bitleitungen in die Speicherzelle Il oder aus dieser auf die Bitleitungen 12 und 13 zu gelangen.

Die aus 4 Feldeffekt-Transistoren bestehende Speicherzelle 11 enthält einen ersten n-leitenden Feldeffekt-Transistor QN 12 und einen ersten p-leitenden Feldeffekt-Tranistor QP14, die in Reihe geschaltet sind in einem ersten Schaltungszweig zwischen einem ersten Bezugspotential (Masse) und einem zweiten Potentialpegel (positive Klemme einer Spannungsquelle von + VVoIt). Lie Drain-Elektroden (d) der Feideffekt-Transistoren sind über eine vernachlässigbare Impedanz an einem Knoten 15 miteinander und mit den Gate-Elektroden (g) eines η-leitenden Feldeffekt-Transistors QN13 und eines zweiten p-leitenden Feldeffekt-Transistors QP15 verbunden. In gleicher Weise sind die Transistoren QN13 und QP15 in Reihe geschaltet in einem zweiten Schaltungszweig, der zu dem ersten parallel liegt. Die Drain-Elektroden (d) der Feldeffekt-Transistoren QN13 und QP \5 sind über eine vernachlässigbare Impedanz mit einem Knoten 16 und den Gate-Elektroden (g) der Feldeffekt-Transistoren QN 12 und QP i4 verbunden. Wie das üblich ist, ist riie gerade beschriebene Zelle bistabil und nimmc in jedem Zustand keinen nennenswerten Strom auf, se daß im Ruhestand die Verlustleistung äußerst niedrig ist. Wenn beispielsweise den Gate-Elektroden (g) der Transistoren QN 12 und QPi4d\e Spannung + V zugeführt wird, leitet der Transistor QN \2. während der Transistor QP14 im wesentlichen gesperrt ist. Die Spannung am Knotenpunkt 15 weist daher den ersten Pegelvert auf, in dem dargestellten Beispiel Erdpotential, während ein sehr kleiner oder vernachlässigbarer Strom durch den Transistor QP14 fließt.

Die Spannung am Knoten 15 wird dann den Gate-Elektroden der Transistoren QNiI und QP15 zugeführt, wodurch der Transistor QP15 leitend gemacht und der Transistor QN 13 gesperrt wird. Die Spannung am Knotenpunkt 16 beträgt etwa + V. wodurch die Transistoren in dem Zustand gehalten werden, der. wie oben erläutert, ursprünglich vorhanden war. Wenn ein Ausgangssignal vom Knotenpunkt 15 und 16 abgenommen wird, kann die Speicherzelle dann angesehen werden als entweder eine binäre I (Knoten 16) oder eine binäre O (Knoten 15) speichernd. Die Art und Weise, in der die Feldeffekt-Transistoren QNlO und QNW mit der kreuzgekoppelte Komplementär-Feldeffekt- Transistoren enthaltenden symmetrischen bistabilen Zelle 11 beim Lesen und Schreiben mit den Bit- und Zeilenleitungen zusammenarbeitet, wird später genauer erklärt.

Um ein volles logisches Ausgangssignal zu erhalten während es von den Bit-Abfühlleitur.gen isoliert ist und daher das Aufladen der Bitabfühlleitungen verhindert wird, ist gemäß der Erfindung ein neuer Leseverstärker 20 vorgesehen. De·· in F i g. 2 dargestellte Leseverstärker 20 enthält ein erstes und zweites Paar 21 und 22 kreuzgekoppelter Feldeffekt-Transistoren, von denen das erste Paar 21 die p-leitenden Feldeffekt-Transistoren QPX. QPl enthält und das /weite kreuigekoppelte Paar 22 die η-leitenden I ddeffekttransistoren QN 1 und QNZ Jeder der Feldeffekt-Transistoren enthalt eine jGate-Elektrode.die mit (g) bezeichnet ist und erste und 'zweite Elektroden, die mil Source (s) lind Drain (d) bezeichnet sind, wie das bei Feldeffekt-Transistoren üblich ist. Wie dargestellt, sind die Paare über Vernachlässigbare Impedanzen miteinander verbunden, in dem dargestellten Fall die Drain-Elektroden von QP1 und QN X und die ß rain-Elektroden von QP2 und QN 2, um erste und zweite gemeinsame Knoten A und B zu bilden, um, wie das später genauer erläutert wird, ein Ausgangssignal an einem ausgewählten der beiden Knoten zu erzeugen. Wie dargestellt ist, sind die Knoten

ί A und B mit den Gate-Elektroden (g) jedes Feldeffekt-Transistorpaares verbunden. Beispielsweise ist der Knoten A mit den Gate-Elektroden (g) von QP2 und QN 2 verbunden, während der Knoten B mit den Gate-Elektroden (g) von QPl und QNl verbunden ist

ι» Außerdem sind die Source-Elektroden von QPi und QP 2 zusammen mit einer gemeinsamen Spannungsquelle einer zweiten Spannung + V verbunden, während die Source-Elektroden von QNl und ON 2 ebenfalls über vernachlässigbare Impedanzen miteinander ver- > bunden sind.

Es sind Mittel vorgesehen, um die ersten und zweiten Paare der kreuzgekoppelten Feldeffekt-Transistoren von den Bitleitungen 12 und 13 zu isolieren, während die Knoten A und ßden vollen Signalpegel annehmen, ohne

2» daß dabei die Bitleseleitungen 12 und 13 geladen werden. Dazu sind erste und zweite ingangssignalvorrichtungen QF3 und QF4 mit den ersten und zweiten Knoten A und B verbunden, um ein Eingangssignal den kreuzgekoppelten Feldeffekt-Transistoren zuzuführen

2Ί und die linke und rechte Bitleseleitung, wenn das erwünscht ist, zu isolieren. Wie das dargestellt ist, umfassen die erste und zweite aktive Signaleingabevorrichtung Feldeffekt-Transistoren eines ersten Leitfähigkeitstyps, in dem dargestellten Beispiel p-leitende

j» Feldeffekt-Transistoren. Es sei beme/kt, daß in der Speicherzelle mit 6 Feldeffekt-Transistoren, die in Verbindung mit Fig. i beschrieben wurde und die, wie das in F i g. 2 dargestellt ist, mit dem Bitleseleitungen 12 und 13 verbunden ist, die η-leitenden Feldeffekt-Transi-

r> stören QNlO und QNIl. QNlOA und QN11 A. QNlON. QNIl N. bilaterale Feldeffekt-Transistoren sind insofern, als der Strom in jeder Richtung fließen kann und diese Feldeffekt-Transistoren als Schalter für diese Zwecke dienen. Im Gegensatz dazu dienen die

·"· Feldeffekt-Transistoren QP3 und QP4 der Signalzuführung zu den Knoten A und B und während dieser Zeit kön..en die Source- und Drain-Elektroden entsprechend bezeichnet werden. Wenn QP3 und QP4 vom zweiten Leitfähigkeitstyp, d. h. n-Kanal-Feldeffekttr?nsistoren

⁴ⁱ wären, wären selbstverständlich die Source- und Drain-Elektroden vertauscht.

Wie schon beschrieben, sind die Source-Elektroden eines der ein Paar bildenden Feldeffekt-Transistoren mit dem zweiten Potential der Spannungsquelle, d.h.

'·" mit + VVoIt verbunden. Die Source-Elektroden (s) des anderen Paares der kreuzgekoppelten Feldeffekt-Transistoren QNX und QN 2 sind mit einer Impulsquelle verbunden, um das zweite Paar der kreuzgekoppelten Felde^f'ekt-Transistoren selektiv mit dem ersten Poten-

'· tial der Spannungsquelle zu verbinden, in dem dargestellten Beispiel mit dem Massepotentu 1. Wie das in Fig. 2 dargestellt ist. enthält die Impulsquelle den Feldeffekt-Transistor QN 3. In dem dargestellten Beispiel ist die Drain-Elektrode (d) über eine vernach-

<>" lässigbare Impedanz mit den Source-Elektroden eines zweiten Paares 22 von kreuzgekoppelten Feldeffekt-Transistoren verbunden. Wie ersichtlich; ist der Transistor QN3 bei der bevorzugten Betriebsart von entgegengesetztem Leitfähigkeitstyp als die Feldeffekt-Transistoren QP3, QPA, die in dem dargestellten Beispiel als n-Kanal-Feldeffekt-Transistoren dargestellt sind.

!m Betrieb sind Mittel vorgesehen, um die Sien'alein·

gabevorrichtung (QP3, QP4) und die Impulsquelle (QN3) in entgegengesetzte Leitfähigkeitszustände zu bringen, derart, daß, wenn die Signaleingabevorrichtung leitend ist, die Impulsquelle sich im entgegengesetzten Betriebszustand befindet, d. h. nichtleitend ist. Wie das > in einem Ausführungsbeispiel der Erfindung dargestellt ist, sind die Gate-Elektroden der der Signaleingabe dienenden Feldeffekt-Transistoren QP3, QP4, so wie die Gate-Elektrode der Impulsquelle QN3 mit einer Impulsquelle L verbunden. u>

Es werde angenommen, daß die Speicherzellen 1, 2, usw. bis N Informationen gespeichert haben. Die Spannung am Knoten 16 (Fig. I) betrage + V Volt, während die Spannung des Knotens 15 den Wert von 0 Volt besitzt oder umgekehrt. Die Art und Weise, in der ι? der Leseverstärker arbeitet, um beim Lesen einer ausgewählten Zelle ein volles logisches Ausgangssignal auf der Leseleitung zu erhalten, ist folgendermaßen:

(1) Sowohl die linke als auch die rechte Bitleitung wird 2» auf das zweite Potential von + WoIt aufgeladen.

(2) Die betreffende Zelle wird ausgewählt durch Anheben des Potentials der Zeilenleitung auf + V Volt.

(3) Das Potential der Zeilenleitung wird auf + VVoIt während eines Zeitintervalles gehalten, das ausreicht um entweder die linke oder die rechte Bitleitung um einen vorgegebenen Betrag zu entladen.

(4) Der Leseverstärker, der als eine verstärkende Lese-Verriegelungsschaltung angesehen werden kann, wird gesetzt, (d. h. L wird auf den Wert + V Volt gebracht, was es erlaubt, daß ein volles logisches Ausgangss.ignal für weiteres Verarbeiten übertragen werden kann, beispielsweise zu einem ^ Pufferspeicher.

Im folgenden wird auf die Fig.2 und 3 Bezug genommen. Die linke und rechte Bitleitung (einschließlich zugehöriger Kapazitäten) werden auf das Potential « + V über Schalter, in dem dargestellten Beispiel Feldeffekt-Transistoren QP5 und QP6, aufgeladen. Dies wird erreicht durch Erniedrigen des Eingangss:- gnals S. das den Gate-Elektroden (g) der Feldeffekt-Transistoren QPS und QP 6 zugeführt wird, auf O Volt. « Dadurch leiten die Feldeffekt-Transistoren QP5 und QPS und ermöglichen, daß die Bitleitiingen das Potential - Vannehmen. Ungefähr gleichzeitig mit dem Erniedrigen des Potentials der Leitung 5 auf O Volt, wird auf das Potential der Quelle L von dem Wert + V auf O >° Volt gebracht, wodurch die Feldeffekt-Transistoren QP3 und QP4 leiten und die Knoten A und B das Potential + Vannehmen. Es sei angenommen, daß eine bestimmte Zelle ausgewählt wird, beispielsweise die Zelle N. Das Potential der Leitung N(siehe F i g. 2) wird " auf den Wert + VVoIt gebracht. Unter der Annahme, daß der Zustand der Zelle derjenige ist, bei dem das Potential des Knotens 15 (siehe Fig. 1) O Volt beträgt, fließt der Lesestrom aus der linken Bitleitung über den Feldeffekt-Transistor QN 10 in die Zelle N und dann ^fc0 über den Feldeffekt-Transistor QN\2 (Fig. 1) nach Masse, wobei die linke Bitleitung entladen wird. Gleichzeitig nimmt das Potential der Leitung S den Wert + V an und sperrt die Feldeffekt-Transistoren _ QP5 und QPb und es fließt Strom in die linke Seite der ·"

Zelle N, wobei die linke Bitleitungskapazität entladen und die Spannung der linken Bitleitung erniedrigt wird. Insoweit die Feldeffekt-Transistoren QP3 und QP4 des Leseverstärkers leiten, folgt das Potential des Knotens A dem der linken Bitleitung, die die Spannung an A erniedrigt. Zu diesem Zeitpunkt nimmt das Potential der Leitung Aden zweiten Wert von + VVoIt an, wodurch der Feldeffekt-Transistor QN3 leitend wird und die Feldeffekt-Transistoren QP3 und QP4 nichtleitend werden. Dadurch wird die Verriegelungsschaltung gesetzt und der Leseverstärker von den Bitleseleitungen abgetrennt. Insoweit die Spannung am Knotenpunkt B höher ist als die Spannung am Knoten A, wird der Feldeffekt-Transistor QN1 leitend, der Feldeffekt-Transistor QN2 sperrt, ebenso QPi. während der Feldeffekt-Transistor QP2 leitend wird. In dieser Weise ist ein volles logisches Ausgangssignal verfügbar entweder vom Knotenpunkt A oder ßoder von beiden, je nach dem. Wie dem Zeitdiagramm der Fig. 3 zu entnehmen ist, kann die ausgewählte Zeilenleitung, d. h. die Leitung N, jederzeit abgeschaltet werden. Es ist nffpr^irhtlirh. rlnß dns Wiederladen der Bitleitiingen vor der Auswahl der Zeilenleitung erfolgen kann.

Das Einschreiben in die Speicherzelle erfolgt folgendermaßen: Wie vorher dienen die Transistoren QP5 und QP6 dazu, die linke Bitleitung 12 und die rechte Bitleitung 13 dadurch auf die Spannung + V aufzuladen, daß das Potential an der Quelle 5 auf O Volt gebracht wird. Dann wird das Potential von S auf den Wert + V Volt erhöht. Dann wird entweder der Transis-'^r QN 5 oder QN6 durch Erhöhen des Potentials eines der Eingänge VV₀ oder IVi auf + VVoIt leitend gemacht. Die entsprechende Bitleitung wird in dieser Weise mit dem MassepoKntial verbunden und daher ihr Potential auf O Volt erniedrigt. Beispielsweise sei unter Bezugnahme auf das Zeitdiagramm für das Schreiben in F i g. 4 angenommen, daß das Potential der Eingangsklemme VV₀ auf das Potential + V gebracht wird. Unter der Annahme, daß der linke Knoten der Zelle, z. B. der Knoten 15 (F i g. 1) sich auf dem Potential + V befand und der Knoten 16 Nullpotential aufwies, fließt Strom aus der sich auf hohem Potential befindenden Seite der ausgewählten Zelle heraus und in die sich auf niedrigerem Potential befindende Seite hinein und die Zelle ändert ihren Zustand. Es sei bemerkt, daß während der Schreiboperation die Signaleingabevorrichtungen gesperrt sind und dadurch verhindern, daß der Leseverstärker die Bitleitungen auflädt.

In dem in Fig.2 dargestellten Ausführungsbeispiel der Erfindung, in dem die Vorrichtung zum Vorspannen der Signaleingabevorrichtung und der Impulsquelle in entgegengesetzte Leitungszustände ein und dieselbe ist, ist es wesentlich, daß der Leitungstyp der Transis.oren der Eingabevorrichtung entgegengesetzt zu dem der Transistoren der Impulsquelle ist. Obgleich die Feldeffekttransistoren QP3 und QP4 als p-Ieitend dargestellt sind und der Feldeffekt-Transistor QN3 η-leitend ist, können QP3 und QP4 auch η-leitend sein, während QN 3 dann p-Ieitend ist

Wenn es aus Gründen der Zweckmäßigkeit oder der Taktgabe erwünscht ist sowohl die Eingangssignalvorrichtung als auch die Impulsquelle aus Feldeffekt-Transistoren gleichen Leitfähigkeittyps herzustellen, dann muß die Vorrichtung, die die Eingangssignalvorrichtung und die Impulsquelle in entgegengesetzte Leitungszustände bringt, notwendigerweise aus zwei Impulsquellen bestehen, um das Eingangssignal richtig zur Zelle durchzuschalten und die Verriegelungsschaltung zu setzen. Wie das in F i g. 5 dargestellt ist zeigt die aus vier Feldeffekt-Transistoren bestehende Speicherzelle ein

erstes und zweites Paar kreuzgekoppelter Feldeffekt-Transistoren 41 und 42. Es sind Mittel vorgesehen, um die Paare 41 und 42 zur Bildung eines ersten Knotens 43 und eines zweiter· Knotens 44 zu verbinden, um ein Ausgangssignal an einen ausgewählten Knoten zu 5-liefern. Wie vorher, sind erste und zweite Signaleingabevorrichtungen, die in dem dargestellten Beispiel die n-Kar^sFeldeffekttransistoren QN40 und QN4\ enthalten, rfiit dem ersten und zweiten Knoten verbunden. In dem dargestellten Beispiel sind die Drain-Elektroden der Feldeffekt-Transistoren mit der linken bzw. der rechten Bitleitung verbunden.

Daher weist der Leseverstärker gemäß der Erfindung eine gute Isolation von den Bitleitungen auf, erlaubt schnelleres Umschalten der Bool'schen Schaltungen, die ί·3 als Puffer mit dem Ausgang des Leseverstärkers verbunden sind und liefert gleichzeitig ein volles Ausgangssignal.

Obgleich der Leseverstärker eine Vorrichtung enthält zum Empfangen eines Eingangssignals auf jeder Leitung einer Doppelleitung eines Speichers, sei bemerkt, daß der Leseverstärker gemäß der Erfindung auch für einen Speicher mit einer Ausgangsleitung oder einer Bit-Leseleitung benutzbar ist. Außerdem sei bemerkt, daß die zusätzlichen Signaleingabevorrichtungen, die mit anderen Bitleitungspaaren verbunden sind, mit den Knoten A und ßdes Leseverstärkers gekoppelt werden können, so daß ein Leseverstärker für mehr als einen Speicher ausgenutzt wird. Selbstverständlich müssen getrennte Inipulsquellen (ähnlich der L) benutzt werden, um das Durchschalten zu den Knoten zu ermöglichen.

Der Ausdruck »vernachlässigbare Impedanz« ist an verschiedenen Stellen benutzt worden, um die Art und Weise zu beschreiben, in der die beiden Transistoren eines Flipflopzweiges miteinander verbunden und mit den Transistoren des anderen Zweiges kreuzgekoppelt sind. In den Schaltbildern sind diese Verbindungen als Drähte dargestellt und ein kurzer Draht hat bekanntlich einen sehr kleinen Widerstand. Bei der Realisierung der Schaltung kann die Verbindung jedoch eine gewisse Impedanz aufweisen. Ein Beispiel ist eine in monolithischer Technik realisierte integrierte Schaltung. Dabei kommt es häufig vor, daß sogenannte Überkreuzungen von Verbindungen aus praktischen Gründen häufig nicht vermieden werden können. In diesem Fall wird eine der Verbindungen bisweilen mittels eines Tunnels in dem Halbleitermaterial hergestellt. Die Verbindung kann einen kleinen Teil halbleitenden Materials einschließen. Alle diese Verfahren können eine nebensächliche Impedanz hervorrufen.

Hierzu 3 Blatt Zeichnungen

Claims (3)

Patentansprüche:

1. Leseverstärker für Speicherzellen aus einer Reihenschaltung zweier kreuzgekoppelter Paare von Feldeffekttransistoren komplementären Leitfähigkeitstyps, der mittels zweier Feldeffekttransistoren mit den beiden Bitleitungen einer Speicherzelle verbindbar oder davon isolierbar ist und das als Differenzsignal auf den Bitleitungen vorliegende Ausgangssignal geringer Amplitude einer Speicherzelle in ein Signal mit dem für die Weiterverarbeitung erforderlichen hohen Pegel umwandelt, gekennzeichnet durch folgende Merkmale

15

a) der Leseverstärker enthält eine bistabile Schaltung, die aus einer Reihenschaltung zweier kreuzgekoppelter Paare (21, 22; Fig.2) von Feldeffekttransistoren entgegengesetzten Leitfähigi-iitstyps besteht,

b) an die Verbindungspunkte (A, B) der bistabilen Schaltung sind die Ausgangsleitungen des Leseverstärkers angeschlossen,

c) die bistabile Schaltung ist mittels eines weiteren Feldeffekttransistors (QN3) mit dem an das -25 Bezugspotential angeschlossenen Pol der Betriebsspannungsquelle verbindbar bzw. davon isolierbar.

2. Leseverstärker nach Anspruch 1, dadurch gekennzeichnet, daß der weitere Feldeffekttransistor (QN3), mittels dessen die bistabile Schaltung mit dem an das Beiugspot-ntial angeschlossenen Pol der Betriebsspannungsquelle verbindbar bzw. davon isolierbar ist. von entgegengesetztem Leitfähigkeitstyp ist wie die beiden Feldeffekttransistoren, über die der Leseverstärker mit den beiden Bitleitungen verbindbar oder davon isolierbar ist und daß die genannten drei Feldeffekttransistoren an die gleiche Steuersignalquelle angeschlossen sind. ·»< >

3. Leseverstärker nach Anspruch 1, dadurch gekennzeichnet, daß der weitere Feldeffekttransistor, mit dessen Hilfe die bistabile Schaltung an den mit dem Bezugspotential verbundenen Pol der Betriebsspannungsquelle anschließbar oder davon ·»> isolierbar ist. vom gleichen Leitfähigkeitstyp ist wie die beiden Feldeffekttransistoren, über die der Leseverstärker mit den beiden Bitleitungen verbindbar oder davon isolierbar ist und daß die zuletzt genannten beiden Feldeffekttransistoren mit einer ^ Steuersignalquelle verbunden sind, die von der des Feldeffekttransistors verschieden ist, der die bistabile Schaltung an die Betriebsspannungsquelle anschaltet.

55