DE3433820A1

DE3433820A1 - Logische schaltung mit bipolaren transistoren

Info

Publication number: DE3433820A1
Application number: DE19843433820
Authority: DE
Inventors: Andrew Martin Salem N.H. Mallinson
Original assignee: Ferranti PLC
Current assignee: Plessey Semiconductors Ltd
Priority date: 1983-09-15
Filing date: 1984-09-14
Publication date: 1985-04-11
Also published as: US4633104A; DE3433820C2; JPS6085624A; GB2146863B; GB8324710D0; GB8422982D0; GB2146863A

Description

Patentanwälte Dr. rer. nat. Thomas Berendt

Dr.-fag. Hans Leyh innere Wbmr Str.JO - D 8000 Mönchen 80

Unser Zeichen: A 14 Lh/fi

Ferranti ρIc

Bridge House, Park Road

Gatley, Cheadle, Cheshire, England

Logische Schaltung mit bipolaren Transistoren

Ferranti pic - A 14 802 -

Beschreibung

Die Erfindung betrifft eine logische Schaltung mit bipolaren Transistoren und insbesondere solche logische Schaltungen, von denen jede wenigstens drei Steuerkombinationen von bipolaren Schalttransistoren aufweist in Form einer symmetrischen hierarchischen Anordnung mit einer Mehrzahl von Niveaus, wobei das höchste Niveau nur eine Steuerkombination hat, und jede Steuerkombination ein zugeordnetes Paar von Schalttransistoren aufweist, wobei für jedes Paar von Schalttransistoren, individuell betrachtet, die Emitter zusammengeschaltet sind, und bei der Steuerkombination des höchsten Niveaus der hierarchischen Anordnung die Emitter an eine Konstantstromquelle gelegt sind, welche das Paar von Transistoren betätigt, wobei ferner für jede Steuerkombination jedes anderen Niveaus der hierarchischen Anordnung, außer dem höchsten Niveau, die Emitter an einen Kollektor eines zugeordneten Paares von Schalttransistoren des benachbarten höheren Niveaus der hierarchischen Anordnung angeschlossen sind, wobei ferner die beiden Kollektoren des zugeordneten Paares der Schalttransistoren des höchsten Niveaus der hierarchischen Anordnung und wenigstens ein Kollektor von jedem Paar Schalttransistoren von jedem anderen Niveau der hierarchischen Anordnung, ausgenommen dem niedrigsten Niveau, individuell an die Emitter eines zugeordneten Paares von Schalttransistoren des benachbarten niedrigeren Niveaus der hierarchischen Anordnung gelegt sind, daß ferner Differentialeingänge zu der logischen Schaltung aufgenommen werden von den Basen der Transistoren, und daß ein Differentialeingang individuell an jedes der Niveaus der hierarchischen Anordnung gelegt ist, daß ferner unterschiedliche Differentialeingänge an unterschiedliche Niveaus der hierarchischen Anordnung gelegt werden, und daß in Response auf die Differentialeingänge ein entsprechender Differentialausgang auf zwei Leitungen der logischen Schaltung gegeben wird, wobei die beiden Leitungen wenigstens selektiv gekoppelt sind mit den Kollektoren der zugeordneten Paare von Schalttransistoren von wenigstens dem niedrigsten Niveau der hierarchischen Anordnung, und alle Kollektoren der zugehörigen Paare der Eingangstransistoren des niedrigsten Niveaus der hierarchischen Anordnung selektiv gekoppelt sind mit der einen oder der anderen der bei-

den Ausgangsleitungen, und daß die gewünschte logische Funktion für die logische Schaltung erhalten wird durch einen Strom, der durch die

Steuerkombinationen fließt, die eingeschaltet oder ausgeschaltet werden an den Schalttransistören, in Response darauf, daß die EingangssignalPotentiale variieren zwischen zwei möglichen logischen Eingangs-Niveaus, die jeder Steuerungskombination zugeordnet sind, wodurch bewirkt wird, daß die entsprechenden Ausgangssignal-Potentiale der logischen Schaltung zwischen zwei möglichen logischen Ausgangsniveaus variieren.

In der Beschreibung und den Ansprüchen wird angenommen, daß die bipolaren Schalttransistoren der logischen Schaltungen, auf die sich die Erfindung bezieht, NPN-Transistoren sind. Selbstverständlich können die bipolaren Schalttransistoren auch PNP-Transistören sein bei entsprechender Modifikation der beschriebenen und beanspruchten logischen Schaltungen.

Wenn die zwei Kollektoren des zusammengehörigen Paares von Eingangs-Schalttransistoren auf dem höchsten Niveau einer hierarchischen Anordnung und wenigstens ein Kollektor von jedem Paar Schalttransistoren von jedem anderen Niveau der hierarchischen Anordnung, außer dem niedrigsten Niveau, individuell an die Emitter eines Paares von Eingangsschalttransistoren des benachbarten niedrigeren Niveaus der hierarchischen Anordnung gelegt werden, hat die letztere eine symmetrische Form und die logische Schaltung enthält z.B. ein exklusives ODER-Tor, entsprechend der negativen logischen Konvention.

Eine Reihe von diskreten Eingangsspannungssignalen wird an die Basen der Schalttransistoren gelegt, wenn die logische Schaltung arbeitet und jede solche Reihe oder Gruppe wird hier als ein Eingang zur logischen Schaltung bezeichnet. Die Eingänge werden in der logischen Schaltung verarbeitet und in Response hierauf werden entsprechende Ausgangsspannungssignale erzeugt, wobei Gruppen von diskreten Ausgangsspannungssignalen aufgrund der Gruppen von diskreten Eingangsspannungssignalen erzeugt werden, und jede Gruppe von diskreten Ausgangsspannungssignalen hier als ein Ausgang von der logischen Schaltung bezeichnet wird.

Eine logische Schaltung mit bipolaren Transistoren, auf die sich die Erfindung bezieht, empfängt gleichzeitig wenigstens zwei zusammengehörige Paare von Eingangsspannungssignalen und in Response hierauf gibt sie ein zusammengehöriges Paar von Ausgangsspannungssignalen ab, wobei für jedes Signalpaar, einzeln betrachtet, ein Spannungssignal vom einen Richtungssinn auf einer von zwei möglichen logischen Niveaus und ein anderes Spannungssignal auf dem anderen der beiden möglichen logischen Niveaus vorhanden ist, wobei ein zugeordneter logischer Schwellwert in der Mitte zwischen beiden liegt. Dieses andere Spannungssignal ist komplementär zu diesem einen Spannungssignal, obwohl das Paar von Signalen nicht dieselben Potentiale zu haben braucht, jedoch von entgegengesetztem Richtungssinn ist. Dieses andere Spannungssignal kann denselben Richtungssinn haben, jedoch ein niedrigeres Potential, als dieses eine Spannungssignal in bezug auf Null-Potential oder umgekehrt. Zweckmäßigerweise sind zwei gemeinsame mögliche logische Niveaus jedem Signal zugeordnet, das der logischen Schaltung zugeführt oder von ihr abgegeben wird, wobei dies jedoch nicht wesentlich ist. In bezug auf die logische Schaltung gibt es daher zugeordnete Paare von Eingängen und ein zugeordnetes Paar von Ausgängen.

In der Beschreibung und in den Ansprüchen gilt, daß jedes zugeordnete Paar von Eingaängen und das zugeordnete Paar von Ausgängen und jedes zugeordnete Paar von Signalen differentielle Form haben. Oeder Differentialeingang oder der Differentialausgang wird betrachtet als Gruppe von diskreten differentiellen Signalen, wobei jedes differentielle Signal die Differenz zwischen den Potentialen des gleichzeitigen zugeordneten Paares von Spannungssignalen ist, wobei das Paar von zugeordneten Spannungssignalen zwei Bestandteile der entsprechenden differentiellen Signale enthält. Es ist zweckmäßig, Spannungssignale nur auf dem einen oder dem anderen der beiden möglichen logischen Niveaus zu betrachten, so daß ein differentielles Signal eine Spannung hat, die äquivalent zu der Differenz der Potentiale zwischen den beiden möglichen zugeordneten logischen Niveaus ist. Für jedes differentielle Signal ist eine logische "Null" vorgesehen, iri_dem ein Teil des differentiellen Signales negativ ist und der andere Bestandteil ist positiv, oder dieser eine Teil ist mehr negativ als der andere Teil und es wird eine logische "1" geschaffen, indem dieser eine Teil positiv ist oder mehr positiv als der andere

Teil, oder umgekehrt. Eine logische Schaltung mit bipolaren Transistoren, auf die sich die Erfindung bezieht, kann daher nach der positiven oder der negativen logischen Konvention arbeiten.

Jedem verbundenen Paar von Schalttransistoren, die an einen Differentialeingang angeschlossen sind, sind zwei mögliche logische Eingangsniveaus zugeordnet und ein entsprechender logischer Eingangsschwellwert in der Mitte zwischen diesen. Es ist zweckmäßig anzunehmen, daß dieselben beiden möglichen logischen Eingangsniveaus jedem Differentialeingang zugeordnet sind, der in der logischen Schaltung verarbeitet wird. Ferner ist es zweckmäßig anzunehmen, daß von jeder Steuerungskombination oder Schaltkombination (gating combination) ein Differentialausgang vorhanden ist, von einem verbundenen Paar von Schalttransistoren, und insbesondere daß dieser Differentialausgang abgegeben wird von den Kollektoren des verbundenen Paares von Schalttransistoren, wobei es zwei mögliche logische Ausgangsniveaus gibt, sowie einen entsprechenden logischen Ausgangsschwellwert in der Mitte zwischen diesen, für jede solche Schaltkombination. Die logischen Eingangs- und Ausgangsniveaus für jede Schaltkombination differieren voneinander. Ferner differieren entsprechende logische Ausgangsniveaus benachbarter Niveaus der hierarchischen Anordnung voneinander um das Äquivalent einer Basis-Emitter-Potentialdifferenz der Schalttransistoren.

Da ein solcher logischer Schaltkreis mit bipolaren Transistoren mit Differentialeingängen arbeitet und einen Differentialausgang abgibt, ist der logische Schaltkreis vorteilhafterweise abgeglichen. Er arbeitet somit einwandfrei, unabhängig von irgendeiner Gleichtaktspannung (common mode voltage), die irgendeinem Differentialeingang zugeordnet ist, oder dem Differentialausgang, oder irgendeinem Differentialausgang einer Schaltkombination innerhalb der logischen Schaltung. Die Potentialdifferenzen zwischen Paaren von logischen Niveaus von Differentialsignalen in der logischen Schaltung verändern sich nicht bei unterschiedlichen Belastungen für den logischen Schaltkreis oder für die Schaltkombinationen des logischen Schaltkreises.

AO

Ein Differentialeingang und der Differentialausgang einer solchen logischen Schaltung wird betrachtet als eine Reihe von diskreten differentiellen Signalen» da eine Impulswiederholungsrate vorliegt, die möglichen Änderungen der logischen Eingangsniveaus zugeordnet ist, oder weil eine Schaltfrequenz für die Differentialeingänge vorliegt, die an die logische Schaltung gelegt werden und die entsprechenden Gruppen von diskreten differentiellen Ausgangssignalen werden aufgrund der Verarbeitung der siskreten differentiellen Eingangssignale durch die logische Schaltung erzeugt.

Es ist daher eine Aufgabe der Erfindung, neue logische Schaltungen mit bipolaren Transistoren zu schaffen, von denen jeder wenigstens zwei differentielle Eingänge hat und aufgrund hiervon einen differentiellen Ausgang erzeugt.

Nach der Erfindung ist hierzu eine logische Schaltung mit bipolaren Transistoren vorgesehen mit wenigstens drei Schaltkombinationen in Form von einer symmetrischen hierarchischen Anordnung mit einer Mehrzahl von Niveaus, wobei das höchste Niveau nur eine Schaltkombination hat und jede Schaltkombination ein zugeordnetes Paar von Schalttransistoren aufweist, wobei bei jedem Paar Schalttransistoren, individuell betrachtet, die Emitter zusammengeschaltet sind und bei der Schaltkombination des höchsten Niveaus der hierarchischen Anordnung die Emitter an eine Konstantstromquelle gelegt sind, und bei jeder Schaltkombination jedes anderen Niveaus der hierarchischen Anordnung, ausgenommen dem höchsten Niveau, die Emitter an einen Kollektor gelegt sind eines zugeordneten Paares von Schalttransistoren des nächsthöheren Niveaus der hierarchischen Anordnung, wobei die beiden Kollektoren der verbundenen Paare von Schalttransistoren des höchsten Niveaus der hierarchischen Anordnung und wenigstens ein Kollektor jedes Schalttransistorpaares jedes anderen Niveaus der hierarchischen Anordnung, ausgenommen dem niedrigsten Niveau, individuell an die Emitter eines zugeordneten Paares von Schalttransistoren des nächstniedrigeren Niveaus der hierarchischen Anordnung geschaltet sind, daß ferner Differentialeingänge zur logischen Schaltung von den Basen der Transistoren aufgenommen werden und daß ein Differentialeingang individuell an jedes der Niveaus der hierarchischen Anordnung gelegt wird, und unterschiedliche Differentialeingänge an unterschiedliche Niveaus der hierarchischen Anordnung

gelegt werden, wobei in Response auf die Differentialeingänge ein entsprechender Differentialausgang erzeugt wird auf zwei Leitungen der logischen Schaltung, welche wenigstens selektiv gekoppelt sind mit den Kollektoren von zugeordneten Paaren von SchaHtransistoren von wenigstens dem niedrigsten Niveau der hierarchischen Anordnung, wobei alle Kollektoren der zugehörigen Paare von Eingangstransistoren des niedrigstens Niveaus der hierarchischen Anordnung selektiv mit der einen oder der anderen der beiden Ausgangsleitungen gekoppelt sind, und daß Schalteinrichtungen vorgesehen sind für die Konstantstromquelle, um die logische Schaltung einzuschalten und auszuschalten.

Gewöhnlich ist eine logische Schaltung schneller im Betrieb als jede erforderliche Rate, mit der jeder Eingang in der Lage ist zwischen den zugeordneten zwei möglichen logischen Eingangsniveaus zu wechseln, beispielsweise eine Eingangsimpuls-Wiederholungsrate, oder die Rate, mit der die Eingänge abgefragt oder abgetastet werden. Wegen dieser Operations-Charakteristik ist es möglich, daß die logische Schaltung unwirksam gemacht wird durch Abschalten, und nicht nur ruhend, für den Hauptteil jeder Periode einer Eingangsimpuls-Wiederholungsrate oder einer Eingangsfrequenz-Meßfolge oder Abtastrate. Die logische Schaltung verbraucht daher weniger Energie als sie sonst verbrauchen würde und weniger Energie als eine logische Schaltung, die nur ruhend geschaltet wird, wenn es nicht erforderlich ist, daß sie Eingänge verarbeitet.

Der Betrieb der Schalteinrichtung kann gesteuert werden durch einen Taktimpulsgenerator, der auch die Rate steuert, mit der jeder Differential eingang zwischen den zugeordneten zwei möglichen logischen Eingangsniveaus wechselt.

Wenn eine logische Schaltung nach der Erfindung abgeschaltet wird, sind die Kollektoren aller bipolaren SchaHtransistoren des niedrigsten Niveaus der hierarchischen Anordnung auf dem Potential der angrenzenden Speiseleitung der logischen Schaltung. Beide Ausgangsleitungen sind daher auf demselben Potential, das alsder logische Schwellwert des Differentialausganges ange-

sehen wird und wenn kein Zwischengerä't verwendet wird, ist dieses Potential auch dasjenige der Speiseleitung, es ändert sich jedoch, wenn der logische Schaltkreis eingeschaltet wird. Die logische Schaltung ist im Gleichgewicht, wenn sie ausgeschaltet ist und ebenso ist jede der Schaltkombinationen im Gleichgewicht. Wenn die Differentialeingänge zugeführt werden und die logische Schaltung eingeschaltet wird, so variiert der Differentialausgang halbsoweit von dem variablen logischen Schwellwert als wenn der Differential ausgang zuvor bewirkt worden ist, war jedoch vom falschen Richtungssinn. Da ferner die logische Schaltung symmetrisch aufgebaut ist, wird der Differentialausgang im richtigen Sinn erzeugt. Ferner verändert sich jede Schaltkombination oder Steuerkombination aus ihrem Gleichgewichtszustand und die entsprechende Änderung in den Kollektorpotentialen der Schalttransistoren erfolgt im richtigen Sinn. Der Rest der logischen Schaltung kann daher beginnen zu arbeiten bei einer solchen Veränderung aus dem Gleichgewichtszustand irgendeiner Schaltkombination, ohne zu warten, bis die logischen Nveaus auf jeder Seite des logischen Schwellwertes, die der Schaltkombination zugeordnet sind, voll hergestellt sind. Die logische Schaltung ist daher sehr schnell im Betrieb.

Wenn die logische Schaltung beispielsweise ein ODER-Tor aufweist entsprechend der negativen logischen Konvention, so war bisher nur ein Paar von Eingangsschal ttransistoren vorgesehen, die einen Differentialeingang zum logischen Schaltkreis aufgenommen haben in jedem Niveau der hierarchischen Anordnung, und ein Kollektor jedes Niveaus, außer dem niedrigsten Niveau, jedoch einschließlich des höchsten Niveaus, ist nicht an die Emitter des zugeordneten Paares von Eingangsschalttransistoren angeschlossen, sondern er ist statt dessen direkt an die Ausgangsleitungen der logischen Schaltung gelegt, d.h. die hierarchische Anordnung hat keinen symmetrischen Aufbau.

Bei einem logischen Schaltkreis nach der Erfindung jedoch und wenn Schaltmittel vorgesehen sind für die Konstantstromquelle, um die logische Schaltung in den Zustand "Ein" oder "Aus" zu steuern, ist es erforderlich, daß die hierarchische Anordnung der logischen Schaltung symmetrischen Aufbau hat, um sicherzustellen, daß, wenn die logische Schaltung eingeschaltet wird und die Differentialeingänge zugeführt werden, jedes der entsprechenden

differential Ten Ausgangssignale anfänglich variiert von dem variierenden logischen Ausgangsschwellwert im richtigen Sinn.

Bei jeder Form der logischen Schaltung nach der Erfindung, wenn Schaltmittel vorgesehen sind für die Konstantstromquelle, um die logische Schaltung einzuschalten oder abzuschalten, und wenn sonst die hierarchische Anordnung keine symmetrische Form hat, wobei nur ein Paar von Eingangsschalttransistoren vorgesehen ist, um einen Differentialeingang zur logischen Schaltung in jedem Niveau der hierarchischen Anordnung zu empfangen, ist in jedem Niveau der hierarchischen Anordnung, außer dem höchsten Niveau, ein zugeordnetes Paar von Schalttransistoren vorgesehen, die nicht einen differentialen Eingang zum logischen Schaltkreis empfangen und damit nicht Eingangsschalttransistoren aufweisen, sondern eine hierarchische Anordnung in quasi-symmetrischer Form schaffen, für jedes solche verbundene Paar von Schalttransistoren, wobei die Basis von einem des Paares von Schalttransistoren an eine Konstatstromquelle über die Schaltmittel gelegt ist, während die Emitter zusammengeschaltet sind und im nächsthöchsten Niveau der hierarchischen Anordnung an einen Kollektor des Paares der Eingangsschalttransistoren des höchsten Niveaus geschaltet sind, und die für alle anderen Paare von Transistoren an einen Kollektor eines solchen zugeordneten Paares von Transistoren des benachbarten höheren Niveaus der hierarchischen Anordnung geschaltet sind, wobei jeder Kollektor jedes Paares von Schalttransistoren nicht an die Emitter eines Paares von Schalttransistoren geschaltet ist, sondern individuell an die beiden Ausgangsleitungen der logischen Schaltung gelegt oder mit den beiden Ausgangsleitungen über einen solchen Transistor gekoppelt ist. Eine solche quasi-symmetrische Form der hierarchischen Anordnung wird aus Gründen der Einfachheit hier als symmetrisch betrachtet, da sie den Nachteil nichtsymmetrischer Formen hierarchischer Anordnungen vermeidet, die oben genannt wurden, nämlich daß sonst die differentiellen Ausgangssignale anfänglich von dem verlierenden logischen Ausgangsschwellwert in der falschen Richtung variieren können. Ferner wird jedes Paar Schalttransistoren, das nicht einen differentiellen Eingang empfängt, als ein blindes Paar von Eingangsschal transistoren betrachtet, die im übrigen aber äquivalent zu einem Paar von Eingangsschalttransistoren sind.

Die Ausbildung der logischen Schaltung kann so getroffen sein, daß für jeden Differentialeingang und für den Differentialausgang, individuell betrachtet, die Potentialdifferenz zwischen zwei möglichen logischen Niveaus klein sein kann, beispielsweise etwa 0,1 Volt, so daß die logische Schaltung ein niedrigeres Produkt Geschwindigkeit mal Energie hat, als dies sonst der Fall wä're.

Wenn die beiden möglichen logischen Ausgangsniveaus einer logischen Schaltung nach der Erfindung dieselben sein sollen wie die beiden möglichen logischen Eingangsniveaus, die jedem Differentialeingang zugeordnet sind, so werden die Ausgangsleitungen, welche die differentiellen Ausgänge aus der Schaltung führen, gekoppelt mit den Kollektoren zugeordneter Paare von Schalttransistoren auf wenigstens dem niedrigsten Niveau der hierarchischen Anordnung mit Hilfe von Zwischengeräten. Die erforderlichen Zwischengeräte umfassen zweckmäßigerweise wenigstens einen Emitter-Folger zwischen einem Kollektor oder dem gemeinsamen Anschluß einer Mehrzahl von Kollektoren von zugeordneten Paaren von Schalttransistoren auf wenigstens dem niedrigsten Niveau des hierarchischen Aufbaus einerseits und der zugeordneten Ausgangsleitung andererseits, und es ist eine Konstantstromquelle an einem Punkt zwischen dem Emitter-Folger und der Ausgangsleitung geschaltet, wobei diese verschiedenen Kombinationen jeweils wenigstens einen Emitter-Folger und eine Konstantstromquelle aufweisen, die einzeln an die beiden Ausgangsleitungen geschaltet sind. Wenn der hierarchische Aufbau zwei Niveaus hat, sind nur die Emitter-Folger vorgesehen zwischen den Kollektoren der Transistoren von wenigstens dem niedrigeren Niveau und den Ausgangsleitungen, wenn jedoch der hierarchische Aufbau drei Niveaus hat, ist eine Diode vorgesehen zwischen jedem Emitter-Folger und der zugeordneten Ausgangsleitung.

Die logische Schaltung, die mit Schalteinrichtungen versehen ist für jede Konstantstromquelle, um die Schaltung einzuschalten und abzuschalten, kann eine Verknüpfungsschaltung (latch) aufweisen mit zwei parallelen Armen, wobei in jedem Arm ein bipolarer Eingangstransistor angeordnet ist, dessen Basis einen Differentialeingang vom übrigen Teil der logischen Schaltung empfängt, während der Emitter des Eingangstransistors an einen bipolaren Schalttransistor geschaltet ist, und die Kollektoren und Basen der beiden

-ta-

bipolaren Schalttransistoren der beiden Arme der Verknüpfungsschaltung, die keine Eingan.gstra.nsistören haben» über Kreuz gekoppelt sind, und die Emitter der beiden über Kreuz gekoppelten Transistoren zusammengeschaltet sind und an zwei parallele Konstantstromquelien angeschlossen sind, wobei der Strom einer solchen Konstantstromquelle nicht ausreicht, um die Verknüpfungsschaltung zu betreiben bzw. durchzusteuern, jedoch ausreichend ist, um die Verknüpfungsschaltung gesetzt zu halten, nachdem sie zuvor gesetzt worden ist, während der Strom der anderen Konstantstromquelle ausreicht, um die Verknüpfungsschaltung durchzusteuern, um sie zu setzen oder rückzusetzen, falls erforderlich, aufgrund von differentiellen Eingangssignalen zu der Verknüpfungsschaltung, oder bei einer Veränderung der Schaltung, wobei ferner die eine Konstantstromquelle direkt an die Emitter der über Kreuz gekoppelten Transistoren und die andere Konstantstromquelle an die Emitter der über Kreuz gekoppelten Transistoren, jedoch über die Schalteinrichtung gelegt ist. Wenn nur der Strom dieser einen Konstantstromquelle in die Emitterkreise der kreizweise gekoppelten Transistoren fließt, wird die Verknüpfungsschaltung als im Ruhezustand betrachtet. Während die Schaltung eine begrenzte Energiemenge verbraucht, wenn sie im Ruhezustand ist, verbraucht sie weniger Energie im Ruhezustand als wenn der Strom der anderen Konstantstromquelle durch die Emitterkreise der kreuzweise gekoppelten Transistoren fließt, wodurch der Schalter eingestellt oder rückgestellt werden kann.

Die Erfindung umfaßt ferner eine Kombination aus einer Mehrzahl von reihengeschalteten logischen Kreisen mit bipolaren Transistoren, wobei jeder derartige Schaltkreis jede Ausführungsform nach der Erfindung haben kann, wobei Schalteinrichtungen für jede Konstantstromquelle vorgesehen sind, um die logische Schaltung ein- und auszuschalten, und wenn die hierarchische Anordnung eine symmetrische oder quasi-symmetrische Form hat, kann ggf. nur der letzte logische Kreis der Kombination den vorstehend beschriebenen Schalter (latch) aufweisen. In bezug auf ein solches nicht-kombinatorisches System, wobei keine Schalter oder andere Formen von Speichergeräten zwischen den reihengeschalteten logischen Schaltkreisen vorgesehen sind, und das System als Ganzes betrachtet wird, wenn die logischen Schaltkreise eingeschaltet werden und die Differentialeingänge an sie angelegt werden, so arbeitet das System

in derselben Weise für jeden logischen Schaltkreis, wie oben beschrieben. Bei jeder logischen Schaltung variiert jede der Steuerungs- oder Schaltkombinationen (gating' combination) aus ihrer Gleichgewichtsbedingung, wenn der logische Schaltkreis eingeschaltet wird, und die entsprechende Änderung in den Kollektorpotentialen der zugeordneten Paare von Schalttransistoren erfolgt im entsprechenden Sinn. Bei dem nicht-kombinatorischen System variiert somit jeder logische Schaltkreis aus einer Gleichgewichtsbedingung auf diese Weise sobald die Differentialeingänge an die Schaltung gelegt werden und die logischen Schaltungen werden eingeschaltet. Die differentiellen Eingänge zu jedem reihengeschalteten logischen Schaltkreis, nach dem ersten, werden im richtigen Sinn angelegt, so daß die logische Schaltung aufgrund dieser differentiellen Eingänge zu arbeiten beginnen kann, ehe die zugehörigen logischen Eingangsniveaus dieser differentiellen Eingänge voll hergestellt oder herbeigeführt worden sind. In dem nicht-kombinatorischen System werden somit hohe äquivalente Schaltgeschwindigkeiten (gate speeds) erreicht, und die Gesamtverzögerung des Systems ist kleiner als die Summe der Verzögerungen der reihengeschalteten logischen Schaltkreise. Nach einem weiteren Aspekt umfaßt die Erfindung ein Halbleitergerät mit einem monolithischen Halbleiterkörper, in den eine sogenannte ungebundene Tor-Anordnung (uncommitted gate array) eingebettet ist, und wobei jede einer Vielzahl von Zellen des Gerätes wenigstens teilweise in Form einer bipolaren logischen Transistorschaltung in symmetrischer oder quasi-symmetrischer, hierarchischer Anordnung ausgebildet ist, wie oben beschrieben, wobei die Anordnung der Zellen derart ist, daß sie fähig sind, wenigstens einige der erforderlichen elektrischen Verbindungen einer logischen Schaltung in gewünschter Form bereitzustellen, insbesondere auf der Oberfläche des Halbleiterkörpers in diskreter Weise.

Beispielsweise Ausführungsformen der Erfindung werden nachfolgend anhand der Zeichnung erläutert, in der

Fig. 1 einen Schaltkreis eines bekannten bipolaren logischen Transistorkreises zeigt in Form eines exklusiven QDER-Tores mit zwei Eingängen, in Übereinstimmung mit der negativen logischen Konvention, mit einer Konstantstromquelle zum Betrieb der logischen Schaltung.

ft

Fig. 2 entspricht Fig. 1, die Schaltung hat jedoch ein exklusives ODER-Tor mit drei Eingängen und sie zeigt eine Ausführungsform der Erfindung mit Schalteinrichtungen für die Konstantstromquelle, um die logische Schaltung ein- und auszuschalten.

Fig. 3 zeigt die Schaltung eines bekannten Zwei-Eingangs-ODER-Tores oder eines Zwei-Eingangs-UND-Tores gemäß der negativen logischen Konvention.

Fig. 4 entspricht Fig. 3, zeigt jedoch ein Tor mit drei Eingängen.

Fig. 5 zeigt eine Modifikation der logischen Schaltung nach Fig. 3 gemäß einer anderen Ausführungsform der Erfindung.

Fig. 6 zeigt eine Modifikation der logischen Schaltung nach Fig. 4 äquivalent zu der Modifikation nach Fig. 5.

Fig. 7 zeigt eine Anordnung von Toren, von denen jedes im wesentlichen die Form nach Fig. 2 hat, wobei die Tore innerhalb der Anordnung in Reihe geschaltet sind.

Fig. 8 zeigt den Kreis eines Verknüpfungsschalters (latch), der geeignet ist für die logische Schaltung nach der Erfindung.

Die bekannte logische Schaltung nach Fig. 1 hat drei Schalt- oder Steuerkombinationen aus bipolaren NPN-Transistören, wobei jede Kombination aus einem einander zugeordneten Paar von Eingangstransistoren besteht. Die Anordnung ist derart, daß zwei Differentialeingänge an die logische Schaltung gelegt werden. Die beiden Teile des einen Differentialeinganges, die mit A und A bezeichnet sind, werden individuell an die Basen von je einem des Transostorpaares, nämlich T1. und T2. gelegt. Die beiden Teile des anderen Differentialeinganges, nämlich B und B_-, werden einzeln an die Basis von jedem des anderen zugeordneten Transistorpaares gelegt, nämlich T1_ß und T2_ß, sowie T3_ß und Τ4_β. Die Emitter jedes Transistorpaares, sind zusammengeschaltet. Der Kollektor des Transistors TK ist an die gekoppelten Emitter des Transistorpaares T1_ß und T2_ß gelegt und der Kollektor des Transistors T2»

/ο

ist an die gekoppelten Emitter des Transistorpaares T3_ß und T4„ gelegt, wodurch eine hierarchische Anordnung in zwei Ebenen oder Niveaus gebildet wird. Die beiden Differentialeingä'nge werden individuell an die beiden Niveaus der hierarchischen Anordnung gelegt. Die gekoppelten Emitter des Transistorpaares T1„ und T2. sind an eine Schiene 10 gelegt, die auf Null-Potential gehalten ist und zwar über eine Konstantstrornquelle 12, zur Ansteuerung der logischen Schaltung. Ein Strom I von beispielsweise 1 Milliampere fließt in die Konstantstromquelle 12, wenn die logische Schaltung arbeitet. Die Kollektoren der Transistoren T1n und T3p , welche Transistoren den differentiellen Eingangsteil B aufnehmen, sind an eine Ausgangsleitung 14 der logischen Schaltung gelegt und die Kollektoren der Transistoren T2_ß und T4_ß, welche den differentiellen Eingangsteil ]3 aufnehmen, sind an eine Ausgangsleitung 16 gelegt. In Response auf die Differentialeingäne A, _A und B, J3 wird ein entsprechender differentieller Ausgang mit den Bestandteilen Y und Y^ auf den Leitungen 14 und 16 erzeugt. Die beiden möglichen logischen Niveaus, die den differentiellen Eingängen A, A und B, B_- zugeordnet sind, sind dieselben. Die logische Schaltung wird vervollständigt durch die Leitungen 14 und 16, die beide einzeln an eine Schiene 18 über Widerstände R gelegt sind, wobei die. Schiene auf einem Potential Vcc von beispielsweise +5 Volt gehalten ist.

Im Betrieb bildet die logische Schaltung ein exklusives ODER-Tor entsprechend der negativen logischen Konvention. Wenn somit die differentiellen Eingangsteile A und B, A und J3, gleichzeitig auf denselben logischen Eingangsniveaus für die differentiellen Eingänge der beiden möglichen logischen Eingangsniveaus für diese differentiellen Eingangsteile sind, ist der differentielle Ausgangsteil Y auf dem mehr negativen der beiden möglichen logischen Ausgangsniveaus, und der differentielle Ausgangsteil Y_- ist gleichzeitig auf dem mehr positiven der beiden möglichen logischen Ausgangsniveaus für diese differentiellen Ausgangsteile. Wenn jedoch die differentiellen Eingangsteile A und B, A und B_-, gleichzeitig auf verschiedenen logischen Eingangsniveaus sind, sind die gleichzeitigen logischen Niveaus der differentiellen Ausgangsteile Y und Y_- umgekehrt, d.h. Y ist mehr positiv und Y^ ist mehr negativ. Dies kann ausgedrückt werden durch die Gleichung

Y = AB + AB.

Xd

Wie oben in Verbindung mit der logischen Schaltung nach Fig. 1 beschrieben und wie dies allgemein der Fall ist für jeden solchen logischen Kreis mit differentiellen Eingängen und einem differentiellen Ausgang, hat der logische Schaltkreis eine hierarchische Anordnung von Steuerungskombinationen oder Torkombinationen (gating combinations), von denen jede ein einander zugeordnetes Paar von bipolaren Schalttransistoren aufweist und die hierarchische Anordnung hat wenigstens zwei Niveaus, wobei unterschiedliche Eingänge individuell verschiedenen Niveaus der hierarchischen Anordnung zugeordnet sind. Ein Differentialeingang von einem Niveau der hierarchischen Anordnung deckt teilweise den differentialen Eingang oder die Eingänge niedrigerer Niveaus ab. Bei dem logischen Schaltkreis nach Fig. 1 deckt daher der Differential eingang A, /\ teilweise den Differentialeingang B, J3 ab.

Zweckmäßigerweise wird angenommen, daß innerhalb der logischen Schaltung nicht nur die differentiellen Eingänge und der differentielle Ausgang zwei mögliche logische Niveaus hat, sondern daß jede Kombination aus einem zugeordneten Paar von Schalttransistoren ebenfalls zwei mögliche logische Ausgangsniveaus hat, in den KoIlektorkreisen der Transistoren. Insbesondere gilt dies für die Kollektorkreise der Schalttransistoren T1» und T2,. des höchsten Niveaus der hierarchischen Anordnung nach Fig. 1.

Jede Form eines solchen logischen Kreises ist so ausgebildet, daß die Schalttransistoren unter normalen Betriebsbedingungen nicht gesättigt werden.

Im Betrieb ist ein solcher logischer Schaltkreis abgeglichen. Er arbeitet daher zufriedenstellend, unabhängig von irgendeiner Gleichtaktspannung (common mode voltage), die irgendeinem differentiellen Eingang oder dem differentiellen Ausgang, oder einem differentiellen Ausgang von einer Schaltkombination innerhalb des logischen Kreises zugeordnet ist. Die Potentialdifferenzen zwischen Paaren von logischen Niveaus von Differential-Signalen des logischen Schaltkreises verändern sieh nicht mit unterschiedlichen Belastungen des logischen Schaltkreises oder der Schaltkombinationen des logischen Schaltkreises.

Ein weiterer Vorteil, der aus dem Vorteil des vorhergehenden Absatzes folgt, ist der, daß bei jedem Differentialsignal des logischen Schaltkreises, die Potentialdifferenz zwischen den zwei möglichen logischen Niveaus klein sein kann, beispielsweise etwa 0,1 Volt. Dies bringt es mit sich, daß die logische Schaltung ein niedriges Produkt Geschwindigkeit mal Leistung hat (speed power product), als die sonst der Fall wa're.

Noch ein Vorteil ist der geringe Energieverbrauch einer solchen logischen Schaltung. Dies kommt davon her, daß die logische Schaltung einen hierarchischen Aufbau von Schaltkombinationen hat und die Paare von Schalttransistoren der Niveaus des hierarchischen Aufbaus sich in eine Konstantstromquelle teilen. Beispielsweise können bis zu zwölf Paare von Schalttransistoren mit einer Konstantstromquelle betrieben werden.

Ferner wird weniger Energie verbraucht als in einem äquivalenten logischen Schaltkreis, der nicht gemäß der Erfindung aufgebaut ist, da bei der erfindungsgemäßen Schaltung weniger Schalttransistoren erforderlich sind. Bei einer besonderen Ausführungsform einer logischen Schaltung nach Fig. 1 beträgt die zugehörige Verzögerung 1,3 Nanosekunden.

Die anhand von Fig. 1 beschriebene logische Schaltung hat ein inklusives UND-Tor entsprechend der positiven logischen Konvention.

Für jede Ausführungsform einer solchen logischen Schaltung kann Inversion erreicht werden einfach durch Umkehrung der Zufuhr der verbundenen Paare von differentiellen Eingangsbestandteilen und Umkehrung der differentiellen Ausgänge. Bei der Schaltung nach Fig. 1 kann eine solche Inversion dargestellt werden, indem der differential!e Ausgangstell Y_ an die Leitung 14 und der differentielle Ausgangsteil Y an die Leitung 16 gelegt wird, der differentielle Teil A ist an den Transistor T2., der differentielle Eingangsteil /\ ist an den Transistor T1^ gelegt und die Speisung der Transistoren T1_ß, T2_ß, T3_ß und T4g in entsprechender Weise umgekehrt erfolgt. Auf diese Weise wird ein exklusives NOR-Tor erhalten entsprechend der negativen logischen Konvention ausgedrückt durch folgende Gleichung
Y¹ = A¹B' + A¹B¹.

"?"" 343382g

Ähnlich wird ein inklusives NAND-Tor entsprechend der positiven logischen Konvention erhalten.

Eine solche Inversion kann in derselben Weise für eine logische Schaltung mit Differentialeingängen und einem Differentialausgang erhalten werden, die einen hierarchischen Aufbau von Schaltkombinationen hat, beispielsweise um entweder ein Zwei-Eingans-ODER-Tor oder ein Zwei-Eingangs-UND-Tor zu schaffen, beide in Übereinstimmung mit der negativen logischen Konvention, wie noch anhand von Fig. 3 beschrieben wird.

Bei dem exklusiven ODER-Tor mit drei Eingängen nach Fig. 2 gemäß der Erfindung sind mit Fig. 1 identische oder ähnliche Teile mit denselben Bezugszeichen versehen.

Die logische Schaltung nach Fig. 2 unterscheidet sich von derjenigen nach Fig. 1 insofern, als der hierarchische Aufbau drei Ebenen oder Niveaus hat. Die beiden höheren Niveaus sind identisch mit den beiden Niveaus der Schaltung nach Fig. 1. Das niedrigste Niveau enthält vier Schaltkombinationen, jede bestehend aus einem zusammengehörenden Paar von Eingangstransistoren, deren Emitter zusammengeschaltet sind. Bei den Transistoren des mittleren Niveaus ist der Kollektor des Transistors T1_ß an die gekoppelten Emitter der Transistoren T1„ und T2p des niedrigsten Niveaus gelegt, der Kollektor des Transistors T2_ß ist mit den Emittern der Transistoren T3p und T4~ verbunden, der Kollektor des Transistors T3_ß ist mit den Emittern der Transistoren T5_C und T6_C verbunden und der Kollektor des Transistors T4_ß ist an die Emitter der Transistoren T7~ und T8_C geschaltet. Die Basen der Transistoren T1_C, T2_C, T5_C und T7~ empfangen einen Teil C eines dritten Differentialeinganges zu der logischen Schaltung und die Basen der Transistoren T2_C, T4_C, T6_C und T8_C empfangen einen Teil C^ des dritten Differentieleinganges. Die Kollektoren der fünf Transistoren T1_r , T2_r T3_r, T5_r und T8_r des niedrigsten Niveaus des hierarchischen Aufbaus sind an die Leitung 14 gelegt, über welche der differential Ausgangssignalteil Y abgegeben wird, und die Kollektoren der drei Transistoren T4_C, T6„ und T7« des niedrigsten Niveaus des hierarchischen Aufbaus sind mit der Leitung 16 verbunden, über welche der differentiele Ausgangssignalteil Y abgegeben wird. Die übrigen Teile

der logischen Schaltung nach Fig. 2 sind identisch mit den entsprechenden Teilen der logischen Schaltung nach Fig. 1. Die beiden möglichen logischen Niveaus, die dem Differentialeingang C, C^ zugeordnet sind, sind dieselben, wie diejenigen, die den Differential eingängen A, A, und B, J5 zugeordnet sind.

Im Betrieb der Schaltung nach Fig. 2 liegt nun jedoch der differentielle Ausgangsteil Y auf dem mehr positiven der beiden möglichen logischen Ausgangsniveaus, und der differentielle Ausgangsteil Y^ liegt gleichzeitig auf dem mehr negativen dieser logischen Ausgangsniveaus, wenn die differentiellen Eingangsteile A, B_ und JC, oder A, B und £, oder /\, J3 und C gleichzeitig auf dem mehr positiven der beiden möglichen logischen Eingangsniveaus liegen und gleichzeitig und entsprechend die differentiellen Eingangsteile A_-, B und C oder A, J3 und C, oder A, B und C_, auf dem mehr negativen logischen Eingangsniveau liegen. Für jeden anderen gleichzeitigen Satz von logischen Niveaus bezüglich der drei Differentialeinga'nge ist der differentielle Ausgangsteil Y auf dem mehr negativen logischen Ausgangsniveau und gleichzeitig der differentielle Ausgangsteil Y_- auf dem mehr positiven logischen Ausgangsniveu. Dies kann ausgedrückt werden durch die Gleichung Y = ABC + ABC + ABC.

Ein solcher logischer Schaltkreis ist vorteilhaft, da er im Betrieb abgeglichen ist und er arbeitet einwandfrei, unabhängig von irgendeiner Gleichtaktspannung (common mode voltage), die irgendeinem Differentaileingang, oder dem Differentialausgang der Schaltung oder irgendeinem Differentialsignal innerhalb der logischen Schaltung zugeordnet ist.

Bei beiden Schaltungen nach Fig. 1 und Fig. 2 liegen jedoch die Kollektorkreise der Schalttransistoren des niedrigsten Niveaus des hierarchischen Aufbaus, wenn sie auf dem mehr positiven der beiden logischen Pegel liegen, an dem Potential Vcc, wenn der Differentialausgang direkt an beispielsweise einen anderen solchen logischen Schaltkreis gelegt wird, der dieselben Speiseleitungen 10 und 18 hat, wie ein Differentialeingang zu dem anderen logischen Schaltkreis, wobei ein Zwischengerät zwischen die beiden logischen Schaltungen geschaltet wird, so daß die logischen Eingangsniveaus, die dem anderen Schaltkreis zugeführt werden, dieselben Werte für beide

logischen Schaltungen haben. Ein Zwischengera't für einen hierarchischen Aufbau mit drei Ebenen ist in Fig. 2 gezeigt und es hat einem Emitter-Folge-Transistor T9 in Reihe mit einer Diode D1 und einer Hilfs-Konstantstromquelle 20 zwischen den Kollektoren der Transistoren T1_C, T2_C, T3~, T5_r und T8_r, die dem differentiellen Ausgangsteil Y zugeordnet sind und der Leitung oder Schiene 10, die auf Null-Potential gehalten ist. Die Basis des Transistors T9 ist mit den Kollektoren der Transistoren PL·, T2_C, T3_C, T5_C und T8p verbunden und der Collektor des Transistors T9 liegt an der Schiene 18, die auf dem Potential Vcc liegt. Ebenso ist eine Reihenkombination aus einem Emitter-Folge-Transistor TI0, einer Diode D2 und einer Hilfs-Konstantstromqueile 22 vorgesehen zwischen den Kollektoren der Transistoren T4p, T6~ und T7_C, die dem differentiellen Ausgangsteil Y zugeordnet sind und der Schiene 10. Die differential!en Ausgangsteile, die die erforderlichen logischen Ausgangsniveaus haben, werden auf die Leitung 14 gegeben» die angeschlossen ist an einen Punkt zwischen der Diode D1 und der Hilfs-Konstantstromquelle 20; sowie auf die Leitung 16, die angeschlossen ist an einem Punkt zwischen der Diode D2 und der Hilfs-Konstantstromquelle

Das Zwischengerät für die Anordnung nach Fig. 1 ist ähnlich demjenigen nach Fig. 2, außer daß die Dioden D1 und D2 weggelassen sind, wie in Fig. 5 gezeigt ist.

Ein solches Zwischengerät ist in einer logischen Schaltung nach der Erfindung vorgesehen, es wird aber nicht in allen Ausführungsformen der Erfindung aus Gründen der Einfachheit beschrieben.

Zweckmäßigerweise arbeitet eine logische Schaltung schneller als jede Rate, mit der ein Eingang zwischen den beiden möglichen logischen Eingangsniveaus wechselt, beispielsweise die Eingangsimpuls-Wiederholungsrate, oder die Rate, mit der die Eingänge abgetastet werden. Gewöhnlich hat eine solche Rate einen konstanten Wert. So kann es beispielsweise erforderlich sein, daß die logische Schaltung die Eingänge verarbeitet in etwa nur einem Zehntel der Periode zwischen aufeinanderfolgenden Abtastungen (sampling) der Eingänge. Wegen der Betriebscharakteristiken einer solchen logischen Schaltung ist es möglich, daß die logische Schaltung abgeschaltet wird, und nicht nur ruhend gestellt

wird, für z.B. neun Zehntel jeder Periode zwischen aufeinanderfolgenden Abtastungen der Eingänge. In einem solchen untätigen Zustand verbraucht die logische Schaltung nach der Erfindung nur Leckageströme. Die Schaltung verbraucht daher im Durchschnitt nur ein Zehntel der Energie, die sie sonst verbrauchen würde, und weniger Energie als eine logische Schaltung, die nur ruht, wenn sie keine Eingänge zu verarbeiten hat.

Nach der Erfindung wird die logische Schaltung eingeschaltet und abgeschaltet mittels Schalteinrichtungen für die Konstantstromquelle, die in Fig. 2 beispielsweise durch einen Schalter 24 dargestellt sind, zwischen der Konstantstrornquelle 12 und den gekoppelten Emittern der Transistoren TI- und T2. des höchsten Niveaus des hierarchischen Aufbaus, sowie durch einen Taktgeber 26 zur Steuerung von öffnung und Schließung des Schalters 24. Die Steuerung des Betriebs des Schalters 24 durch den Taktgeber 26 ist durch die gestrichelte Linie 28 in Fig. 2 dargestellt. Zweckmäßigerweise hat der Schalter 24 einen bipolaren Schalttransistor. Die logische Schaltung wird zweckmäßig· eingeschaltet und abgeschaltet, synchron mit beispielsweise der Impulsfrequenz, mit der die Differentialeingänge zwischen zwei möglichen logischen Eingangsniveaus wechseln können, oder der konstanten Rate, mit der die Differentialeingänge abgetastet werden oder einem Vielfachen hiervon. Das öffnen und Schließen des Schalters 24 wird damit gesteuert, synchron mit den möglichen Wechseln der logischen Eingangsniveaus durch den Taktgeber 26, der ferner dazu dient das Abtasten oder die Impulsfrequenz bzw. Impulswiederholungsrate der Differentialeingänge zu steuern. Beispielsweise erfolgt das Einschalten und Abschalten der logischen Schaltung mit derselben Taktfrequenz und in Phase mit den möglichen Wechseln der logischen Eingangsniveaus. Es kann zweckmäßig sein, jeden gleichzeitigen Satz von logischen Eingangsniveaus, die durch die logische Schaltung verarbeitet werden, einzeln anzulegen ehe die Schaltung eingeschaltet wird.

Die Konstantstromquellen 20 und 22 des Zwischengeräts werden ebenfalls ein- und ausgeschaltet synchron mit der Konstantstromquelle 12. Hierzu sind Schalter 30 und 32 vorgesehen, von denen jeder zweckmäßig einen bipolaren Schalttransistor aufweist, und sie liegen zwischen der Hilfs-Konstantstromquelle 20 und der Leitung 14, sowie zwischen der Hilfs-Konstantstromquelle 22 und der Leitung

Die Operationen der Schalter 30 und 32 werden ebenfalls durch den Taktgeber 26 gesteuert, wie durch die gestrichelte Linie 28 in Fig. 2 gezeigt ist.

Ein Merkmal jedes logischen Schaltkreises nach der Erfindung, wenn er abgeschaltet ist, liegt darin, daß die Kollektoren aller bipolaren Schalttransistoren des höchsten Niveaus des hierarchischen Aufbaus am Potential Vcc der Schiene 18 liegen. Beide Ausgangsleitungen 14 und 16 sind daher auf demselben Potential, das der logische Schwellwert des Differential ausgangs ist, und in Abwesenheit von irgendwelchen Zwischengera'ten ist dieses Potential ebenfalls Vcc. Wenn die Differentialeingänge zugeführt werden und die logische Schaltung in dem symmetrischen Aufbau nach Fig. 2 eingeschaltet wird, wird der Differentialausgang im richtigen Sinn erzeugt und er verändert sich halbsoweit von dem logischen Schwellwert als wenn der Differential ausgang zuvor erzeugt worden wäre, jedoch den falschen Richtungssinn hatte. Es ist daher zweckmäßig anzunehmen, daß die logische Schaltung und insbesondere der Ausgang der logischen Schaltung im Gleichgewicht ist wenn die Schaltung abgeschaltet ist. Wenn die logische Schaltung eingeschaltet wird, wird durch jede Schaltkombination des niedrigsten Niveaus des hierarchischen Aufbaus bewirkt, daß der Differentialausgang sich verändert durch eine Änderung der Kollektorpotentiale des zugehörigen Paares von Schalttransistoren. Insbesondere bei jedem solchen Paar zugeordneter Schalttransistoren fällt ein Kollektorpotential unter Vcc, während cfes andere Kollektorpotential im wesentlichen konstant auf dem Wert Vcc bleibt. Somit kann der logische Ausgangsschwellwert als sich verändernd betrachtet werden, wenn die logische Schaltung eingeschaltet wird, aber dies ist ohne Bedeutung.

Ferner kann jede Schaltkombination oder Steuerungskombination (gating combination) der logischen Schaltung als in einem solchen Gleichgewichtszustand betrachtet werden, wenn die logische Schaltung abgeschaltet ist. Ferner, wenn die logische Schaltung nach Fig. 2 eingeschaltet wird und in Response auf die Differentialeingänge, verändert sich jede Schaltkombination, unabhängig davon in welchem Niveau des hierarchischen Aufbaus sie sich befindet, aus ihrem Gleichgewichtszustand, worauf zwangsläufig die Änderung der Kollektorpotentiale des zugeordneten Paares von Schalttransistoren im

richtigen Sinne erfolgt. Der Rest der logischen Schaltung kann daher beginnen zu arbeiten auf eine solche Veränderung hin der Gleichgewichtsbedingung irgendeiner Schaltkombination und zwar innerhalb eines Bruchteils der Zeit, die erforderlich ist, um die logischen Niveaus auf beiden Seiten des logischen Schwellwerts, der der Schaltkombination zugeordnet ist, voll herzustellen. Die Potentiale auf den beiden Ausgangsleitungen 14 und 16 beginnen daher sich im richtigen Sinn zu ändern, wenn die logische Schaltung eingeschaltet wird, upldie Differentialeingänge werden an die logische Schaltung angelegt.

Die logische Schaltung ist daher zwangsläufig schnell im Betrieb. Das Zwei-Eingangs-ODER-Tor nach der negativen logischen Konvention, das in Fig. 3 gezeigt ist, ist ähnlich dem exklusiven Zwei-Eingangs-ODER-Tor nach Fig. 1, wobei identische oder ähnliche Teile dieselben Bezugszeichen in beiden ' Figuren haben. Die logische Schaltung nach Fig. 3 hat Schaltkombinationen aus NPN bipolaren Schalttransistoren mit zugeordneten Paaren von Eingangstransistoren in verschiedenen Niveaus eines hierarchischen Aufbaus. Während die hierarchische Anordnung nach Fig. 3 zwei Niveaus hat, ebenso wie die Anordnung nach Fig. 1, hat sie jedoch nur zwei (und nicht drei) Paare von Eingangstransistoren, wobei das untere Niveau der hierarchischen Anordnung nur ein solches Paar von Eingangstransistoren aufweist. Der hierarchische Aufbau ist daher nicht symmetrisch, wie für eine logische Schaltung nach der Erfindung gefordert ist. Die Transistoren T3_ß und T4_ß sind in der Schaltung nach Fig. 3 weggelassen, die Differentialeingänge B und J3 sind nur an ein Paar Eingangstransistoren gelegt, nämlich T11„ und T12_ß- Um die Schaltung nach Fig. 3 gegen die von Fig. 1 zu unterscheiden, sind die Transistoren T1», T2_A, Tl_ß und T2_ß von Fig. 1 entsprechend bezeichnet mit T11_A, Τ12_Λ, T11_ß und T12_ß in Fig. 3. Insbesondere sind die Emitter des Transistorpaares T11_ß und T12g des unteren Niveaus der hierarchischen Anordnung verbunden mit dem Kollektor des Transistors T11» des höheren Niveaus, und der Kollektor des anderen Transistors T12. des höheren Niveaus ist direkt an die Leitung 16 angeschlossen. Die Leitung 14 in Fig. 3 ist dem Differentialausgangsteil Y^ zugeordnet und die Leitung 16 ist dem Differentialausgangsteil Y zugeordnet, also umgekehrt wie in Fig. 1, wobei dies jedoch keine Bedeutung hat. Im übrigen ist die Schaltung nach Fig. 3 identisch mit der Schaltung nach Fig. und arbeitet in ähnlicher Weise.

Ir

Jedoch, im Betrieb der logischen Schaltung nach Fig. 3 liegt der Differential ausgangsteil Y auf dem mehr positiven der beiden möglichen logischen Ausgangsniveaus, und der Differentialausgangsteil _Y liegt gleichzeitig auf dem mehr negativen dieser logischen Ausgangsniveaus, nur wenn beide Differentialeingä'nge A und B gleichzeitig auf dem mehr positiven der beiden möglichen logischen Eingangsniveaus liegen und die anderen Differentialeingä'nge A, und J3 gleichzeitig auf dem mehr negativen der beiden möglichen logischen Eingangsnivaus liegen. Für jeden anderen gleichzeitigen Satz von logischen Niveaus der beiden Differentialeingä'nge, liegt der Differentialausgangsteil Y auf dem mehr negativen logischen Ausgangsniveau und gleichzeitig der Differentialausgangsteil _Y auf dem mehr positiven logischen Ausgangsniveau. Dies kann ausgedrückt werden als

Y = AB.

Wiaderum kann für diese logische Schaltung Inversion erreicht werden durch Umkehren der Zufuhr der zusammengehörigen Paare der differentiellen Eingangsteile und durch Umkehren der differentiellen Ausgänge. Damit wird ein Zwei-Eingangs-UND-Tor entsprechend der negativen logischen Konvention erreicht, indem ein differentieller Eingangsteil A¹ an den Transistor T12. gelegt wird, ein differentieller Eingangssignalteil A/ wird an den Transistor T11» gelegt, ein differentieller Eingangsteil B¹ wird an den Transistor T12_ß gelegt und ein differentieller Eingangssignalteil B/ wird an den Transistor T11n gelegt. Der differentielle Ausgangsteil _Y wird an die Leitung 16 gelegt und der differentielle Ausgangsteil Y/ wird an die Leitung 14 gelegt. Im Betrieb der logischen Schaltung ist der differentielle Ausgangsteil χ¹ auf dem mehr positiven der beiden möglichen logischen Ausgangspegel und der differentielle Ausgangsteil Y¹ ist gleichzeitig auf dem mehr negativen dieser logischen Ausgangspegel, nur dann wenn die differentiellen Eingangsteile k^l und B/ gleichzeitig auf dem mehr positiven der beiden möglichen logischen Eingangspegel sind und die differentiellen Eingangsteile A¹ und B¹ gleichzeitig auf dem mehr negativen der beiden möglichen logischen Eingangspegel sind. Für alle anderen gleichzeitigen Gruppen von logischen Pegeln oder Niveaus der beiden Differentialeingänge, ist der differentielle Ausgangsteil V auf dem mehr negativen logischen Ausgangsniveau und gleichzeitig der differential!e Ausgangsteil Y¹ auf dem mehr positiven logischen Ausgangs-

niveau. Dies kann ausgedrückt werden durch folgende Gleichung

Y¹ = A¹ + B¹.

Das Drei-Eingangs-ODER-Tor nach Fig. 4 entspricht demjenigen von Fig. 3 und identische oder ähnliche Komponenten haben dieselben Bezugszeichen in beiden Figuren.

Die logische Schaltung nach Fig. 4 unterscheidet sich von derjenigen nach Fig. 3 insofern als die nicht-symmetrische hierarchische Anordnung drei Niveaus hat. Die beiden höheren Niveaus sind identisch mit den beiden Niveaus der Schaltung nach Fig. 3. Das niedrigste Niveau hat ebenfalls ein zugeordnetes Paar von Eingangstransistoren T11~ und T12p, deren Emitter zusammengeschaltet sind. Diese Emitter sind an den Kollektor des Transistors T11_ß gelegt. Der Kollektor des Transistors T11_C ist mit der Ausgangsleitung 14 verbunden und der Kollektor des Transistors T12~ ist mit der Ausgangsleitung 16 verbunden. Der Kollektor des anderen Transistors T12_ß des mittleren Niveaus des hierarchischen Aufbaus ist direkt mit der Ausgangsleitung 16 verbunden. Die Basis des Transistors T11_c des untersten Niveaus des hierarchischen Aufbaus empfängt einen Teil C eines dritten Differentialeinganges zur logischen Schaltung und die Basis des anderen Transistors T12_C des untersten Niveaus empfängt den anderen Teil C des dritten Differentialeinganges. Die übrigen Teile der Schaltung nach Fig. sind identisch mit entsprechenden Teilen der Schaltung nach Fig. 4. Die logische Schaltung nach Fig. 4 arbeitet in ähnlicher Weise wie die Schaltung nach Fig. 3.

Im Betrieb der Schaltung nach Fig. 4 ist der Differentialausgangsteil Y auf dem mehr positiven der beiden möglichen logischen Ausgangsniveaus und der Differentialausgangsteil _Y_ ist gleichzeitig auf dem mehr negativen dieser logischen Ausgangsniveaus, nur dann wenn die drei differentiellen Eingangssignalteile A, B und C gleichzeitig auf dem mehr positiven der beiden möglichen logischen Eingangsniveaus sind und die anderen Differentialeingänge A₅ J3 und ^ gleichzeitig auf dem mehr negativen der beiden möglichen logischen Eingangsniveaus sind.Für alle anderen gleichzeitigen Gruppen von logischen Niveaus der drei Differentialeingänge, ist das differentielle

Ausgangssignal Y auf dem mehr negativen logischen Niveau und gleichzeitig das differential!e Ausgangssignal 1 auf dem mehr positiven logischen Ausgangsniveau. Dies kann ausgedrückt werden als Y = ABC.

Durch Vergleich der Schaltung nach Fig. 3 mit der nach Fig. 1 und durch Vergleich der Schaltung nach Fig. 4 mit der nach Fig. 2 kann man feststellen, daß der hierarchische Aufbau der exklusiven QDER-Tore der Fig. 1 und 2 symmetrisch ist, während der hierarchische Aufbau der ODER/UND-Tore der Fig. 3 und 4 nicht-symmetrisch ist. Wenn die logische Schaltung eingeschaltet und abgeschaltet wird, ist es erforderlich, daß diese Tore auch symmetrisch aufgebaut sind, insbesondere in einem nicht-kombinatorischen System von geschalteten logischen Kreisen, wie anhand von Fig. 7 beschrieben.

Der hierarchische Aufbau der ODER/UND-Tore der Fig. 3 und 4 wird nicht als symmetrisch angesehen, weil nur ein Paar von Eingangsschalttransistoren vorhanden ist, welche einen differentiellen Eingang des logischen Schaltkreises in jedem Niveau der hierarchischen Anordnung empfangen.

Fig. 5 zeigt eine quasi-symmetrische Form des hierarchischen Aufbaus des Zwei-Eingangs-ODER-Tores nach Fig. 3. Identische oder nahezu ähnliche Komponenten haben in beiden Figuren dieselben Bezugszeichen. Die logische Schaltung nach Fig. 5 unterscheidet sich von der nach Fig. 3 insofern als ein zusätzliches zugeordnetes Paar von Schalttransistoren T13„ und T14_R im untersten Niveau des hierarchischen Aufbaus vorgesehen ist. Die Emitter der Transistoren T13_ß und T14_ß sind zusammengeschaltet und an den Kollektor des Transistors T12» des höchsten Niveaus des hierarchischen Aufbaus gelegt, wobei dieser Kollektor in der Schaltung nach Fig. 3 direkt mit der Leitung verbunden ist. Der Kollektor des Transistors T14_ß ist mit der Ausgangsleitung 14 verbunden und der Kollektor des Transistors T13_ß ist mit der Ausgangsleitung 16 verbunden. Die Basen der Transistoren T13_ß und T14_ß dienen jedoch nicht dazu, einen Differentialeingang für den logischen Kreis zu empfangen, sondern diese Schalttransistoren sind vorgesehen, um die hierarchische Anordnung der logischen Schaltung in quasi-symmetrische Form zu bringen. Die Basis des Transistors T13_ß ist an die Schiene 10 gelegt, die

auf Null-Potential gehalten ist und zwar über eine zweite Konstantstromquelle 50, wobei ein Strom Γ, wie dargestellt, in die Konstantstromquelle 50 fließt und diese Basis ist ferner mit der Schiene 18 verbunden, die auf dem Potential Vcc gehalten ist und zwar über einen Widerstand R¹. Die Basis des Transistors T14„ ist ferner an die Schiene 18 über einen Widerstand R¹ gelegt. Die Anordnung ist derart, daß derselbe Strom 1/2 in den Kreisen der gekoppelten Emitter beider Paare von Transistoren T11_ß und T12n sowie T13„ und T14_ß des unteren Niveaus des hierarchischen Aufbaus fließt. Die logische Schaltung nach Fig. 5 arbeitet in ähnlicher Weise wie die logische Schaltung nach Fig. 3.

Nach der Erfindung ist ein Schalter 24 vorgesehen, der durch einen Taktgeber 26 gesteuert wird und der zwischen der Konstantstromquelle 12 und den Emittern der Transistoren T11 - und T12. des höheren· Niveaus der quasi-symmetrischen hierarchischen Anordnung liegt. Ein Schalter 52, der ebenfalls durch den Taktgeber 26 gesteuert wird, ist zwischen der Konstantstromquelle 50 und dem Transistor T13_ß angeordnet.

Die Verwendung der Schalttransistoren T13_ß und T14_ß im untersten Niveau des hierarchischen Aufbaus und ihre zugeordnete Konstantstromquelle 50, wenn die logische Schaltung eingeschaltet ist, und die Differentialeingänge an die Schaltung gelegt werden, gewährleistet, daß wenn die logischen Ausgangsniveaus jedes differentiellen Ausgangssignals der logischen Schaltung beginnen sich von dem logischen Ausgangsschwellwert zu verändern, so erfolgt diese Veränderung im richtigen Sinn vom Schwellwert aus. Beispielsweise kann daher eine logische Schaltung in einem System wie in Fig. 7 gezeigt, auf solche Veränderungen der differentiellen Ausgangssignale der Schaltung hin beginnen zu arbeiten, wobei jede solche Veränderung von ihrem logischen Ausgangsschwel!wert an innerhalb eines Bruchteils, der Zeit liegt, die für die volle Erzeugung der logischen Ausgangsniveaus auf beiden Seiten des logischen Ausgangsschwellwerts erforderlich ist. Das Merkmal, daß die differentiellen Ausgangssignale anfangs vom logischen Ausgangsschwellwert an im geeigneten Sinn variieren, ist inhärent für logische Schaltungen mit hierarchischem Aufbau mit jeweils symmetrischer Konstruktion, beispielsweise wie in den Fig. 1 und 2 gezeigt, sowie für die Schaltung nach Fig. 5 mit

quasi-symmetrischem Aufbau.

Es ist nicht wesentlich, daß die Schaltung nach Fig. 5 zu einem nichtkombinatorischen System gehört.

Fig. 6 zeigt eine quasi-symmetrische Form eines hierarchischen Aufbaus des Drei-Eingangs-ODER-Tores nach Fig. 4 ähnlich der quasi-symmetrischen Form des Zwei-Eingangs-ODER-Tores nach Fig. 5. Identische oder nahezu ähnliche Komponenten haben in den drei Figuren 4, 5 und 6 dieselben Bezugszeichen. Die logische Schaltung nach Fig. 6 unterscheidet sich von derjenigen nach Fig. 5 insofern, als ein weiteres Paar von Schalttransistoren T13_C und T14„ im untersten der drei Niveaus des hierarchischen Aufbaus vorgesehen ist, das in diesem Niveau dem Paar Eingangs-Schalttransistören T11- und T12p nach Fig. 4 entspricht. Ähnlich der Anordnung bei den Schalttransistoren T13g und T14n im mittleren Niveau des hierarchischen Aufbaus, sind die Emitter der Transistoren T13C und T14C zusammengeschaltet und mit dem Kollektor des Transistors T13_D des mittleren Niveaus des hierarchischen Aufbaus verbunden, wobei dieser Kollektor in der Schaltung nach Fig. 5 direkt mit der Ausgangsleitung 14 verbunden ist. Der Kollektor des Transistors T13~ ist direkt an die Ausgangsleitung 14 gelegt und der Kollektor des Transistors T14p ist direkt an die Ausgangsleitung 16 gelegt. Die Basis des Transistors T13p ist an die Schiene 18 über einen Widerstand R" gelegt und die Basis des Transistors T14„ ist an die Schiene 18 über einen Widerstand Rf¹ gelegt und mit der Schiene 10 über eine dritte Konstantstromquelle 60 verbunden, wobei ein Strom I" in diese Konstantstromquelle 60 fließt. Eine weitere Modifikation gegenüber der Schaltung nach Fig. 5 ist, daß wegen der Änderung der relativen Ordnung des Niveaus der hierarchischen Anordnung, die den zweiten Differential eingang B und JS empfängt, eine Diode D3 vorgesehen ist zwischen der Schiene 18 und den benachbarten Enden des Widerstandes R¹. Derselbe Strom 1/4 fließt in den Kreisen der gekoppelten Emitter beider Paare von Schalttransistoren T11- und T12p, sowie T13„ und T14« des niedrigsten Niveaus des hierarchischen Aufbaus. Die logische Schaltung nach Fig. 6 arbeitet in ähnlicher Weise wie die nach Fig. 4, die einen hierarchischen Aufbau in nicht-symmetrischer Form hat und ähnlich derjenigen nach Fig. 5, die den quasi-symmetrischen Aufbau hat.

Nach der Erfindung ist wiederum ein Schalter 24, der durch einen Taktgeber gesteuert ist, zwischen der Konstantstromquelle 12 und den Emittern der Transistoren T11. und T12. des höchsten Niveaus der quasi-symmetrischen hierarchischen Anordnung vorgesehen. Ein Schalter 52, der durch den Taktgeber 26 gesteuert wird, liegt zwischen der zweiten Konstantstromquelle 50 und dem Transistor T13_ß. Ein Schalter 62, der ebenfalls vom Taktgeber 26 gesteuert wird, liegt zwischen der dritten Konstantstromquelle 60 und dem Transistor T14p, wobei die Tätigkeit des Schalters in derselben Weise gesteuert wird, wie die des Schalters 24, welcher der ersten Konstantstromquelle 12 zugeordnet ist.

Die hohen Schaltgeschwindigkeiten der erfindungsgemäßen logischen Schaltungen können vorteilhafterweise in einem nicht-kombinatorischen System realisiert werden, da es eine Mehrzahl von solchen in Reihe liegenden logischen Schaltungen aufweist, von denen jede hierarchisch in symmetrischer Form oder quasi-symmetrischer Form aufgebaut ist, wobei jeder Konstantstromquelle der logischen Schaltung Schalter zugeordnet sind, zwischen den reihengeschalteten logischen Schaltungen, jedoch keine Schaltglieder (latch) oder andere Arten von Speichergeräten angeordnet sind.

Ein solches nicht-kombinatorisches System ist in Fig. 7 dargestellt, das drei logische Schaltkreise 70, 71 und 72 nach der Erfindung aufweist. Jede der Schaltungen 70, 71 und 72 ist praktisch eine Schaltung, wie sie in Verbindung mit Fig. 2 beschrieben wurde und die Schaltungen sind praktisch identisch miteinander. Komponenten der logischen Schaltung 70 nach Fig. 7, die identisch oder nahezu ähnlich sind mit Komponenten der logischen Schaltung nach Fig. 2, haben in beiden Figuren dieselben Bezugszeichen.

Jeder der Schaltungen 70, 71 und 72 nach Fig. 7 wird eingeschaltet und abgeschaltet mittels eines Schalters 24, dessen Tätigkeit durch einen Taktgeber gesteuert wird, wie in Fig. 2 beschrieben wurde, wobei ein gemeinsamer Taktgeber für die drei logischen Schaltungen vorgesehen ist.

Der Differentialausgang von jedem der beiden Schaltkreise 70 und 71 bildet einen Differentialeingang für den dritten Schaltkreis 72. Die Schaltkreise

und 72, sowie 71 und 72 sind daher in nicht-kombinatorischer Weise in Reihe geschaltet.

Da ferner der Differentialausgang jedes Schaltkreises 70 und 71 einen Differentialeingang für den dritten Schaltkreis 72 bildet, ist es erforderlich, Zwischengeräte zwischen jedem solchen reihengeschalteten Paar von logischen Schaltkreisen vorzusehen, wie im wesentlichen anhand von Fig. 2 beschrieben wurde. Jeder der beiden Schaltkreise 70 und 71 hat jedoch einen hierarchischen Aufbau mit nur zwei Niveaus, so daß, wie in Verbindung mit dem Schaltkreis 70 gezeigt, das Zwischengerät oder die Zwischenschaltung nur zwei Emitter-Folger T9 und T10, sowie Hilfs-Konstantstromquellen 20 und 22 mit Schaltern 30 und 32 in praktisch derselben Weise " wie in Fig. 2 aufweist, jedoch ohne die Dioden D1 und D2. Das Zwischengerät für den Schaltkreis 71, das identisch mit demjenigen für den Schaltkreis 70 ist, hat zwei Emitter-Folger T29 und T30, zwei Hilfs-Konstantstromquellen 20" und 22' und Schalter 30' und 32'.

Die Schienen 10 und 18 sind gemeinsam für alle drei Schaltungen 70, 71 und Die Komponenten, Leitungen und Schienen jeder Schaltung sind anders als die bipolaren Schalttransistoren, in derselben Weise bezeichnet.

Die bipolaren Schalttransistoren der Schaltung 71, die den Transistoren T1«, T2_A, T1_B, T2_ß, T3n und T4_ß der Schaltung 70 entsprechen, sind bezeichnet mit T31_A, T32_A, T31_ß, T32_ß, T33_ß und T34_ß.

Die beiden Differentialeingänge der Schaltung 70 sind bezeichnet mit A1, _A1 und B1, J31 und der differentielle Ausgang, der in Response auf diese Differentialeingänge erzeugt wird, ist bezeichnet mit A3 und A3 und ist an die Leitungen 14 und 16 gelegt.

Die beiden Differentialeingänge der Schaltung 71 sind bezeichnet mit A2 und A2 sowie B2 und J32 und der entsprechende Differentialausgang, der aufgrund dieser Differentialeingänge erzeugt wird, liegt an den Leitungen 14 und 16 und ist bezeichnet mit B3 und B3.

Wie oben bereits erwähnt, bilden die beiden Differentialeingänge der logischen Schaltung 72 die beiden Differentialausgänge der Schaltungen 70 und 71. Der entsprechende Differentialausgang, der aufgrund dieser Differentialeingänge erzeugt wird, ist mit Y und Y^ bezeichnet und er liegt an den Leitungen 14 und 16 der Schaltung 72.

Somit arbeitet jede Schaltung 70, 71 und 72 in der obenbeschriebenen Weise.

Jedoch, in bezug auf das obenbeschriebene nicht-kombinatorische System von reihengeschalteten logischen Schaltkreisen und betrachtet als Ganzes, wenn die logischen Schaltungen eingeschaltet sind und die Differentialeingänge an sie angelegt sind, arbeitet das System in praktisch derselben Weise wie jeder der obenbeschriebenen logischen Schaltkreise. Insbesondere bei jedem logischen Schaltkreis variiert jede Schaltkombination oder Steuerkombination (gating combination) aus ihrem Gleichgewichtszustand, wenn die logische Schaltung eingeschaltet wird und die richtige oder zweckmäßige Änderung in den Kollektorpotentialen des zugeordneten Paares von Schalttransistoren erfolgt im richtigen Sinn. In dem nicht-kombinatorischen System verändert sich daher jede logische Schaltung aus ihrem Gleichgewichtszustand auf diese Weise, sobald ihre Differentialeingänge anliegen und die logischen Schaltungen eingeschaltet werden. Insbesondere werden die Differentialeingänge A3, A3 und B3, B3 für die Schaltung 72 im richtigen Sinn erzeugt bzw. angelegt, so daß die Schaltung 72 auf diese Differentialeingänge hin beginnen kann zu arbeiten, ehe die zugehörigen logischen Eingangsniveaus dieser Differentialeingänge voll vorliegen. In dem nicht-kombinatorischen System werden somit hohe äquivalente Tor-Geschwindigkeiten erreicht und das Gesamtsystem hat eine Verzögerung, die kleiner ist als die Summe der Verzögerungen der reihengeschalteten logischen Schaltkreise.

Da jede Form des logischen Schaltkreises nach der Erfindung inhärent in einem Gleichgewichtszustand ist, wenn er eingeschaltet ist, unabhängig ob Differentialeingänge an die Schaltung gelegt werden oder nicht, und unabhängig von den logischen Eingangsniveaus der Differentialeingänge, falls vorgesehen, kann es erforderlich sein, innerhalb der logischen Schaltung eine

Schalteinheit (latch) vorzusehen, die komplementär zu dem Rest des logischen Schaltkreises aufgebaut ist. Eine solche Form einer Schalteinheit ist in Fig. 8 dargestellt.

Die dargestellte Schalteinheit für die logische Schaltung, die einen hierarchischen Aufbau aus zwei Niveaus hat, die ein- und abgeschaltet werden, ist zwischen der Schiene 10, die auf Null-Potential gehalten ist, und der Schiene 18 angeordnet, die auf dem Potential Vcc liegt. Der Differentialeingang "IN" zur Schalteinheit aus dem vorhergehenden Teil der logischen Schaltung nach der Erfindung, wird an die Basen von zwei bipolaren NPN-Eingangs-Transistoren T51 und T52 gelegt. Die Transistoren T51 und T52 liegen in separaten Zweigen von zwei parallelen Armen der Schalteinheit zwischen den Schienen 10 und 18. Im ersten Arm ist der Kollektor des Transistors T51 mit der Schiene 18 über einen Widerstand R1 verbunden. Der Emitter des Transistors T51 liegt in Reihe mit einer Diode D4 und dem Kollektor eines bipolaren NPN-Schalttransistors T53. Im anderen Arm ist der Kollektor des Transistors T52 ebenfalls über einen Widerstand R1 an die Schiene 18 gelegt. Der Emitter des Transistors T52 liegt in Reihe mit einer Diode D5 und dem Kollektor eines bipolaren NPN-Schalttransistors T54. Die Basen und die Kollektoren der Transistoren T53 und T54 sind über Kreuz gekoppelt. Die Emitter der Transistoren T53 und T54 sind zusammengeschaltet und über eine nicht-geschaltete Konstantstromquelle 80 mit der Schiene 10 verbunden, und sie sind ferner über eine parallele geschaltete Konstantstromquelle 82 mit der Schiene 10 verbunden. Der Strom, der in die Konstantstromquelle 80 von den benachbarten gekoppelten Emittern der Transistoren T53 und T54 fließt, ist mit 11 bezeichnet und hat eine Stärke von beispielsweise 10 Mikroampere, die nicht ausreicht, die Schalteinheit durchzusteuern. Der Strom, der in die geschaltete Konstantstromquelle 80 und den benachbarten gekoppelten Emittern der Transistoren T53 und T54 fließt, hat eine Stärke von 100 11, oder 1 Milli-Ampere, bzw. ist er hundertmal so groß wie der Strom 11, der der Konstantstromquelle 80 zugeordnet ist, und er reicht aus, um die Schalteinheit durchzusteuern. Der Differentialausgang "OUT" der Schalteinheit liegt auf den Leitungen 84 und 86, die entsprechend an einen Punkt zwischen dem Widerstand R1 und dem Transistor T51 in einem Arm und an einen Punkt zwischen dem Transistor R1 und dem Transistor T52 im andern Arm

der Schalteinheit angeschlossen sind. Ein Schalter 88, der zweckma'ßigerweise ein bipolarer Schalttransistor ist, liegt zwischen der Konstantstromquelle 82 und den gekoppelten Emittern der Transistoren T53 und T54, wobei die Tätigkeit dieses Schalters durch den Taktgeber 26 gesteuert wird, der auch die anderen Schalter in der erfindungsgerna'ßen logischen Schaltung steuert. Zwischen der Konstantstromquelle 80 und den gekoppelten Emittern der Transistoren T53 und T54 ist kein Schalter vorgesehen.

Im Betrieb wird die Schalteinheit gesetzt, wenn der Schalter 88 geschlossen wird, gesteuert durch den Taktgeber 26 und ein Strom größer als 100 11 fließt in die gekoppelten Emitterkreise der Transistoren T53, T54, um die Schalteinheit durchzusteuern. Wenn der Transistor T51 eingeschaltet wird, durch den zugeordneten differentiellen Eingangssignalteil, der auf dem mehr positiven von den beiden möglichen logischen Niveaus ist, die dem Differentialeingang zugeordnet sind, und der Transistor T52 abgeschaltet wird, durch den zugeordneten Differentialeingangsteil, der auf dem mehr negativen der beiden möglichen logischen Niveaus ist, ist das Potential im Kollektorkreis des Transistors T53 und im Basiskreis des Transistors T54 niedrig und das Potential im Kollektorkreis des Transistors T54 und im Basiskreis des Transistors T53 ist hoch und die Schalteinheit wird gesetzt. Die Ausgangsleitung 84 ist auf dem mehr negativen der beiden möglichen logischen Ausgangsniveaus, die dem Differentialausgang der Schalteinheit zugeordnet sind, und die Ausgangsleitung 86 ist auf dem mehr positiven dieser beiden möglichen logischen Ausgangsniveaus. Die Schalteinheit wird ebenfalls gesetzt, aber im entgegengesetzten Sinn, wenn der differentielle Eingangssignalteil zum Transistor T51 auf dem mehr negativen der beiden möglichen logischen Eingangsniveaus ist und der differentielle Eingangssignal teil zum Transistor 52 auf dem mehr positiven dieser logischen Niveaus ist. In diesem Falle liegt die Ausgangsleitung 84 auf dem mehr positiven der beiden möglichen logischen Ausgangsniveaus und die Ausgangsleitung 86 liegt auf dem mehr negativen dieser logischen Niveaus. Ist die Schalteinheit in einer der beiden möglichen vorbeschriebenen Weisen gesetzt oder eingestellt, so kann der Schalter 88, gesteuert durch den Taktgeber 26, geöffnet werden und nur der Strom 11, der nicht ausreicht, die Schalteinheit durchzusteuern, fließt in den gekoppelten Emitterkreisen der Transistoren T53 und T54.

In diesem Zustand bleibt die Schalteinheit gesetzt und die logischen Ausgangsniveaus werden auf den Leitungen 84 und 86 beibehalten, unabhängig von den Potentialen in den Basiskreisen der Transistoren T51 und T52. Die Schaltung kann betrachtet werden als in einem Ruhezustand befindlich und sie verbraucht sehr wenig Energie. Der Schalter 88 kann über eine Zeitspanne offen sein, die viel länger ist als die in der er geschlossen ist, z.B. kann er zehnmal länger offen sein, um den Energieverbrauch der Schalteinheit zu reduzieren. Wenn der Schalter 88 wiederum geschlossen wird, gesteuert durch den Taktgeber 26, kann die Schalteinheit rückgesetzt oder rückgestellt werden, wenn erforderlich, in Response auf eine Änderung in den differentiellen Eingangssignalen der Schalteinheit. Wenn die differentiellen Eingangssignalteile dann auf denselben logischen Eingangsniveaus sind, wie wenn die Schalteinheit (latch) in ihren vorherigen Ruhezustand eintritt, bleiben die Ausgangsleitungen 84 und 86 auf denselben logischen Ausgangsniveaus. Wenn jedoch die differentiellen Eingangssignalteile dann auf dem anderen der beiden möglichen logischen Eingangsniveaus sind, als wenn die Schalteinheit ihren vorherigen Ruhezustand einnimmt, wechseln die Ausgangsleitungen 84 und 86 auf den anderen der beiden möglichen logischen Ausgangsniveaus und sie bleiben in diesem Zustand, wenn der Schalter 88 Öffnet und die Schalteinheit wieder in ihren Ruhezustand eintritt.

Modifikationen der Schalteinheit oder Speichereinheit sind möglich. Ferner kann die für die logische Schaltung nach der Erfindung benutzte Speicherstufe ein bistabiler Multivibrator vom D-Typ sein, der zwei Schalteinheiten der vorbeschriebenen Art aufweist. Alternativ kann eine Registerstufe vorgesehen sein.

Eine solche Speicherstufe kann am Ende einer Mehrzahl von logischen Schaltungen nach der Erfindung vorgesehen sein, die reihengeschaltet sind, oder die Speicher stufe kann zwischen einer Reihenkombination von solchen Schaltungen angeordnet sein.

Die logische Schaltung nach der Erfindung kann erhalten werden durch Verwenden einer Zelle einer ungebundenen Toranordnung (uncommitted gate array) innerhalb eines monolithischen Halbleiterkörpers, wobei die Zelle wenigstens teil-

weise in Form eines symmetrischen hierarchischen Aufbaus ausgebildet ist, wie z.B. die logische Schaltung nach Fig. 2, oder einen quasi-symmetrischen hierarchischen Aufbau hat, wie z.B. die logischen Schaltungen nach den Fig. 5 und 6, und bezüglich der Zelle können wenigstens einige der erforderlichen elektrischen Verbindungen in gewünschter Form auf der Oberfläche des Halbleiterkörpers zwischen den einzelnen Komponenten und Leitungen in diskreter Weise ausgebildet werden. Beispielsweise kann eine solche Zelle einen hierarchischen Aufbau mit zwei Niveaus haben und sie kann mit dem symmetrischen exklusiven ODER-Tor nach Fig. 2 oder dem symmetrischen ODER/UND-Tor nach den Fig. 5 oder 6 ausgestattet sein.

- Leerseite -

Claims

Ferranti pic - A 14 802 - Patentansprüche

1. Logische Schaltung mit bipolaren Transistoren, mit wenigstens drei Schaltkombinationen in Form eines symmetrischen hierarchischen Aufbaus mit einer Mehrzahl von Niveaus, dadurch gekennzeichnet, daß das höchste Niveu nur eine Schaltkombination hat, daß jede Schaltkombination ein Paar von einander zugeordneten Schalttransistoren aufweist, daß bei jedem Paar Schalttransistoren die Emitter zusammengeschaltet sind, daß bei der Schaltkombination des höchsten Niveaus des hierarchischen Aufbaus die Emitter an eine Konstantstromquelle geschaltet sind, daß bei jeder Schaltkombination jedes anderen Niveaus des hierarchischen Aufbaus die Emitter an' einen Kollektor eines Paares von Schalttransistoren des nächsthöheren Niveaus des hierarchischen Aufbaus geschaltet sind, daß die beiden Kollektoren der Paare von Schalttransistoren des höchsten Niveaus des hierarchischen Aufbaus und wenigstens ein Kollektor jedes Paares von Schalttransistoren jedes anderen Niveaus des hierarchischen Aufbaus, ausgenommen dem niedrigsten Niveau, einzeln an die Emitter eines Paares von Schalttransistoren des nä'chstniedrigeren Niveaus des hierarchischen Aufbaus gelegt sind, daß Differentialeingänge zur Schaltung von den Basen der Transistoren empfangen werden, daß ein Differentialeingang einzeln an jedes Niveau des hierarchischen Aufbaus zugeführt wird, daß verschiedene Differentialeingänge an verschiedenen Niveaus des hierarchischen Aufbaus gelegt werden, daß in Response auf die Differentialeingänge ein entsprechender Differentialausgang auf zwei Leitungen der logischen Schaltung gegeben wird, daß die beiden Leitungen selektiv wenigstens an die Kollektoren von Paaren von Schalttransistoren von wenigstens dem untersten Niveau des hierarchischen Aufbaus gelegt sind, daß alle Kollektor der zugeordneten Paare von Eingangstransistoren des untersten Niveaus des hierachischen Aufbaus selektiv mit der einen oder der anderen der beiden Ausgangsleitungen gekoppelt sind, und daß Schalter für die Konstantstromquelle vorgesehen sind, um die logische Schaltung einzuschalten und abzuschalten.

2. Logische Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Tätigkeit der Schalter gesteuert wird durch einen Taktimpulsgenerator, der ferner die Rate steuert, mit der jeder Differentialeingang zwischen den zugeordneten zwei möglichen logischen Eingangsniveaus wechselt.

3. Logische Schaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß nur ein Paar von Eingangsschalttransistoren vorgesehen ist zum Empfang eines Differentialeinganges zur logischen Schaltung in jedem Niveau des hierarchischen Aufbaus, daß ferner in jedem Niveau des hierarchischen Aufbaus, außer dem höchsten Niveau, ein Paar Schalttransistoren vorgesehen ist, die keinen differentialen Eingang der logischen Schaltung empfangen, sondern den hierarchischen Aufbau in eine symmetrische Form bringen, daß bei jedem derartigen Paar von Schalttransistoren die Basis von einem des Paares von Schalttransistoren über die Schalter an eine Konstantstrornquelle gelegt ist, daß die Emitter zusammengeschaltet sind und bei dem Niveau des hierarchischen Aufbaus, das dem höchsten Niveau am nächsten liegt, mit einem Kollektor des Paares von Schalttransistoren des höchsten Niveaus verbunden sind, während sie bei allen anderen Paaren von Transistoren mit einem Kollektor eines solchen Paares von Transistoren des benachbarten Niveaus des hierarchischen Aufbaus verbunden sind, und daß jeder Kollektor jedes Paares von Schalttransistoren, der nicht an die Emitter eines Paares von Schalttransistoren gelegt ist, statt dessen einzeln mit den beiden Ausgangsleitungen der logischen Schaltung verbunden ist, oder mit den beiden Ausgangsleitungen über einen solchen Transistor gekoppelt ist.

4. Logische Schaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß bei jedem Differentialeingang und beim Differentialausgang, einzeln betrachtet, die Potentialdifferenz zwischen den einander zugeordneten zwei möglichen logischen Niveaus etwa 0,1 Volt beträgt.

5. Logische Schaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die beiden möglichen logischen Ausgangsniveaus dieselben sind wie die beiden möglichen logischen Eingangsniveaus,die jedem Differentialeingang zugeordnet sind, daß die Ausgangsleitungen,

auf.denen der Differentialausgang der logischen Schaltung liegt, gekoppelt sind mit den Kollektoren von Paaren von Schalttransistoren von wenigstens dem untersten Niveau des hierarchischen Aufbaus über ein Zwischengerät, welches wenigstens einen Emitter-Folger aufweist zwischen einem Kollektor, oder der gemeinsamen Verbindung einer Vielzahl von Kollektoren von Paaren von Schalttransistoren von wenigstens dem untersten Niveau des hierarchischen Aufbaus, und der zugeordneten Ausgangsleitung, und daß eine Hilfs-Konstantstromquelle mit einem Punkt zwischen dem Emitter-Folger und der Ausgangsleitung verbunden ist, und daß von diesen Kombinationen jede wenigstens einen Emitter-Folger und eine Hilfs-Konstantstromquelle aufweist, die individuell mit den beiden Ausgangsleitungen verbunden sind.

6. Logische Schaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß eine Speicherschaltung (latch) vorgesehen ist, mit zwei parallelen Armen, daß in jedem Arm ein bipolarer Eingangstransistor liegt, dessen Basis einen Differentialeingangs-Signalteil für die Speicherschaltung vom übrigen Teil der logischen Schaltung empfa'ngt, daß der Emitter des Eingangstransistors mit einem bipolaren Schalttransistor gekoppelt ist, daß die Kollektoren und Basen der beiden bipolaren Schalttransistoren der beiden Arme über Kreuz gekoppelt sind und die Emitter der beiden über Kreuz gekoppelten Transistoren zusammengeschaltet und an zwei parallele Konstantstromquellen gelegt sind, daß der Strom, der der einen Konstantstromquelle zugeordnet ist, nicht ausreichend ist, um die Speicherschaltung durchzusteuern, jedoch ausreichend, um sie gesetzt zu halten, während der Strom der anderen Konstantstromquelle ausreichend hoch ist, um die Speicherschaltung durchzusteuern, um sie fähig zu machen, daß sie gesetzt werden kann in Response auf difference!Ie Eingangssignale, und daß die eine Konstantstromquelle direkt an die Emitter der über Kreuz gekoppelten Transistoren gelegt ist, während die andere Konstantstromquelle über die Schalter mit den Emittern der über Kreuz gekoppelten Transistoren verbunden ist.

343382U

7. Kombination aus einer Mehrzahl von reihengeschalteten logischen Schaltungen nach einem der vorhergehenden Ansprüche, wobei ggf. nur die letzte logische Schaltung der Kombination die Form nach Anspruch hat.

8. Halbleiteranordnung mit einer ungebundenen Tor-Anordnung in einem monolithischen Halbleiterkörper, dadurch gekennzeichnet, daß eine Vielzahl von Zellen der Halbleiteranordnung wenigstens teilweise die Form eines symmetrischen hierarchischen Aufbaus einer logischen Schaltung nach einem der Ansprüche 1-5 aufweist, daß ferner wenigstens einige der erforderlichen elektrischen Verbindungen einer logischen Schaltung nach einem der Ansprüche 1-5 auf der Oberfläche des Halbleiterkörpers in diskreter Weise ausgebildet sind.