DE2840329C2 - Adreßpuffer in MOS-Technik - Google Patents

Adreßpuffer in MOS-Technik

Info

Publication number
DE2840329C2
DE2840329C2 DE2840329A DE2840329A DE2840329C2 DE 2840329 C2 DE2840329 C2 DE 2840329C2 DE 2840329 A DE2840329 A DE 2840329A DE 2840329 A DE2840329 A DE 2840329A DE 2840329 C2 DE2840329 C2 DE 2840329C2
Authority
DE
Germany
Prior art keywords
stage
address
transistors
output
blocking
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2840329A
Other languages
English (en)
Other versions
DE2840329A1 (de
Inventor
Paul-Werner V. Dipl.-Ing. 8190 Wolfratshausen Basse
Rüdiger Dr.rer.nat. 8000 München Hofmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE2840329A priority Critical patent/DE2840329C2/de
Priority to US06/066,524 priority patent/US4284910A/en
Priority to FR7922196A priority patent/FR2436467B1/fr
Priority to GB7931587A priority patent/GB2030405B/en
Priority to JP54119202A priority patent/JPS5822837B2/ja
Publication of DE2840329A1 publication Critical patent/DE2840329A1/de
Application granted granted Critical
Publication of DE2840329C2 publication Critical patent/DE2840329C2/de
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4082—Address Buffers; level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/06—Address interface arrangements, e.g. address buffers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/01855—Interface arrangements synchronous, i.e. using clock signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/096—Synchronous circuits, i.e. using clock signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Static Random-Access Memory (AREA)

Description

Die Erfindung betrifft einen Adreßpuffer in MOS-Technik mit einer, einen Adreßeingang aufweisenden, über ein Übernahmesignal angesteuerte Adreßspeicherschaltung mit zwei komplementären Adreßausgängen und zwei komplementären Signalausgängen hohen Signalpegels und einer Abblockvorstufe mit nachgeschalteter Endstufe, bei dem die über einen Steuertakt angesteuerte, komplementäre Steuersignale liefernde Abblockvorstufe zwei mit ihrem ersten gemeinsamen Knoten an einer Basisspannungsquelle anliegenden, aus den gesteuerten Strecken von zwei Transistoren bestehenden Parallelketten aufweist, bei der der erste Transistor jeder Parallelkette je über einen Signalausgang hohen Signalpegels der Adreßspeicherschaltung
angesteuert wird.
Adreßpuffer für MOS-Speicherbausteine bestehen im allgemeinen aus drei Teilen, nämlich einer Adreßspeicherschaltung, einer nachgeschalteten Abblockvor- b stufe und einer folgenden Endstufe. Die Adreßspeicherschaliung hat dabei die Aufgabe, die angelieferten TTL-Adreßsignale auf MOS-Pegel vorzuverstärken und zu übernehmen. An ihrem Ausgang sind^ie komplementären Adreßausgangssignale A und A sowie die
ίο zugeordneten Hochspannungssignale mit einem maximalen Potential des eineinhalbfachen der Betriebsspannung Cund Cabgreifbar.
Die nachgeordneten Abblockvorstufen wirken als Zwischenverstärker und sollen die nur gering belastbaren Ausgänge der Adreßspeicherschaltung von den Endstufen abtrennen. Diese Abblockvorstufen liefern dabei die komplementären Steuersignale CV und CV, die beide einen Ruhepegel von 0 Volt haben.
Die Abblockvorstufen selbst stehen mit den Endstufen in Verbindung, die nur Leistungsverstärker darstellen, die die komplementären Adreßsignale AA und AA über die Adreßleitung an die Dekoder liefern.
Zur Verhinderung von Mehrfach- oder Falschauswahl in den Dekodern ist es erforderlich, daß die Ausgänge der Endstufen, die gegebenenfalls mit der Information »0« beaufschlagt sind, keine Spannungsspitzen oder Restspannungen aufweisen, die größer sind als eine zugeordnete Schwellspannung.
Bekannte Adreßpuffer (Intel Speicherbaustein 2104 und 2107) weisen neben der Adreßspeicherschaltung nur noch Endstufen ohne Abblockvorstufen auf. Es handelt sich dabei um reine Gegentaktendstufen, die von den Adreßausgängen A und Ä der Adreßspeicherschaltung angesteuert werden. Diese Endstufen werden nicht durch einen besonderen Einschaltetakt sondern durch den Übernahmetakt der Adreßspeicherschaltung eingeschaltet. Diese Maßnahme hat zwar den Vorteil, daß man die Adreßausgangssignale AA und AA der Endstufe damit sehr früh erhält, daß aber an dem evtl.
mit dem Null-Informationssignal beaufschlagten Ausgang große Spannungsspitzen auftreten. Die Höhe dieser Störspannungen läßt sich nur durch geeignete Dimensionierung der Endstufentransistoren begrenzen, was wiederum zu erheblichen Querströmen in den Endstufen führt, womit diese Endstufen-Transistoren sehr groß dimensioniert werden müssen.
Bei einem weiteren bekannten Adreßpuffer (Mostek Speicherbaustein MK4027 und MK4116) sind Endstufen mit Abblockvorstufen vorgesehen. Die Abblockvorstufen bestehen hier aus einem statischen Flip-Flop, dessen Lasttransistoren durch die Hochspannungssignale C und Cder Adreßspeicherschaltung angesteuert werden. Auch hier können_an den Ausgängen der Abblockvorstufen CV bzw. CV Spannungsspitzen auftreten, wenn die Information »0« geliefert werden soll.
Die bei dem bekannten Adreßpuffer verwendete Endstufe ist ein einfacher Source-Folger, der die unangenehme Eigenschaft hat, die Ausgänge der Endstufe AA bzw. ÄÄ auch dann anzuheben, wenn sie nur mit kurzen Störspannungsspitzen angesteuert werden.
Aufgabe der Erfindung ist die Bereitstellung eines Adreßpuffers für einen MOS-Speicherbaustein, an dessen Ausgang keine Spannungsspitzen oder Restspannungen entstehen und der gering dimensionierte Endstufentransistoren aufweist.
Diese Aufgabe wird gemäß der Erfindung dadurch gelöst, daß der zweite Schalttransistor jeder Parallelket-
te je über einen zum Signalausgang hohen Signalpegels inversen Adreßausgang der Adreßspeicherschaltung angesteuert wird.
Dadurch, daß die Abblockvorstufen sowohl von den Ausgängen A und A der Adreßspeicherschaltung als auch_von den Signalausgängen mit hohem Signalpegel C und Cder Adreßspeicherschaltung angesteuert werden, treten an den Ausgängen CKbzw. CVder Abblockvorstufe nur geringe Störspannungsspitzen auf. Die in den Abblockvorstufen während der positiven Flanke des AnsteuertaHes auftretenden Querströme sind gering, womit die verwendeten Transistoren nur klein dimensioniert werden müssen.
Vorteilhafte Ausgestaltungen der Erfindung sind in den Unteransprüchen gekennzeichnet.
Die Erfindung v/ird nachstehend anhand der in den Zeichnungen dargestellten Ausführungsformen erläutert. Es zeigt
F i g. 1 eine schematische Darstellung des Aufbaues eines Adreßpuffers,
Fig. 2 eine schematische Darstellung eines Impulsplanes zum Betrieb eines Adreßpuffers,
F i g. 3 eine schematische Darstellung eines bekannten Adreßpuffers ohne Abblockvorstufe,
F i g. 4 eine schematische Darstellung eines bekannten Adreßpuffers mit einer Abblockvorstufe aus einem statischen Flip-Flop,
F i g. 5 eine schematische Darstellung des erfindungsgemäßen Adreßpuffers mit einem Source-Folger als Endstufe,
F i g. 6 eine schematische Darstellung eines erfindungsgemäßen Adreßpuffers mit einer als statiscnes Flip-Flop ausgebildeten Endstufe und
F i g. 7 eine schematische Darstellung eines erfindungsgemäßen Adreßpuffers mit einer Gegentaktendstufe.
Ein in der Fig. 1 mit zugehörigem Impulsplan in der Fig.2 dargestellter Adreßpuffer für einen MOS-Speicherbaustein besteht im allgemeinen aus drei Teilen, nämlich einer Adreßspeicherschaltung AS, einer nachgeschalteten Abblockvorstufe A V und einer zugehörigen Endstufe ES.
Die Adreßspeicherschaltung AS hat dabei die Aufgabe, die angelieferten TTL-Adreßsignale ADR auf MOS-Pegel vorzuverstärken und im Takt eines Übernahmetaktes Φ zu übernehmen. Die Adreßspeicherschaltung AS liefert die komplementären Adreßausgangssignale A und Λ, sowie zwei weitere Signale mit höhei-em Signalpegel C, C, die den gleichen Informationsgehalt wie die Adreßausgangssignale A und Ä haben, aber ein wesentlich höheres Potential, nämlich das ca. l,5fache der Betriebsspannung VDD aufweisen.
Die nachgeschalteten Abblockvorstufen A V wirken als Zwischenverstärker und sollen die nur gering belastbaren Ausgänge der Adreßspeicherschaltung AS von den Endstufen ES abtrennen. Angesteuert wird eine derartige Abblockvorstufe über einen Aktivierungsimpuls ΦΡ, der veranlaßt, daß die Information aus der Adreßspeicherschaltung AS in die Abbiockvorstufe übernommen wird. Die Abblockvorstufe AV selbst liefert die komplementären Ausgangssignale CV und CV, die beide einen Ruhepegel von ca. 0 Volt aufweisen.
Die Endstufe ES ist ein reiner Leistungsverstärker, der die komplementären Signale AA und AA über Adreßleitungen an den Dekoder liefert.
Um in den Dekodern eine Informationsverfälschung durch Mehrfach- oder Falscfcauswahl zu verhindern, ist es erforderlich, daß die Ausgänge der Endstufen, an denen die Information »0« anliegt, keine Spannungsspitzen oder Restspannungen aufweisen, die größer sind als eine mögliche Restspannung RS. Um dies zu verhindern, ist es notwendig, daß die Ausganessignale CV und CV der Abblockvorstufe, an denen die Information »0« anliegt, ebenfalls keine Spannungsspitzen SS (Fig. 2) aufweisen, die über einen definierten Toleranzbereich hinausgehen.
Bei dem in der Fig.3 dargestellten bekannten Adreßpuffer (Firma Intel, Speicherbaustein 2104 und 2107) ist keine Abblockvorstufe vorhanden. Als Endstufe ES kommt eine reine Gegentaktstufe zur Anwendung. Dies wird von den Ausgängen A und A der Adreßspeicherschaltung AS angesteuert Die Endstufe ES wird dabei nicht durch einen getrennten Takt sondern durch den Übernahrnetakt Φ der Adreßspeicherschaltung AS eingeschaltet. Durch diese Maßnahme erhält man die komplementären Signale AA und ÄÄ der Endstufe ES sehr früh, wobei aber der Ausgang der Endstufe ES, an dem die Information »0« anliegt, hohe Spannungsr-pitzen auftreten. Die Ursache für diese Spannungsspitzen liegt darin, daß die Endstufe bereits durch den Übernahmetakt Φ der Adreßspeicherschaltung AS eingeschaltet wird, obwohl die Ausgänge A und Ä der Adreßspeicherschaltung AS erst eine gewisse Zeil nach der positiven Flanke des Taktes Φ (ersichtlich aus der F i g. 2) einen definierten Zustand einnehmen. Die Höhe der auftretenden Störspannungen läßt sich nur durch geeignete Dimensionierung der Endstufentransistoren MX bis Af 5 begrenzen. Dies führt allerdings zu erheblichen Querströmen in den Endstufen, da während des Einstellens der Ausgänge AA und AA der Endstufe ES alle Transistoren MX bis MS gleichzeitig leitend gesteuert werden und diese Transistoren als Endstufentransistoren deswegen sehr groß dimensioniert werden müssen.
Der in der F i g. 4 dargestellte bekannte Adreßpuffer (Firma Mostek, Speicherbausteine MK.4027, ΜΚ4Π6) weist eine Abblockvorstufe A Vauf. Die Abblockvorstufe A V besteht hier aus einem statischen Flip-Flop aus den Transistoren M 6 bis M 9, dessen Lasttransistoren M 6 und M 7 durch die Signale hohen Signalpegels C und C der Adreßspeicherschaltung AS angesteuert werden. Auch hier können an den Ausgängen der Abblockvorstufe CVbzw. CVSpannungsspitzen auftreten, wenn die Information »0« anliegt. Diese Spannungsspitzen werden dann erzeugt, wenn die positive Flanke des übernehmenden Aktivierungsimpulses ΦΡ zu früh auf die positive Flanke des Übernahmetaktes Φ folgt und damit die Abblockvorstufe A ^bereits eingeschaltet wird, obwohl die Ausgänge C und Cder Adreßspeicherschaltung AS noch keine definierten Zustände aufweisen. Bei der knappen Folge der Übernahmetakte Φ und des Aktivierungsimpulses ΦΡ werden infolge der Kreuzkopplung der Transistoren MS und M9 die Potentiale beider Ausgänge CV und CV der Abblockvorstufe A V gleichzeitig mit dem Aktivierungsimpuls ΦΡ angehoben. Erst wenn das Potential beider Ausgänge weit über einer definierten Schwellspannung der beiden Transistoren M8 und M9 liegt, wirkt die Kreuzkopplung und das Flip-Flop kann entsprechend der Größe der Signale Cund Ckippen.
Als Endstufe ES kommt hier nur ein einfacher Soucce-Folger aus den Transistoren M10 und M12 zur Anwendung. Zugeordnete Löschtransistoren MIl und M13 setzen die Ausgänge AA und ÄÄ mit Hilfe eines Löschtaktes ΦΚ wieder auf das Nullpotential zurück.
Durch_den Source-Folger werden die Ausgänge AA bzw. AA auch dann angehoben, wenn sie nur mit kurzen Störspannungsspitzen angesteuert werden. Damit besteht die Möglichkeit, daß in diesem Falle Restspannungen an den Ausgängen anliegen, die größer sind, als die zu tolerierende Schwellspannung bei der Anlage von Nullinformation. Diese Restspannungen werden erst am Ende eines Arbeitszyklus durch den Löschtakt ΦΚ abgesenkt und bleiben in der übrigen Zeit in den Adreßleitungen des Dekoders gespeichert.
Wird entsprechend der Fig.5 ein Adreßpuffer so aufgebaut, daß die Abblockvorstufe A Vsowohl von den Ausgängen A und Ä der Adreßspeicherschaltung AS als auch von den Ausgängen mit erhöhtem Potential Cund C angesteuert werden, so können die vorbeschriebenen Nachteile nicht auftreten.
Die Abblockvorstufe gemäß der Erfindung mit den Transistoren M6 bis M9 ist als Gegentaktendstufe aufgebaut, deren obere Transistoren M6 und Ml über die .Ausgänge der Adreßspeicherschaltung AS mit erhöhtem Potential Cund Cangesteuert werden. Damit treten an den Ausgängen CV und CV der Abblockvorstufe A Vnur sehr kleine Störungsspannungsspitzen auf, wenn die Information »0« anliegt. Dies hat folgende Gründe: Vor der positiven Flanke des Übernahmetaktes Φ sind die Ausgänge A und Ä auf mittlerem Ruhepotential MR (siehe F i g. 2), die Ausgänge Cund C auf hohem HR Ruhepotential, was ungefähr der Betriebsspannung VDD entspricht und der Aktivierungstakt ΦΡ auf Nullpotential. Damit sind alle Transistoren M6 bis M9 der Abblockvorstufe AV leitend und halten die Punkte CV und CV auf Nullpotential (Basisspannungsquelle VSS). Kurz nach der positiven Flanke des Übernahmetaktes Φ läuft die Spannung eines der beiden Ausgänge A bzw. A gegen Nullpotential, der andere Ausgang gegen die Betriebsspannung VDD. Damit wird einer der beiden Transistoren M 8 oder M 9 gesperrt und der andere noch stärker leitend. Der leitend gesteuerte Transistor der beiden Transistoren MS oder M9 liefert die Information »0« am Ausgang CV bzw. CV. Tritt jetzt bereits die positive Flanke des Aktivierungsimpulses Φ P auf,_obwohl die Ausgänge mit erhöhtem Potential C und C noch nicht die Endpegel erreicht haben, seien sie nun das Basispotential VSS oder ein Potential das um den Faktor 1.5 höher ist als das_Betriebspotential VDD, so wird der Ausgang CV bzw. CV, an dem die Information »0« anliegen soll, durch den stark leitenden Transistor M 8 bzw. M9 festgehalten. Es entsteht nur ein Spannungsabfall an diesen Transistoren aufgrund des Teilerverhältnisses der Transistoren M 6 und M 7 bzw. der Transistoren MS und M%. Durch geeignete Dimensionierung kann dieser Spannungsabfall^ sehr klein gehalten werden. Sobald die Punkte Cund C ihren Endpegel erreicht haben, nehmen auch die Ausgänge CV und CV der Abblockvorstufe ihre Endpegel O-Volt-Basisspannungspotential VSS oder Betriebsspannungspotential VDD an. In jedem Zweig der Abblockvorstufe A Vist dann nur ein Transistor leitend, also M 6 und M 9 oder M 7 und M&. Damit kann kein Querstrom durch die Gegentaktendstufen fließen. Der Takt ΦPwiΓd also nur während der Flanke belastet.
Dieser während der positiven Flanke des Aktivierungstaktes ΦP in der Abblockvorstufe Λ V auftretende Querstrom ist gering, so daß die Abblockvorstufe auch wegen ihrer Funktion als Zwischenverstärker mit kleinen Transistoren versehen werden kann.
Zwischen dem den Aktivierungstakt ΦΡ liefernden Taktgenerator, der hier nicht dargestellt ist, und der Abblockvorstufe AV findet ein Regelvorgang statt: Solange^ alle Ausgänge der Adreßspeicherschaltung A,
Ά, C, ~C nicht ihren endgültigen Pegel eingenommen haben, solange also in der Abblockvorstufe A V Querströme auftreten können, wird der Aktivierungstakt Φ Ρ der Abblockvorstufe A V so stark belastet, daß seine positive Flanke sich verzögert. Damit paßt sich die
ίο positive Flanke des Taktes ΦΡ, der die Abblockvorstufen aller Adreßpuffer betreiben muß, an das Zeitverhalten der Adreßspeichersdialtung AS an. Sobald die Ausgänge A, Ä und C, C der Adreßspeicherschaltung ihren Endzustand eingenommen haben, können keine Querströme mehr fließen. Der Takt ΦΡ wird damit entlastet und kann die Abblockvorstufe A V einschalten. Diese liefert dann entsprechend ihrer maximalen Schaltschnelligkeit die Signale CV und CV an die Endstufe ES.
Als Endstufen ES sind drei Lösungen möglich, und zwar entsprechend der F i g. 5 ein einfacher Source-Folger aus den Transistoren M10 und M12 mit den zugeordneten Löschtransistoren Λ/ll und M13. Diese Schaltung benötigt nur wenige Transistoren, hat aber den Nachteil, daß nur die Signale, die die Information »1« beinhaltet, niederohmig geliefert werden können, während die Ausgänge AA bzw. ÄÄ bei Anliegen der Information »0« einen Undefinierten Wiederstandswert aufweisen.
Bei dem in der F i g. 6 dargestellten Endstufe ES handelt es sich um ein statisches Flip-Flop aus den Transistoren MtO bis M15, dessen Lasttransistoren M10 und M12 als Source-Folger wirken und von den Signalen CVund CVder Abblockvorstufe A Vgesteuert werden. Diese Schaltung liefert sowohl die Signale mit der Information »0« als auch die Signale mit der Information »1« niederohmig an den Ausgängen AA und AA an. Diese Schaltung ist außerdem noch aus Layoutgründen günstig, da die kreuzgekoppelten Transistoren M14 und M15 an beliebiger Stelle in den Adreßleitungen zwischen den Endstufen ES und den Dekodern auf dem Chip untergebracht werden können. Diese Transistoren werden nur durch die Adressen und nicht durch andere Takte gesteuert, sie brauchen deswegen nicht auf der Integrationsfläche des Adreßpuffers auf dem Chip angeordnet werden.
Der in der F i g. 7 dargestellte Adreßpuffer weist eine Endstufe ES auf, die als Gegentaktstufe ausgebildet ist. Auch diese Endstufe mit den Transistoren M10 bis M15
so und den zugeordneten Löschtransistoren MIl und M13 liefert sowohl das Informationssignal »0« als auch die Information >vi.« niederohmig an den Ausgängen AA und AA an. Wegen der durch die Gegenkopplung hervorgerufenen Leitungsüberkreuzung vom zwischen den Gates der Transistoren M15 und MIO und den Gates der Transistoren M12 und M14 ist eine höhere Integrationsfläche innerhalb der Fläche des Adreßpuffers notwendig.
Sämtliche beschriebenen Endstufen FS benötigen am
bo Ende des Arbeitszyklus des Speicherbausteines einen Löschimpuls Φ K, der mit Hilfe der Löschtransistoren Mti und M13 die Ausgänge AA und AA auf das Ruhepotential (VSS) absenkt
Für die hier nicht beschriebene Adreßspeicherschal-
(>■> tung AS sind beliebige bekannte Anordnungen, wie sie in den zitierten bekannten Speicherbausteinen verwendet werden, möglich.
Hierzu 3 Blatt Zeichnungen

Claims (3)

Patentansprüche:
1. Adreßpuffer in MOS-Technik mit einer, einen Adreßeingang aufweisenden, über ein Übernahmesignal angesteuerte Adreßspeicherschaltung mit zwei komplementären Adreßausgängen und zwei komplementären Signalausgängen hohen Signalpegels und einer Abblockvorstufe mit nachgeschalteter Endstufe, bei dem die über einen Steuertakt angesteuerte, komplementäre Steuersignale liefernde Abblockvorstufe zwei mit ihrem ersten gemeinsamen Knoten an einer Basisspannungsquelle anliegenden, aus den gesteuerten Strecken von zwei Transistoren bestehenden Parallelketten aufweist, bei der der erste Transistor jeder Parallelkette je über einen Signalausgang hohen Signalpegels der Adreßspeicherschaltung angesteuert wird, dadurch gekennzeichnet, daß der zweite Schalttransistor (M8, M9) jeder Parallelkette je überfeinen zum Signalausgang hoheri Signalpegels (C, C) inversen Adreßausgang (A, A) der Adreßspeicherschaltung (AS) angesteuert wird.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Endstufe (ES) aus einem zwei kreuzgekoppelte Transistoren (M 14, M15) mit zugeordneten Löschtransistoren (MM, M13) aufweisenden statischen Flip-Flop besteht, dessen die kreuzgekoppelten Transistoren (M 14, M\S) mit dem Versorgungspotential (VDD) verknüpfende Lasttransistoren_fA/10, Λ/12) durch die Ausgangssignale (CV, CV) der Abblockvorstufe (AV) angesteuert werden.
3. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Endstufe (ES) aus einer Gegentaktschaltungsanordnung besteht, die zwei aus den gesteuerten Strecken von ersten und zweiten Transistoren (MXQ, MiA; M12, M15) bestehende Parallelketten aufweist, und daß der erste Signalausgang (CV) der Abblockvorstufe (A V) mit dem Steuereingang des ersten Transistors (M 10) der ersten Parallelkette und dem zweiten Transistor (M 15) der zweiten Parallelkette und der zweite Signalausgang (CV) der Abblockvorstufe (A V) mit dem Steuereingang des zweiten Transistors (M 14) der ersten Parallelkette und dem ersten Transistor (M 12) der zweiten Parallelkette in Verbindung steht, und daß den Ausgängen der Endstufe (AA, AA) Löschtransistoren (MW, M13) zugeordnet sind.
DE2840329A 1978-09-15 1978-09-15 Adreßpuffer in MOS-Technik Expired DE2840329C2 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE2840329A DE2840329C2 (de) 1978-09-15 1978-09-15 Adreßpuffer in MOS-Technik
US06/066,524 US4284910A (en) 1978-09-15 1979-08-15 Address buffer for a MOS-memory module
FR7922196A FR2436467B1 (fr) 1978-09-15 1979-09-05 Memoire tampon d'adresses pour un module de memoire mos
GB7931587A GB2030405B (en) 1978-09-15 1979-09-12 Address buffer
JP54119202A JPS5822837B2 (ja) 1978-09-15 1979-09-17 Ｍｏｓ−記憶装置に対する番地バツフア

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2840329A DE2840329C2 (de) 1978-09-15 1978-09-15 Adreßpuffer in MOS-Technik

Publications (2)

Publication Number Publication Date
DE2840329A1 DE2840329A1 (de) 1980-03-27
DE2840329C2 true DE2840329C2 (de) 1981-10-15

Family

ID=6049598

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2840329A Expired DE2840329C2 (de) 1978-09-15 1978-09-15 Adreßpuffer in MOS-Technik

Country Status (5)

Country Link
US (1) US4284910A (de)
JP (1) JPS5822837B2 (de)
DE (1) DE2840329C2 (de)
FR (1) FR2436467B1 (de)
GB (1) GB2030405B (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4496857A (en) * 1982-11-01 1985-01-29 International Business Machines Corporation High speed low power MOS buffer circuit for converting TTL logic signal levels to MOS logic signal levels
US4665327A (en) * 1984-06-27 1987-05-12 Harris Corporation Current to voltage interface
EP0215280B1 (de) * 1985-08-09 1990-10-31 Siemens Aktiengesellschaft Signalumsetzschaltung
EP0215288B1 (de) * 1985-08-13 1990-06-13 Siemens Aktiengesellschaft Signalumsetzschaltung
JPH01117417A (ja) * 1987-10-30 1989-05-10 Fujitsu Ltd レベル変換回路
JP2549743B2 (ja) * 1990-03-30 1996-10-30 株式会社東芝 出力回路
US7719313B2 (en) * 2006-06-28 2010-05-18 Qualcomm Incorporated Versatile and compact DC-coupled CML buffer

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4087704A (en) * 1974-11-04 1978-05-02 Intel Corporation Sequential timing circuitry for a semiconductor memory
US4031415A (en) * 1975-10-22 1977-06-21 Texas Instruments Incorporated Address buffer circuit for semiconductor memory
US4077031A (en) * 1976-08-23 1978-02-28 Texas Instruments Incorporated High speed address buffer for semiconductor memory
JPS5914827B2 (ja) * 1976-08-23 1984-04-06 株式会社日立製作所 アドレス選択システム
US4214175A (en) * 1978-09-22 1980-07-22 Fairchild Camera And Instrument Corporation High-performance address buffer for random-access memory

Also Published As

Publication number Publication date
GB2030405B (en) 1982-09-29
JPS5822837B2 (ja) 1983-05-11
FR2436467A1 (fr) 1980-04-11
DE2840329A1 (de) 1980-03-27
GB2030405A (en) 1980-04-02
FR2436467B1 (fr) 1985-10-18
US4284910A (en) 1981-08-18
JPS5542400A (en) 1980-03-25

Similar Documents

Publication Publication Date Title
DE3102799C2 (de) Halbleiter-Speichervorrichtung
DE2324965A1 (de) Schaltungsanordnung zum auslesen eines kapazitiven datenspeichers
DE2940500C2 (de)
DE2932020A1 (de) Speicheranordnung mit zugehoeriger schreib- und leseeinrichtung
DE69022644T2 (de) Steuerschaltung für den Datenausgang für eine Halbleiterspeicheranordnung.
DE2740700B2 (de)
DE2347968C3 (de) Assoziative Speicherzelle
DE1774708B2 (de)
DE2621654B2 (de) Speicheranordnung mit Feldeffekt- Transistoren
DE69120160T2 (de) Integrierte Schaltung mit einer Eingabe-Pufferschaltung
DE1474388A1 (de) Speicheranordnung mit Feldeffekttransistoren
DE2840329C2 (de) Adreßpuffer in MOS-Technik
DE3740314A1 (de) Eingabe/ausgabe-schaltung fuer einen halbleiterspeicher
DE2539948A1 (de) Daten-zwischenspeicher und verstaerker hoher geschwindigkeit
DE2609714A1 (de) Speicherzellenanordnung
EP0214508A2 (de) Integrierter Halbleiterspeicher
DE3323284C2 (de) Verzögerungsschaltung
DE2131939C3 (de) Logisch gesteuerte Inverterstufe
EP0015364B1 (de) Multivibrator aus Feldeffekt-Transistoren
DE2818350C2 (de) Ansteuerschaltung für einen MOS-Adreßpuffer
DE2553972B2 (de) Schaltungsanordnung zur Überwachung der Funktion einer dynamischen Decodierschaltung
DE2132560C3 (de)
DE2758810C2 (de) Bewerterschaltung für Halbleiterspeicher
DE2459023C3 (de) Integrierbare, aus Isolierschicht-Feldeffekttransistoren gleicher Leitungsund Steuerungsart aufgebaute statische Schreib/Lesespeicherzelle
DE2633558B1 (de) Speicherbaustein

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
D2 Grant after examination
8339 Ceased/non-payment of the annual fee